KR100639459B1 - 플래쉬 메모리 소자 및 그 제조 방법 - Google Patents

플래쉬 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100639459B1
KR100639459B1 KR1020040117145A KR20040117145A KR100639459B1 KR 100639459 B1 KR100639459 B1 KR 100639459B1 KR 1020040117145 A KR1020040117145 A KR 1020040117145A KR 20040117145 A KR20040117145 A KR 20040117145A KR 100639459 B1 KR100639459 B1 KR 100639459B1
Authority
KR
South Korea
Prior art keywords
gate
floating gate
sidewall
flash memory
memory device
Prior art date
Application number
KR1020040117145A
Other languages
English (en)
Other versions
KR20060079371A (ko
Inventor
이상범
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117145A priority Critical patent/KR100639459B1/ko
Priority to US11/320,626 priority patent/US7605419B2/en
Publication of KR20060079371A publication Critical patent/KR20060079371A/ko
Application granted granted Critical
Publication of KR100639459B1 publication Critical patent/KR100639459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

플래쉬 메모리 소자를 제공한다. 본 발명은 실리콘 기판 상에 형성된 부유 게이트와, 상기 부유 게이트의 양측벽에 형성된 측벽 게이트와, 상기 부유 게이트 및 측벽 게이트 상에 형성된 층간 절연막과, 상기 층간 절연막 상에 형성된 제어 게이트로 구성된다. 이에 따라, 상기 측벽 게이트로 인하여 상기 부유 게이트로부터 제어 게이트로의 전자 이동을 방지하여 데이터 보존 신뢰성을 향상시킬 수 있다.
플래쉬 메모리 소자, 부유 게이트

Description

플래쉬 메모리 소자 및 그 제조 방법{flash memory device and fabrication method thereof}
도 1 내지 도 3은 종래 기술에 의한 플래쉬 메모리 소자의 평면도들이다.
도 4 내지 도 6은 각각 도 1 내지 도 3의 A-A에 따른 제조공정상의 단면도들이다.
도 7 내지 도 10은 본 발명에 의한 플래쉬 메모리 소자의 평면도들이다.
도 11 내지 도 14는 각각 도 7 내지 도 10의 A-A에 따른 제조공정상의 단면도들이다.
도 15 및 도 16은 종래 기술 및 본 발명에 의한 플래쉬 메모리 소자의 부유 게이트의 사시도이다.
본 발명은 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 플래쉬 메모리 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에는 다양한 종류가 있다. 그 중에서도 비휘발성 메모리 소자로써 플래쉬 메모리 소자가 각광 받고 있다. 이러한 플래쉬 메모 리 소자 및 그 구조에 대하여 설명한다.
도 1 내지 도 3은 종래 기술에 의한 플래쉬 메모리 소자의 평면도들이고, 도 4 내지 도 6은 각각 도 1 내지 도 3의 A-A에 따른 제조 공정상의 단면도들이다.
도 1 및 도 4를 참조하면, 실리콘 기판(10)에 트랜치 절연막(12)을 형성하고 액티브 영역(13)을 형성한다. 즉, 트랜치 절연막(12)이 형성되지 않는 영역은 액티브 영역(13)이 된다.
도 2 및 도 5를 참조하면, 상기 실리콘 기판(10) 상의 액티브 영역(13)에 부유 게이트(14)를 형성한다. 상기 실리콘 기판(10)의 전면에 부유 게이트용 도전막을 형성한 후 패터닝하여 형성한다. 도 2에서, 참조부호 SG는 선택 게이트를 나타낸다.
도 3 및 도 6을 참조하면, 상기 부유 게이트(14) 상에 층간 절연막(16) 및 제어 게이트(18)를 형성한다. 상기 층간 절연막(16)은 ONO막을 이용한다. 상기 제어 게이트(18)는 상기 실리콘 기판(10)의 전면에 제어 게이트용 도전막을 형성한 후 패터닝하여 형성한다.
그런데, 종래의 플래쉬 메모리 소자는 부유 게이트(14)와 제어 게이트(18)간에 만나는 뾰족한 모서리 부분으로 인하여, 부유 게이트(14)에 보존된 전자들이 제어 게이트(18)로 이동할 확률이 높아진다. 따라서, 종래의 플래쉬 메모리 소자는 데이터를 보존하는 신뢰성이 나쁘게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 부유 게이트와 제어 게이트 간에 만나는 뾰족한 모서리를 제거할 수 있는 플래쉬 메모리 소자를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 플래쉬 메모리 소자의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 플래쉬 메모리 소자는 실리콘 기판 상에 형성된 부유 게이트와, 상기 부유 게이트의 양측벽에 형성된 측벽 게이트와, 상기 부유 게이트 및 측벽 게이트 상에 형성된 층간 절연막과, 상기 층간 절연막 상에 형성된 제어 게이트로 구성되어, 상기 측벽 게이트로 인하여 상기 부유 게이트로부터 제어 게이트로의 전자 이동을 방지하여 데이터 보존 신뢰성을 향상시키는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 플래쉬 메모리 소자의 제조 방법은 실리콘 기판 상에 부유 게이트를 형성한 후, 상기 부유 게이트의 양측벽에 측벽 게이트를 형성한다. 상기 부유 게이트 및 측벽 게이트 상에 층간 절연막을 형성한다. 상기 층간 절연막 상에 제어 게이트를 형성한다. 이에 따라, 상기 측벽 게이트로 인하여 상기 부유 게이트로부터 제어 게이트로의 전자 이동을 방지하여 데이터 보존 신뢰성을 향상시키는 것을 특징으로 한다.
이상과 같이 본 발명의 플래쉬 메모리 소자는 부유 게이트와 제어 게이트간의 만나는 뾰족한 모서리 부분에 측벽 게이트를 형성하여 부유 게이트에 보존된 전자들이 제어 게이트로 이동할 확률을 줄여 데이터를 보존하는 신뢰성을 향상시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 7 내지 도 10은 본 발명에 의한 플래쉬 메모리 소자의 평면도들이고, 도 11 내지 도 14는 각각 도 7 내지 도 10의 A-A에 따른 제조공정상의 단면도들이다.
도 7 및 도 11을 참조하면, 실리콘 기판(100)에 트랜치 절연막(102)을 형성하고 액티브 영역(103)을 형성한다. 즉, 트랜치 절연막(102)이 형성되지 않는 영역은 액티브 영역(103)이 된다.
도 8 및 도 12를 참조하면, 상기 실리콘 기판(100) 상의 액티브 영역(103)에 부유 게이트(104)를 형성한다. 상기 실리콘 기판(100)의 전면에 부유 게이트용 도전막을 형성한 후 패터닝하여 형성한다. 도 8에서, 참조부호 SG는 선택 게이트를 나타낸다.
도 9 및 도 13을 참조하면, 상기 부유 게이트(104)의 양측벽에 측벽 게이트(106)를 형성한다. 상기 측벽 게이트(106)는 폴리실리콘막을 이용하여 형성한다. 이렇게 부유 게이트(104)의 측벽에 측벽 게이트(106)를 형성하면, 후에 부유 게이트(104)에 보존된 전자들이 후에 형성되는 제어 게이트로 이동할 확률을 줄일 수 있어 데이터를 보존하는 신뢰성을 향상시킬 수 있다. 도 9에서, 참조번호 106a는 선택 게이트 측벽에 형성되는 측벽 게이트를 나타낸다.
도 10 및 도 14를 참조하면, 상기 부유 게이트(104) 및 측벽 게이트(106) 상에 층간 절연막(108) 및 제어 게이트(110)를 순차적으로 형성한다. 상기 층간 절연막(16)은 ONO막을 이용한다. 상기 제어 게이트(110)는 상기 실리콘 기판(100)의 전 면에 제어 게이트용 도전막을 형성한 후 패터닝하여 형성한다.
도 15 및 도 16은 종래 기술 및 본 발명에 의한 플래쉬 메모리 소자의 부유 게이트의 사시도이다.
구체적으로, 종래의 플래쉬 메모리 소자의 부유 게이트(16)는 직육면체 형태로 되어 있어서 제어 게이트와의 모서리 부분에서 전자들이 이동될 가능성이 높아진다.
그러나, 본 발명의 플래쉬 메모리 소자의 경우 직육면체 형태의 부유 게이트(104)의 측벽에 측벽 게이트(106)가 형성되어 있다. 따라서, 제어 게이트와의 모서리 부분에서 전자들이 이동될 가능성이 낮아 데이터 보존 신뢰성을 높일 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시예가 가능할 것이다.
상술한 바와 같이 본 발명의 플래쉬 메모리 소자는 부유 게이트와 제어 게이트간의 만나는 뾰족한 모서리 부분에 측벽 게이트를 형성하여 부유 게이트에 보존된 전자들이 제어 게이트로 이동할 확률을 줄일 수 있다. 따라서, 본 발명의 플래쉬 메모리 소자는 데이터를 보존하는 신뢰성을 향상시킬 수 있다.
더하여, 본 발명의 플래쉬 메모리 소자는 부유 게이트의 양측벽에 측벽 게이트를 형성함으로써 플래쉬 셀의 커플링비(coupling ratio)를 증가시킬 수 있다.

Claims (4)

  1. 실리콘 기판 상에 형성된 부유 게이트,
    상기 부유 게이트의 양측벽에 형성되며 폴리 실리콘으로 이루어지는 측벽 게이트,
    상기 부유 게이트 및 측벽 게이트 상에 형성된 층간 절연막, 및
    상기 층간 절연막 상에 형성된 제어 게이트를 포함하고,
    상기 측벽 게이트는 상부에서 하부로 갈수록 폭이 넓어져 상기 부유 게이트의 모서리가 둥글게 형성되어 있는 플래쉬 메모리 소자.
  2. 삭제
  3. 실리콘 기판 상에 부유 게이트를 형성하는 단계;
    상기 기판 위에 폴리 실리콘막을 형성하는 단계,
    상기 폴리 실리콘막을 제거하여 상기 측벽 게이트의 측벽이 완만한 경사가 형성되도록 측벽 게이트를 형성하는 단계;
    상기 부유 게이트 및 측벽 게이트 상에 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막 상에 제어 게이트를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
  4. 삭제
KR1020040117145A 2004-12-30 2004-12-30 플래쉬 메모리 소자 및 그 제조 방법 KR100639459B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040117145A KR100639459B1 (ko) 2004-12-30 2004-12-30 플래쉬 메모리 소자 및 그 제조 방법
US11/320,626 US7605419B2 (en) 2004-12-30 2005-12-30 Flash memory device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117145A KR100639459B1 (ko) 2004-12-30 2004-12-30 플래쉬 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060079371A KR20060079371A (ko) 2006-07-06
KR100639459B1 true KR100639459B1 (ko) 2006-10-26

Family

ID=36639413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117145A KR100639459B1 (ko) 2004-12-30 2004-12-30 플래쉬 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7605419B2 (ko)
KR (1) KR100639459B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885776B1 (ko) 2007-06-29 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232635B1 (en) * 2000-04-06 2001-05-15 Advanced Micro Devices, Inc. Method to fabricate a high coupling flash cell with less silicide seam problem
KR20020044261A (ko) * 2000-12-05 2002-06-15 박종섭 플래쉬 메모리 셀의 제조 방법
US6605840B1 (en) * 2002-02-07 2003-08-12 Ching-Yuan Wu Scalable multi-bit flash memory cell and its memory array
US6914291B2 (en) * 2002-11-18 2005-07-05 Ching-Yuan Wu Self-aligned floating-gate structure for flash memory device
US6781186B1 (en) * 2003-01-30 2004-08-24 Silicon-Based Technology Corp. Stack-gate flash cell structure having a high coupling ratio and its contactless flash memory arrays
US6770934B1 (en) * 2003-04-03 2004-08-03 Powerchip Semiconductor Corp. Flash memory device structure and manufacturing method thereof
JP4282359B2 (ja) * 2003-04-11 2009-06-17 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2005259898A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 不揮発性半導体記憶装置
US7238575B2 (en) * 2004-03-10 2007-07-03 Promos Technologies, Inc. Fabrication of conductive lines interconnecting conductive gates in nonvolatile memories, and non-volatile memory structures
KR100655283B1 (ko) * 2004-10-13 2006-12-11 삼성전자주식회사 이이피롬 장치 및 그 제조 방법
KR100655285B1 (ko) * 2004-11-04 2006-12-08 삼성전자주식회사 적층 게이트를 가지는 반도체 소자 및 그 제조방법
KR100632048B1 (ko) * 2004-12-27 2006-10-04 동부일렉트로닉스 주식회사 플래시 메모리의 부유 게이트 형성 방법
KR100684430B1 (ko) * 2004-12-30 2007-02-16 동부일렉트로닉스 주식회사 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060079371A (ko) 2006-07-06
US20060145236A1 (en) 2006-07-06
US7605419B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
KR100663366B1 (ko) 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자
US20070047304A1 (en) Non-volatile semiconductor memory device and method of manufacturing the same
US9646980B2 (en) Logic compatible flash memory cells
JP2009510721A (ja) ダブルゲート型不揮発性メモリ装置及びその製造方法
US20090098721A1 (en) Method of fabricating a flash memory
CN109712981B (zh) 存储器及其形成方法
CN106952922B (zh) 一种半导体器件的制造方法
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
US20070117302A1 (en) Method of manufacturing flash memory device
JP5237554B2 (ja) 半導体装置の製造方法
US20090159951A1 (en) Flash memory device
US20070145469A1 (en) Split gate type non-volatile memory device
KR100639459B1 (ko) 플래쉬 메모리 소자 및 그 제조 방법
US7355243B2 (en) Flash memory device and method for fabricating the same
KR100707674B1 (ko) 플래시 기억 장치 및 그 제조 방법
US9171915B1 (en) Method for fabricating semiconductor device
US6391716B1 (en) Method for forming poly spacer electron tunnel oxide flash with electric-field enhancing corners for poly to poly erase
US20200152648A1 (en) Semiconductor device
KR100680465B1 (ko) 플래시 메모리 소자의 제조 방법
US10325810B2 (en) Memory and fabrication method thereof
CN105789277A (zh) 一种闪存存储器的浮栅结构及制作方法
TWI493660B (zh) 非揮發性記憶體及其製作方法
KR100824921B1 (ko) 플래시 메모리 소자의 제조 방법
RU2790414C1 (ru) Способ производства энергонезависимого запоминающего устройства
US20230402517A1 (en) Semiconductor memory device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee