KR100637228B1 - 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법 - Google Patents

개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법 Download PDF

Info

Publication number
KR100637228B1
KR100637228B1 KR1020050070640A KR20050070640A KR100637228B1 KR 100637228 B1 KR100637228 B1 KR 100637228B1 KR 1020050070640 A KR1020050070640 A KR 1020050070640A KR 20050070640 A KR20050070640 A KR 20050070640A KR 100637228 B1 KR100637228 B1 KR 100637228B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
opening
film
insulating film
layer
Prior art date
Application number
KR1020050070640A
Other languages
English (en)
Inventor
오상헌
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050070640A priority Critical patent/KR100637228B1/ko
Application granted granted Critical
Publication of KR100637228B1 publication Critical patent/KR100637228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 수분침투에 의한 패드부식을 방지할 수 있는, 개선된 패드구조를 갖는 유기발광 표시장치 및 그의 제조방법을 개시한다. 본 발명의 유기발광 표시장치는 화상표시부와 패드부를 구비하는 기판과; 상기 화상표시부에 형성되는 반도체층, 게이트전극 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와; 상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극과; 상기 패드부에 형성된 패드와; 상기 게이트전극과 소오스/드레인 전극사이에 개재되고, 제1개구부를 구비하는 제1절연막과; 상기 소오스/드레인 전극과 상기 화소전극사이에 개재되고, 제2개구부를 구비하는 제2절연막을 포함하며, 상기 패드는 상기 게이트 전극과 동일한 물질로 이루어진 제1도전 패턴을 포함하며, 상기 제1절연막에 형성된 제1개구부에 의해 상기 제1도전패턴의 일부분이 적어도 노출된다.

Description

개선된 패드구조를 갖는 유기발광 표시장치 및 그의 제조방법{Organic light emitting device with improved pad structure and method for fabricating the same}
도 1은 종래의 유기발광 표시장치의 패드의 단면도이다.
도 2는 종래의 유기발광 표시장치에 있어서, 수분침투에 의한 패드의 부식정도를 나타낸 도면이다.
도 3은 본 발명의 유기발광 표시장치의 평면도이다.
도 4는 본 발명의 제1실시예에 따른 유기발광표시장치의 단면도이다.
도 5a 및 도 5b는 본 발명의 제1실시예에 따른 유기발광 표시장치에 있어서, 패드부의 단면도이다.
도 6a 내지 도 6e는 본 발명의 제1실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 제2실시예에 따른 유기발광 표시장치의 단면도이다.
도 8a 내지 도 8f는 본 발명의 제2실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 9a 및 도 9b는 본 발명의 제3실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 10a 내지 도 10f는 본 발명의 제3실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 11a 및 도 11b는 본 발명의 제4실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 12a 내지 도 12f는 본 발명의 제4실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 기판 110 : 화상표시부
120 : 패드부 230, 330, 430, 530 : 층간 절연막
301 : 이방성 도전필름 260, 360, 460, 560 : 하부전극
241, 245, 341, 345, 441, 445, 541, 545 : 소오스/드레인 전극
227, 327, 347, 427, 467, 527, 547, 567 : 도전패턴
300 : 패드 225, 325, 425, 525 : 게이트전극
본 발명은 평판표시소자에 관한 것으로서, 보다 구체적으로는 수분침투에 의한 패드부식을 방지할 수 있는, 개선된 패드구조를 갖는 유기발광 표시장치 및 그의 제조방법에 관한 것이다.
평판 표시소자중, 유기발광 표시장치는 자발광형 표시소자로서, 시야각이 넓 고 콘트라스트가 우수할 뿐만 아니라, 응답속도가 빠르다는 장점을 가지고 있어 차세대 표시소자로서 주목을 받고 있다. 이러한 유기발광 표시장치는 구동방식에 따라 액티브 매트릭스형 표시장치와 패시브 매트릭스형 표시장치로 분류된다.
통상적인 액티브 매트릭스형 유기발광 표시장치는 다수의 화소가 기판상에 매트릭스 형태로 배열되고, 각 화소는 적어도 2개의 박막 트랜지스터, 하나의 캐패시터 및 하나의 유기발광소자로 구성된다. 일반적으로, 유기발광표시장치는 기판상에 게이트 및 드레인 전극 및 반도체층을 구비하는 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터를 포함한 기판 상부에는 상기 박막 트랜지스터에 연결되는 하부전극, 유기발광층을 구비하는 유기막층 및 상부전극을 구비하는 유기발광소자가 형성된다. 상기 박막 트랜지스터와 유기발광소자사이에는 절연막이 개재되어 있다.
상기한 바와 같은 구성을 갖는 유기발광 표시장치는 유기발광소자의 유기발광층으로부터 발광되는 광이 배출되는 경로에 따라 전면발광형 표시장치, 배면발광형 표시장치 및 양면발광형 표시장치로 분류된다. 배면발광형 유기발광표시장치는 유기발광소자의 유기발광층으로부터 발광되는 광을 기판방향으로 방출하고, 전면 발광형 유기발광표시장치는 유기발광층으로부터 발광되는 광을 기판과 반대방향으로 방출하며, 양면발광형 유기발광 표시장치는 유기발광층으로부터 방출되는 광을 기판방향 및 기판과 바대방향으로 동시에 광을 방출한다.
도 1은 종래의 전면발광형 유기전계 발광표시장치의 단면도를 도시한 것으로서, 패드부에 한정하여 도시한 것이다.
도 1을 참조하면, 기판(10)상에 층간 절연막(11)이 형성되고, 상기 층간 절연막(11)상에 제1도전 패턴(21)이 형성된다. 상기 제1도전 패드(21)의 일부분을 노출시키는 개구부(14)를 구비하는 절연막(13)이 형성된다. 상기 개구부(14)를 통해 상기 제1도전 패턴(21)에 연결되는 제2도전 패턴(22)이 상기 절연막(13)상에 형성된다. 상기 제1도전 패턴(21)과 제2도전 패턴(22)은 패드(20)를 구성한다. 상기 패드(20)는 후속공정에서 플렉서블 인쇄회로기판(FPC, 도면상에는 도시 되지 않음) 등과의 접속을 위하여 이방성 도전필름(ACF, 30)이 도포된다.
종래의 패드(20)에서, 제1도전 패턴(21)은 박막 트랜지스터의 소오스/드레인 전극물질로 이루어지고, 제2도전 패턴(22)은 유기발광소자의 하부전극물질로 이루어진다. 상기 제1도전 패턴(21)은 개구부(14)에 의해 노출되는 부분을 제외하고는 절연막(13)에 의해 덮혀지는데, 전면발광형 소자인 경우 상기 절연막(13)은 평탄화막을 적어도 포함한다. 상기 평탄화막은 수분에 취약한 유기절연막을 포함한다.
도 2는 종래의 패드구조에서 수분침투에 의한 패드 부식을 테스트한 결과를 나타낸 도면이다. 이때, 70℃의 온도 및 75%의 습도가 유지되는 고온 및 고습상태에서 수분침투에 의한 패드의 부식 테스트를 수행한 것이다. (a)는 제1도전 패턴(21)가 부식되지 않은 초기상태를 나타낸다. (b)는 120시간동안 테스트를 수행한 결과는 나타낸 것으로서, 제1도전 패드(21)의 부식이 발현된 상태이다. (c)는 288시간동안 테스트를 수행한 결과를 나타낸 것으로서, 제1도전 패드(21)의 부식이 심화된 상태이다. 도 2로부터, 종래와 같은 구조를 갖는 패드의 경우, 유기물질로 된 절연막(13)을 통한 수분침투에 의한 부식이 발생됨을 알 수 있다.
그러므로, 소오스/드레인 전극물질로 이루어지는 제1도전 패턴(21)이 수분에 취약한 유기물질로 된 절연막(13)으로 클래딩되는 종래의 패드(20)는 도 1에 도시된 바와 같은 경로(p1, p2)로 절연막(13)을 통해 수분이 침투하여 제1도전 패턴(21)이 부식하게 되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 패드를 무기절연막으로 클래딩하여 수분침투에 의한 부식을 방지할 수 있는, 개선된 패드구조를 갖는 유기발광 표시장치 및 그의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 화상표시부와 패드부를 구비하는 기판과; 상기 화상표시부에 형성되는 반도체층, 게이트전극 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와; 상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극과; 상기 패드부에 형성된 패드와; 상기 게이트전극과 소오스/드레인 전극사이에 개재되고, 제1개구부를 구비하는 제1절연막과; 상기 소오스/드레인 전극과 상기 화소전극사이에 개재되고, 제2개구부를 구비하는 제2절연막을 포함하며,
상기 패드는 상기 게이트 전극과 동일한 물질로 이루어진 제1도전 패턴을 포함하며, 상기 제1절연막에 형성된 제1개구부에 의해 상기 제1도전패턴의 일부분이 적어도 노출되는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 제1절연막은 층간 절연막으로서, 무기절연막을 포함한다. 상기 제1절연 막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막을 포함한다. 상기 제2절연막은 유기절연막을 포함한다. 상기 제2절연막에 형성된 제2개구부는 상기 제1도전 패턴의 일부분을 노출시키도록 형성된다. 상기 제1개구부에 의해 노출되는 제1도전패턴의 상기 일부분과 제1절연막의 일부분이 노출되도록, 상기 제2개구부는 상기 제1개구부의 크기보다 큰 크기를 갖도록 형성된다.
또한, 상기 패드는 상기 제1절연막의 제1개구부에 의해 노출되는 제1도전 패턴과; 상기 제1개구부에 의해 노출된 제1도전패턴과 연결되도록 상기 제1절연막상에 형성되고, 상기 제2개구부에 의해 노출되는 그의 일부분이 노출되는 제2도전패턴을 포함한다. 상기 제2도전패턴은 박막 트랜지스터의 소오스/드레인 전극중 하나와 동일한 물질로 이루어진다.
또한, 상기 패드는 상기 제1절연막의 제1개구부 및 제2절연막의 제2개구부에 의해 노출되는 제1도전 패턴과; 상기 제1개구부 및 제2개구부에 의해 노출된 제1도전패턴과 연결되도록 상기 제2절연막상에 형성된 제2도전패턴을 포함한다. 제1개구부에 의해 노출되는 제1도전패턴의 상기 일부분과 제1절연막의 일부분이 노출되도록, 상기 제2개구부는 상기 제1개구부의 크기보다 큰 크기를 갖도록 형성된다. 상기 제2도전 패턴은 화소전극과 동일물질로 이루어지고, Ag/ITO 의 적층막 또는 ITO/g/ITO 의 적층막으로 이루어진다.
또한, 상기 패드는 상기 제1절연막의 제1개구부에 의해 노출되는 제1도전 패턴과; 상기 제1개구부에 의해 노출된 제1도전패턴과 연결되도록 상기 제1절연막상에 형성되고, 상기 제2개구부에 의해 노출되는 그의 일부분이 노출되는 제2도전패 턴과; 상기 제2개구부에 의해 노출된 제2도전패턴과 연결되도록 상기 제2절연막상에 형성된 제2도전패턴을 포함한다. 상기 제2도전패턴은 박막 트랜지스터의 소오스/드레인 전극중 하나와 동일한 물질로 이루어지고, 상기 제3도전 패턴은 화소전극과 동일물질로 이루어진다. 상기 제3도전 패턴은 Ag/ITO 의 적층막 또는 ITO/g/ITO 의 적층막으로 이루어진다.
본 발명의 유기발광 표시장치는 상기 화소전극인 하부전극과; 상기 하부전극상부에 형성된 상부전극과; 상기 하부전극과 상부전극사이에 형성된 유기막층을 구비하는 유기발광소자를 더 포함한다.
또한, 본 발명은 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와; 기판상에 게이트 절연막을 형성하는 단계와; 상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 도전패턴을 형성하는 단계; 기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과; 상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와; 상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 상기 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와; 기판상에 게이트 절연막을 형성하는 단계와; 상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 제1도전패턴을 형성하는 단계; 기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과; 상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하고, 상기 제1개구부를 통해 제1도전패턴에 연결되는 제2도전패턴을 형성하는 단계와; 상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 제2도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와; 상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 상기 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와; 기판상에 게이트 절연막을 형성하는 단계와; 상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 제1도전패턴을 형성하는 단계; 기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과; 상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와; 상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 상기 절연막상에 형성하고, 상기 제1 및 제2개구부를 통해 노출된 상기 제2도전패턴에 연결되는 제2도전패턴을 상기 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와; 기판상에 게이트 절연막을 형성하는 단계와; 상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 제1도전패턴을 형성하는 단계; 기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과; 상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하고, 상기 제1개구부를 통해 제1도전패턴에 연결되는 제2도전패턴을 형성하는 단계와; 상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 제2도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와; 상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 형성하고, 상기 제2개구부에 의해 노출된 제2도전패턴에 연결되는 제3도전패턴을 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 유기발광 표시장치의 평면도를 도시한 것이다. 도 3을 참조하면, 본 발명의 유기발광 표시장치는 기판(100)을 포함한다. 상기 기판(100)은 화상표시부(110)와 패드부(301)를 구비하고, 유리기판, 플라스틱기판 또는 금속기판으로 이루어진다. 상기 기판(100)의 상기 화상표시부(110)에는 다수의 화소(200)가 배열되고, 상기 패드부(120)에는 외부로부터 소정의 신호를 제공하기 위한 패드(300)가 배열된다.
상기 화상표시부(110)의 일측 외곽부에는 상기 화상표시부(110)에 배열된 화소로 게이트 구동신호를 제공하기 위한 게이트 드라이버(150)가 배열된다. 상기 화상표시부(110)의 하측 외곽부에는 상기 화상표시부(110)에 배열된 화소로 데이터 신호를 제공하기 위한 소오스 드라이버(160)가 배열된다. 상기 화상표시부(110)의 상부에는 상기 화소로 소정의 캐소드전압을 제공하기 위한 캐소드전극(140)이 배열된다. 상기 화상표시부(110)의 다른 일측 외곽부에는 상기 캐소드전극의 전압강하를 방지하기 위한 보조전극(170)이 배열된다. 상기 보조전극(170)은 캐소드 콘택(175)을 통해 상기 캐소드전극(140)에 전기적으로 연결된다.
상기 화상표시부(110)의 외측을 따라 상기 화소(200)에 소정의 전원전압을 제공하기 위한 전원공급라인(130)이 배열된다. 상기 전원공급라인(130)으로부터 연장되는 복수개의 보조전원 공급라인(135)이 상기 화상표시부(110)에 배열되어, 화상표시부(110)에 배열된 화소(200)로 소정의 전원전압을 공급한다. 상기 화상표시부(110)에 배열된 화소(200) 및 상기 구성요소들은 화상표시부(110)의 외측을 따라 도포된 시일재(180)에 의해 봉지수단(도면상에는 도시되지 않음)으로 밀봉되어 수 분 또는 산소로부터 보호되어진다. 상기 시일재(180)의 밀봉된 화상표시부(110)의 외측 패드부(110)에 상기 다수의 패드(300)가 배열되는데, 상기 다수의 패드(300)를 통해 소정의 신호가 상기 전원공급라인(130), 게이트 드라이버(150) 및 소오스 드라이버(160) 그리고 캐소드 보조라인(170)으로 제공한다.
본 발명의 실시예에 따른 유기발광 표시장치는 도 3의 배열된 평면구조에 한정되는 것이 아니라 다양한 형태로 구성요소들이 배열가능하다. 경우에 따라서는 밀봉부를 통한 밀봉 공정 없이, 디스플레이 영역은 박막 봉지층을 사용하여 밀봉될 수도 있다.
도 4는 본 발명의 제1실시예에 따른 유기발광 표시장치의 단면도를 도시한 것으로서, 도 3의 화상표시부(110)에 배열되는 하나의 화소 및 패드부(120)에 배열되는 하나의 패드에 대한 단면도를 도시한 것이다. 도 4는 화상표시부(110)에 배열되는 하나의 화소중 하나의 박막 트랜지스터와 상기 박막 트랜지스터에 연결되는 유기발광소자에 한정하여 도시한 것이다.
도 4를 참조하면, 기판(100)상에 버퍼층(205)이 형성되고, 상기 화상 표시부(110)의 상기 버퍼층(205)상에 박막 트랜지스터 및 상기 박막 트랜지스터에 연결되는 유기발광소자가 형성되고, 상기 패드부(120)의 버퍼층(205)상에는 패드(300)가 형성된다. 상기 박막 트랜지스터는 상기 버퍼층(205)상에 형성된 반도체층(210)을 구비한다. 상기 반도체층(210)은 소정 도전형, 예를 들어 p형 소오스/드레인영역(211), (215)을 구비한다. 상기 박막 트랜지스터는 상기 반도체층(210) 상부의 게이트 절연막(220)상에 형성된 게이트 전극(225)과 층간 절연막(230)상에 형성되어 콘택홀(231), (235)을 통해 상기 반도체층(210)의 소오스/드레인 영역(211), (215)에 각각 연결되는 소오스/드레인 전극(241), (245)을 구비한다.
기판상에 절연막(250)이 형성된다. 도면상에는 상기 절연막(250)이 패시베이션막(250a)과 평탄화막(250b)을 포함하는 것을 예시하였으나, 상기 절연막(250)은 평탄화막(250b)만을 포함할 수도 있다. 상기 절연막(250)상에 비어홀(255)을 통해 상기 박막 트랜지스터의 소오스/드레인 전극(241), (245)중 드레인 전극(245)에 연결되는 유기발광소자가 형성된다.
상기 유기발광소자는 상기 소오스/드레인 전극(241), (245)중 드레인 전극(245)에 연결되고, 상기 절연막(250)상에 형성되는 화소전극인 애노드전극(260) 및 기판상에 형성되는 캐소드전극(285)과 애노드전극(260)과 캐소드전극(290)사이에 형성된 유기막층(270)을 구비한다. 기판상에 상기 애노드전극(260)의 일부분을 노출시키는 개구부(275)를 구비하는 화소분리막(270)이 형성된다. 상기 유기막층(280)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 적어도 하나의 유기막을 구비한다.
상기 애노드전극(260)은 반사전극을 포함하고, 상기 캐소드전극(290)은 투과전극을 포함한다. 상기 애노드전극(260)은 반사막(260a)과 투명도전막(260b)의 적층막을 포함하며, 바람직하게는 바람직하게 Ag/ITO 막으로 구성된다. 본 발명의 실시예에서는 상기 하부전극(260)이 반사막(260a)과 투명도전막(260b)의 2층막으로 이루어지는 것을 예시하였으나, 상기 하부전극(260)는 상기 구조에 한정되는 것이 아니라, ITO/Ag/ITO 의 3층구조등 다양한 구조를 가질 있다. 이때, Ag 막 하부에 형성되는 ITO 막은 Ag 막과 하부막과의 접착력을 향상시켜 주기 위한 막이다.
상기 패드부(120)에 형성된 패드(300)는 상기 게이트 전극(225)과 동일한 물질로 이루어지고, 상기 게이트 전극(225)과 동일면상, 즉 상기 게이트 절연막(220)상에 형성되는 도전 패턴(227)을 구비한다. 상기 도전 패턴(227)상에는 상기 층간 절연막(230)이 형성된다. 상기 도전 패턴(227)은 상기 층간 절연막(230)에 형성된 제1개구부(237)에 의해 노출되어진다. 상기 층간 절연막(230)상에는 절연막(250)이 형성된다. 상기 도전 패턴(227)은 상기 절연막(250)에 형성된 제2개구부(257)에 의해 노출되어진다.
본 발명의 실시예에서는, 상기 도전 패턴(227)은 상기 층간 절연막(230)으로 1차 클래딩(cladding)하고, 상기 절연막(250)으로 2차 클래딩한다. 상기 절연막(250)은 수분침투에 취약한 아크릴 또는 BCB 등과 같은 유기절연막을 포함하므로, 상기 도전 패턴(227)을 1차 클래딩하는 상기 층간 절연막(230)은 수분침투가 어려운 무기 절연막을 포함하는 것이 바람직하다. 바람직하게는 상기 층간 절연막(230)은 질화막, 산화막 또는 이들의 적층막을 포함한다. 상기 패드(300)는 FPC 등과 같은 연결회로기판(도면상에는 도시되지 않음)의 접착을 위하여 이방성 도전필름(301)이 도포되어진다.
또한, 도 5a 를 참조하면, 상기 도전 패턴(227)를 구성하는 패드(300)구조에서, 상기 도전 패턴(227)의 일부분을 노출시키도록 상기 층간 절연막(230)에 형성된 제1개구부(237)의 크기(L1a)보다 상기 도전 패턴(227)의 일부분을 노출시키도록 상기 절연막(250)에 형성된 제2개구부(257)의 크기(L2a)가 크게 형성되는 것이 바 람직하다. 이는 도 5b에 도시된 바와 같이 제2개구부(250)의 크기(L2b)를 제1개구부(237)의 크기보다 작으면 도전 패턴(227)의 일부분이 수분에 취약한 유기 절연막으로 이루어진 상기 절연막(250)으로 클래딩되므로, p3 과 같은 수분침투 경로가 형성되기 때문이다.
본 발명의 실시예에서는 화소를 구성하는 박막 트랜지스터가 폴리실리콘 박막 트랜지스터로 이루어지는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 유기박막 트랜지스터로 구성될 수도 있다. 또한, 상기 박막 트랜지스터의 구조도 도 3에 도시를 구조에 한정되는 것이 아니라 다양한 구조를 갖는 트랜지스터에 적용가능하다.
도 6a 내지 도 6e는 본 발명의 제1실시예에 따른 유기발광표시장치의 제조방법을 설명하기 위한 단면도이다.
도 6a를 참조하면, 화상표시부(110)와 패드부(120)를 구비하는 기판(100)이 제공된다. 상기 기판상에 버퍼층(205)이 형성되고, 상기 화상표시부(110)의 상기 버퍼층(205)상에 반도체층(210)을 형성한다. 상기 반도체층(210)은 폴리실리콘 또는 비정질 실리콘과 같은 실리콘막을 포함한다. 한편, 상기 반도체층(210)은 유기반도체물질을 포함할 수도 있다. 상기 반도체층(210)을 포함한 상기 버퍼층(205)상에 게이트 절연막(220)을 형성한다. 상기 게이트 절연막(220)상에 게이트전극물질, 예를 들어 MoW, Al, AlNd, Cr 등과 같은 금속막을 증착한 다음 패터닝하여 상기 반도체층(210)상부의 게이트 절연막(220)상에 게이트전극(225)을 형성한다. 이와 동시에 상기 패드부(120)의 게이트 절연막(220)상에 도전성패턴(227)을 형성한 다.
도 6b를 참조하면, 상기 반도체층(210)으로 소정 도전형을 갖는 불순물, 예를 들어 p형 불순물을 이온주입하여 소오스/드레인 영역(211), (215)을 형성한다. 상기 화상표시부(110)와 패드부(120)에 상기 게이트 전극(220)과 도전 패턴(227)이 각각 형성된 게이트 절연막(220)상에 층간 절연막(230)을 형성한다. 상기 층간 절연막(230)은 실리콘 산화막 또는 실리콘 질화막과 같은 무기 절연막을 포함한다.
도 6c를 참조하면, 상기 화상표시부(110)에서 상기 층간 절연막(230)과 게이트 절연막(220)을 식각하여 상기 소오스/드레인 영역(211), (215)의 일부분을 노출시키는 콘택홀(231), (235)을 형성한다. 이와 동시에, 상기 패드부(120)의 상기 층간 절연막(230)을 식각하여 상기 도전 패턴(227)의 일부분을 노출시키는 제1개구부(237)를 형성한다.
도 6d를 참조하면, 상기 콘택홀(231), (235)이 채워지도록 상기 층간 절연막(230)상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여 상기 콘택홀(231), (235)을 통해 상기 반도체층(210)에 형성된 소오스/드레인 영역(211), (215)과 콘택되는 소오스/드레인 전극(241), (245)을 형성한다. 상기 소오스/드레인 전극(241), (245)이 형성된 상기 층간 절연막(230)상에 절연막(250)을 형성한다.
상기 절연막(250)은 패시베이션막(250a)과 평탄화막(250b)을 포함한다. 상기 패시베이션막(250a)은 유기절연막 또는 무기 절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 상기 평탄화막(250b)은 아크릴 또는 BCB 등과 같은 유기 절연막을 포함한다.
도 6e를 참조하면, 상기 절연막(250)을 식각하여 상기 소오스/드레인 전극(241), (245)중 하나, 예를 들어 드레인 전극(245)을 노출시키는 비어홀(255)을 형성하고, 상기 도전 패턴(227)이 노출되도록 제2개구부(257)를 형성한다. 이로써 상기 층간 절연막(230)에 형성된 제1개구부(237)와 상기 절연막(250)에 형성된 제2개구부(257)에 의해 그의 일부분이 노출되는 도전 패턴(227)을 구비하는 패드(300)가 형성되어진다. 이때, 상기 도전 패턴(227)이 무기 절연막에 의해 클래딩되어 수분침투가 방지되도록, 제1개구부(237)의 크기(L1a)이 제2개구부(257)의 크기(L2a)보다 큰 것이 바람직하다. 즉, 상기 제2개구부(257)는 상기 제1개구부(237)에 의해 노출되는 도전 패턴(227)과 상기 층간 절연막(230)이 노출되도록 형성되어지는 것이 바람직하다.
본 발명의 실시예에서는, 패시베이션막(250a)과 평탄화막(250b)을 동시에 식각하여 상기 드레인 전극(245)과 도전성 패턴(227)을 각각 노출시키는 상기 비어홀(255)과 제2개구부(257)를 패시베이션막(250a)과 평탄화막(250b)에 걸쳐 형성하는 것을 예시하였으나, 패시베이션막(250a)을 증착한 다음 패터닝하고, 이어서 평탄화막(250b)을 증착한 다음 패터닝하여 패시베이션막(250a)과 평탄화막(250b)에 비어홀(255)과 제2개구부(257)을 형성할 수도 있다.
이어서, 통상적인 유기발광소자의 제조공정을 수행하여 상기 비어홀(255)을 통해 상기 드레인 전극(245)에 연결되는 하부전극(260)을 상기 화상표시부(110)의 절연막(250)상에 형성하고, 상기 하부전극(260)을 노출시키는 제3개구부(275)를 구비하는 화소분리막(270)을 형성한다. 본 발명의 유기발광 표시장치가 전면발광구조 를 가지므로, 화소전극으로 작용하는 하부전극(260)은 반사전극을 포함하는 것이 바람직하다. 이어서, 상기 노출된 화소전극(260)과 콘택되는 유기막층(280)을 형성한 다음 기판전면에 투과형 상부전극(290)을 형성한다.
도 7은 본 발명의 제2실시예에 따른 유기발광 표시장치의 단면도를 도시한 것으로서, 도 3의 화상표시부(110)에 배열되는 하나의 화소 및 패드부(120)에 배열되는 하나의 패드에 대한 단면도를 도시한 것이다. 도 7은 화상표시부(110)에 배열되는 하나의 화소중 하나의 박막 트랜지스터와 상기 박막 트랜지스터에 연결되는 유기발광소자에 한정하여 도시한 것이다. 제2실시예에 따른 유기발광 표시장치는 화상표시부(110)에 배열되는 박막 트랜지스터와 유기발광소자의 단면구조는 도 4에 도시된 제1실시예의 구조와 동일하다. 그러므로, 여기에서 화상표시부의 단면구조에 대한 설명은 생략하고, 패드부(120)의 단면구조에 대하여 설명한다.
도 7을 참조하면, 기판(100)상에 버퍼층(305)이 형성되고 상기 버퍼층(105)상에 게이트 절연막(320)이 형성된다. 상기 패드부(120)의 게이트 절연막(320)상에 제1도전 패턴(327)이 형성된다. 상기 제1도전 패턴(327)의 일부분을 노출시켜 주는 제1개구부(337)를 구비하는 층간 절연막(330)이 게이트 절연막(320)상에 형성된다. 상기 제1개구부(337)를 통해 상기 제1도전 패턴(327)에 연결되도록 상기 층간 절연막(330)상에 제2도전 패턴(347)이 형성된다. 상기 제2도전 패턴(347)의 일부분을 노출시키는 제2개구부(357)를 구비하는 절연막(350)이 형성된다. 상기 절연막(350)은 패시베이션막(350a)과 평탄화막(350b)을 포함한다.
따라서, 제2실시예에 따른 패드(300)는 상기 층간 절연막(330)에 형성된 제1 개구부(337)에 의해 노출되는 제1도전 패턴(227)과, 상기 제1도전 패턴(227)과 제1개구부(337)를 통해 연결되고 상기 절연막(350)에 형성된 제2개구부(357)에 의해 노출되는 제2도전 패턴(347)을 구비한다. 상기 패드(300)는 FPC 등과 같은 연결회로기판(도면상에는 도시되지 않음)과의 접착을 위한 이방성 도전필름(301)이 도포된다.
상기 제1도전 패턴(327)은 상기 화상표시부(110)에 형성된 박막 트랜지스터의 게이트전극(225)과 동일한 물질로 이루어진다. 상기 제1도전 패턴(327)은 MoW, Al, AlNd, Cr 등과 같은 금속물질을 포함한다. 상기 제2도전성 패턴(347)은 상기 소오스/드레인 전극(341), (345)과 동일한 물질로 이루어진다. 상기 제2도전 패턴(347)은 MoW, Al 등과 같은 금속물질을 포함한다.
도 8a 내지 도 8f는 본 발명의 제2실시예에 따른 유기발광표시장치의 제조방법을 설명하기 위한 단면도이다.
도 8a를 참조하면, 상기 기판상에 버퍼층(305)이 형성되고, 상기 화상표시부(110)의 상기 버퍼층(305)상에 반도체층(310)을 형성한다. 상기 반도체층(310)은 폴리실리콘 또는 비정질 실리콘과 같은 실리콘막을 포함한다. 기판전면에 게이트 절연막(320)을 형성하고, MoW, Al, AlNd, Cr 등과 같은 금속막을 증착한 다음 패터닝한다. 이로써, 상기 반도체층(310)상부의 게이트 절연막(320)상에 게이트 전극(325)을 형성하고, 상기 패드부(120)의 게이트 절연막(320)상에 제1도전 패턴(327)을 형성한다.
도 8b를 참조하면, 상기 반도체층(310)으로 예를 들어 p형 불순물을 이온주 입하여 소오스/드레인 영역(311), (315)을 형성한다. 이어서, 게이트 절연막(320)상에 층간 절연막(330)을 증착한다. 상기 층간 절연막(230)은 무기절연막을 포함하며, 예를 들어 산화막 또는 실리콘 질화막으로 이루어진다.
도 8c를 참조하면, 상기 화상표시부(110)에서 상기 층간 절연막(330)과 상기 게이트 절연막(320)을 식각하여 상기 소오스/드레인 영역(311), (315)의 일부분을 노출시키는 콘택홀(331), (335)을 형성한다. 이와 동시에, 상기 패드부(120)에서 상기 층간 절연막(330)을 식각하여 상기 제1도전성 패턴(327)의 일부분을 노출시키는 제1개구부(337)가 형성된다.
도 8d를 참조하면, 상기 콘택홀(331), (335) 및 제1개구부(337)가 채워지도록 상기 층간 절연막(330)상에 소오스/드레인 전극물질을 증착한 다음 패터닝한다. 따라서, 화상표시부(110)에는 상기 콘택홀(331), (335)을 통해 상기 반도체층(310)에 형성된 소오스/드레인 영역(311), (315)과 콘택되는 소오스/드레인 전극(341), (345)을 형성하고, 상기 패드부(120)에는 상기 제1개구부(337)를 통해 상기 제1도전 패턴(327)에 연결되는 제2도전 패턴(347)을 형성한다.
도 8e를 참조하면, 상기 소오스/드레인 전극(341), (345)과 제2도전패턴(347)이 형성된 상기 층간 절연막(330)상에 절연막(350)을 형성한다. 상기 절연막(350)은 패시베이션막(350a)과 평탄화막(350b)을 포함한다. 상기 패시베이션막(350a)은 유기절연막 또는 무기 절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 상기 평탄화막(350b)은 아크릴 또는 BCB 등과 같은 유기 절연막을 포함한다. 본 발명의 실시예에서는 상기 절연막(350)이 패시베이션막(350a) 과 평탄화막(350b)의 적층구조를 갖는 것을 예시하였으나, 상기 절연막(350)은 평탄화막(350b)만으로 구성할 수도 있다.
도 8f를 참조하면, 상기 절연막(350)을 식각하여 화상표시부(110)에는 상기 소오스/드레인 전극(341), (345)중 드레인 전극(345)을 노출시키는 비어홀(355)을 형성하고, 상기 패드부(120)에는 상기 제2도전패턴(347)을 노출시키는 제2개구부(357)를 형성한다. 이로써 상기 층간 절연막(230)에 형성된 제1개구부(337)에 의해 노출되는 제1도전 패턴(327)과 상기 제1개구부(337)에 의해 노출되고, 상기 절연막(350)에 형성된 제2개구부(357)에 의해 그의 일부분이 노출되는 제2도전 패턴(347)을 구비하는 패드(300)가 형성되어진다.
이어서, 통상적인 유기발광소자의 제조공정을 수행하여 상기 비어홀(355)을 통해 상기 드레인 전극(345)에 연결되는 하부전극(360)을 상기 화상표시부(110)의 절연막(350)상에 형성하고, 상기 하부전극(360)을 노출시키는 제3개구부(375)를 구비하는 화소분리막(370)을 형성한다. 본 발명의 유기발광 표시장치가 전면발광구조를 가지므로, 화소전극으로 작용하는 하부전극(360)은 반사전극을 포함하는 것이 바람직하다. 이어서, 상기 노출된 화소전극(360)과 콘택되는 유기막층(380)을 형성한 다음 기판전면에 투과형 상부전극(390)을 형성한다.
본 발명의 실시예에서는 상기 하부전극(360)이 반사막(360a)과 투명도전막(360b)의 2층막으로 이루어지고, 바람직하게 Ag/ITO 막으로 구성된다. 상기 하부전극(360)는 상기 구조에 한정되는 것이 아니라, ITO/Ag/ITO 의 3층구조등 다양한 구조를 가질 있다. 이때, Ag 막 하부에 형성되는 ITO 막은 Ag 막과 하부막과의 접착 력을 향상시켜 주기 위한 막이다.
도 9a은 본 발명의 제3실시예에 따른 유기발광 표시장치의 단면도를 도시한 것으로서, 도 3의 화상표시부(110)에 배열되는 하나의 화소 및 패드부(120)에 배열되는 하나의 패드에 대한 단면도를 도시한 것이다. 도 9a는 화상표시부(110)에 배열되는 하나의 화소중 하나의 박막 트랜지스터와 상기 박막 트랜지스터에 연결되는 유기발광소자에 한정하여 도시한 것이다. 제2실시예에 따른 유기발광 표시장치는 화상표시부(110)에 배열되는 박막 트랜지스터와 유기발광소자의 단면구조는 도 4에 도시된 제1실시예의 구조와 동일하다. 그러므로, 여기에서 화상표시부의 단면구조에 대한 설명은 생략하고, 패드부(120)의 단면구조에 대하여 설명한다.
도 9a를 참조하면, 기판(100)상에 버퍼층(405)이 형성되고 상기 버퍼층(405)상에 게이트 절연막(420)이 형성된다. 상기 패드부(120)의 게이트 절연막(420)상에 제1도전 패턴(427)이 형성된다. 상기 제1도전 패턴(427)의 일부분을 노출시켜 주는 제1개구부(437)를 구비하는 층간 절연막(430)이 게이트 절연막(420)상에 형성된다. 상기 층간 절연막(430)상에 상기 제1도전패턴(427)의 일부분을 노출시키는 제2개구부(457)를 구비하는 절연막(450)이 형성된다. 상기 절연막(450)은 패시베이션막(450a)과 평탄화막(450b)을 포함한다. 상기 제1개구부(437)를 통해 상기 제1도전 패턴(427)에 연결되도록 상기 절연막(450)상에 제2도전 패턴(467)이 형성된다.
따라서, 제3실시예에 따른 패드(300)는 상기 층간 절연막(430)에 형성된 제1개구부(437)에 의해 노출되는 제1도전 패턴(427)과, 상기 제1도전 패턴(427)과 제1 개구부(437)를 통해 연결되도록 상기 절연막(450)상에 형성된 제2도전 패턴(467)을 구비한다. 상기 패드(300)는 FPC 등과 같은 연결회로기판(도면상에는 도시되지 않음)과의 접착을 위하여 이방성 도전필름(301)이 도포된다.
상기 제1도전 패턴(427)은 상기 화상표시부(110)에 형성된 박막 트랜지스터의 게이트전극(425)과 동일한 물질로 이루어진다. 상기 제1도전 패턴(427)은 MoW, Al, AlNd, Cr 등과 같은 금속물질을 포함한다. 상기 제2도전 패턴(467)은 상기 화상표시부(110)에 형성된 유기발광소자의 하부전극(460)과 동일한 물질로 이루어진다. 상기 제2도전 패턴(467)은 Ag막(467a)과 ITO막(467b)의 적층막을 포함한다. 또한, 제2도전 패턴(467)은 도 9b에 도시된 바와 같이 ITO막(467a), Ag막(467b), ITO막(467c)의 3층구조를 가질 수도 있다.
도 10a 내지 도 10f는 본 발명의 제3실시예에 따른 유기발광표시장치의 제조방법을 설명하기 위한 단면도이다.
도 10a를 참조하면, 상기 기판상에 버퍼층(405)이 형성되고, 상기 화상표시부(110)의 상기 버퍼층(405)상에 반도체층(410)을 형성한다. 상기 반도체층(410)은 폴리실리콘 또는 비정질 실리콘과 같은 실리콘막을 포함한다. 기판전면에 게이트 절연막(420)을 형성하고, MoW, Al, AlNd, Cr 등과 같은 금속막을 증착한 다음 패터닝한다. 이로써, 상기 반도체층(410)상부의 게이트 절연막(420)상에 게이트 전극(425)을 형성하고, 상기 패드부(120)의 게이트 절연막(420)상에 제1도전 패턴(427)을 형성한다.
도 10b를 참조하면, 상기 반도체층(410)으로 예를 들어 p형 불순물을 이온주 입하여 소오스/드레인 영역(411), (415)을 형성한다. 이어서, 게이트 절연막(420)상에 층간 절연막(430)을 증착한다. 상기 층간 절연막(430)은 무기절연막을 포함하며, 예를 들어 산화막 또는 실리콘 질화막으로 이루어진다.
도 10c를 참조하면, 상기 화상표시부(110)에서 상기 층간 절연막(430)과 상기 게이트 절연막(420)을 식각하여 상기 소오스/드레인 영역(411), (415)의 일부분을 노출시키는 콘택홀(431), (435)을 형성한다. 이와 동시에, 상기 패드부(120)에서 상기 층간 절연막(430)을 식각하여 상기 제1도전 패턴(427)의 일부분을 노출시키는 제1개구부(437)가 형성된다.
도 10d를 참조하면, 상기 콘택홀(431), (435)이 채워지도록 상기 층간 절연막(430)상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여, 화상표시부(110)에 상기 콘택홀(431), (435)을 통해 상기 반도체층(410)에 형성된 소오스/드레인 영역(411), (415)과 콘택되는 소오스/드레인 전극(441), (445)을 형성한다. 이어서, 소오스/드레인 전극(441), (445)을 포함한 상기 층간 절연막(430)상에 절연막(450)을 형성한다.
상기 절연막(450)은 패시베이션막(450)과 평탄화막(450b)을 포함한다. 상기 패시베이션막(450a)은 유기절연막 또는 무기 절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 상기 평탄화막(450b)은 아크릴 또는 BCB 등과 같은 유기 절연막을 포함한다. 본 발명의 실시예에서는 상기 절연막(450)이 패시베이션막(450a)과 평탄화막(450b)의 적층구조를 갖는 것을 예시하였으나, 상기 절연막(450)은 평탄화막(450b)만으로 구성할 수도 있다.
도 10e 참조하면, 상기 절연막(450)을 식각하여 화상표시부(110)에는 상기 소오스/드레인 전극(441), (445)중 드레인 전극(445)을 노출시키는 비어홀(455)을 형성하고, 상기 패드부(120)에는 상기 제1도전 패턴(427)을 노출시키는 제2개구부(457)를 형성한다.
이때, 상기 제1도전패턴(427)이 무기 절연막에 의해 클래딩되어 수분침투가 방지되도록, 도 5a에 도시된 일 실시예에서와 같이 제1개구부(437)의 크기가 제2개구부(457)의 크기보다 큰 것이 바람직하다. 즉, 상기 제2개구부(457)는 상기 제1개구부(437)에 의해 노출되는 제1도전 패턴(427)과 상기 층간 절연막(430)이 노출되도록 형성되어지는 것이 바람직하다.
본 발명의 실시예에서는, 패시베이션막(450a)과 평탄화막(450b)을 동시에 식각하여 상기 드레인 전극(445)과 제1도전 패턴(427)을 각각 노출시키는 상기 비어홀(455)과 제2개구부(457)를 패시베이션막(450a)과 평탄화막(450b)에 걸쳐 형성하는 것을 예시하였으나, 패시베이션막(450a)을 형성한 다음 패터닝하고, 이어서 평탄화막(450b)을 증착한 다음 패터닝하여 패시베이션막(450a)과 평탄화막(450b)에 비어홀(455)과 제2개구부(457)을 형성할 수도 있다.
도 10f를 참조하면, 상기 절연막(450)상에 반사막(460a)과 투명도전막(460b)을 순차 증착한 다음 패터닝하여 상기 화상표시부(110)에는 상기 비어홀(455)을 통해 상기 드레인 전극(445)에 연결되는 하부전극(460)을 형성하고, 상기 패드부(120)에는 상기 제1개구부(427) 및 제2개구부(457)에 의해 노출되는 제2도전 패턴(467)을 형성한다. 상기 제2도전 패턴(467)은 Ag막(467a)과 ITO막(467b)의 적층막 을 포함한다. 또한, 상기 하부전극(460)은 Ag막(467a)과 ITO막(467b)의 3층구조를 가질 수도 있다.
이로써, 상기 층간 절연막(430)에 형성된 제1개구부(437) 및 절연막(450)에 형성된 제2개구부(457)에 의해 노출되는 제1도전 패턴(427)과 상기 제1개구부(437) 및 상기 제2개구부(457)에 의해 노출되는 제1도전 패턴(427)에 연결되도록 상기 절연막(450)에 형성되는 제2도전 패턴(467)을 구비하는 패드(300)가 형성되어진다.
이어서, 통상적인 유기발광소자의 제조하기 위한 후속공정으로 유기막층(480) 및 상부전극(490)을 형성한다. 상기 화소전극인 하부전극(460)을 도 9b에 도시된 바와 같이 ITO막(460a), Ag막(460b), ITO막(460c)의 3층구조로 형성할 수도 있다. 또한, 제2도전 패턴(467)은 도 9b에 도시된 바와 같이 ITO막(467a), Ag막(467b), ITO막(467c)의 3층구조를 가질 수도 있다. 이때, Ag 막(460b) 하부에 형성되는 ITO 막(460a)은 Ag 막과 하부막과의 접착력을 향상시켜 주기 위한 막이다.
도 11a는 본 발명의 제4실시예에 따른 유기발광 표시장치의 단면도를 도시한 것으로서, 도 3의 화상표시부(110)에 배열되는 하나의 화소 및 패드부(120)에 배열되는 하나의 패드에 대한 단면도를 도시한 것이다. 도 11a는 화상표시부(110)에 배열되는 하나의 화소중 하나의 박막 트랜지스터와 상기 박막 트랜지스터에 연결되는 유기발광소자에 한정하여 도시한 것이다. 제4실시예에 따른 유기발광 표시장치는 화상표시부(110)에 배열되는 박막 트랜지스터와 유기발광소자의 단면구조는 도 4에 도시된 제1실시예의 구조와 동일하다. 그러므로, 여기에서 화상표시부의 단면구조에 대한 설명은 생략하고, 패드부(120)의 단면구조에 대하여 설명한다.
도 11a를 참조하면, 기판(100)상에 버퍼층(505)이 형성되고 상기 버퍼층(505)상에 게이트 절연막(520)이 형성된다. 상기 패드부(120)의 게이트 절연막(520)상에 제1도전 패턴(527)이 형성된다. 상기 제1도전 패턴(527)의 일부분을 노출시켜 주는 제1개구부(537)를 구비하는 층간 절연막(530)이 게이트 절연막(520)상에 형성된다. 상기 제1개구부(537)를 통해 상기 제1도전 패턴(527)에 연결되도록 상기 층간 절연막(530)상에 제2도전 패턴(547)이 형성된다. 상기 제2도전 패턴(547)의 일부분을 노출시키는 제2개구부(557)를 구비하는 절연막(550)이 형성된다. 상기 절연막(550)은 패시베이션막(550a)과 평탄화막(550b)을 포함한다. 상기 절연막(550)상에 상기 제2개구부(557)에 의해 노출되는 제2도전 패턴(547)에 연결되는 제3도전 패턴(567)을 형성한다.
따라서, 제4실시예에 따른 패드(300)는 상기 층간 절연막(530)에 형성된 제1개구부(537)에 의해 노출되는 제1도전 패턴(527)과, 상기 제1도전 패턴(527)과 제1개구부(537)를 통해 연결되고 상기 절연막(550)에 형성된 제2개구부(557)에 의해 노출되는 제2도전 패턴(547)과, 상기 제2개구부(557)를 통해 연결되도록 상기 절연막(550)상에 형성된 제3도전패턴(467)을 구비한다. 상기 패드(300)는 FPC 등과 같은 연결회로기판(도면상에는 도시되지 않음)과의 연결을 위한 이방성 도전필름(301)이 형성된다.
상기 제1도전성 패턴(527)은 상기 화상표시부(110)에 형성된 박막 트랜지스터의 게이트전극(525)과 동일한 물질로 이루어진다. 상기 제1도전성 패턴(527)은 MoW, Al, AlNd, Cr 등과 같은 금속물질을 포함한다. 상기 제2도전성 패턴(547)은 상기 소오스/드레인 전극(541), (545)과 동일한 물질로 이루어진다. 상기 제2도전성 패턴(547)은 MoW, Al 등과 같은 금속물질을 포함한다. 상기 제3도전성 패턴(567)은 하부전극(560)과 동일한 물질로 이루어지며, Ag막(560a)과 ITO막(560b)의 적층막을 포함한다. 다른 예로서, 도 1b에 도시된 바와같이 상기 제3도전성 패턴(567)은 하부전극(560)과 동일한 물질로 이루어지며, ITO막(560a), Ag막(560b)과 ITO막(560c)의 적층막을 포함한다.
도 12a 내지 도 12f는 본 발명의 제2실시예에 따른 유기발광표시장치의 제조방법을 설명하기 위한 단면도이다.
도 12a를 참조하면, 상기 기판상에 버퍼층(505)이 형성되고, 상기 화상표시부(110)의 상기 버퍼층(505)상에 반도체층(510)을 형성한다. 상기 반도체층(510)은 폴리실리콘 또는 비정질 실리콘과 같은 실리콘막을 포함한다. 기판전면에 게이트 절연막(520)을 형성하고, MoW, Al, AlNd, Cr 등과 같은 금속막을 증착한 다음 패터닝한다. 이로써, 상기 반도체층(510)상부의 게이트 절연막(520)상에 게이트 전극(525)을 형성하고, 상기 패드부(120)의 게이트 절연막(520)상에 제1도전 패턴(527)을 형성한다.
도 12b를 참조하면, 상기 반도체층(510)으로 예를 들어 p형 불순물을 이온주입하여 소오스/드레인 영역(511), (515)을 형성한다. 이어서, 게이트 절연막(520)상에 층간 절연막(530)을 증착한다. 상기 층간 절연막(530)은 무기절연막을 포함하며, 예를 들어 산화막 또는 실리콘 질화막으로 이루어진다.
도 12c를 참조하면, 상기 화상표시부(110)에서 상기 층간 절연막(530)과 상 기 게이트 절연막(520)을 식각하여 상기 소오스/드레인 영역(511), (515)의 일부분을 노출시키는 콘택홀(531), (535)을 형성한다. 이와 동시에, 상기 패드부(120)에서 상기 층간 절연막(530)을 식각하여 상기 제1도전 패턴(527)의 일부분을 노출시키는 제1개구부(537)가 형성된다.
도 12d를 참조하면, 상기 콘택홀(531), (535) 및 제1개구부(537)가 채워지도록 상기 층간 절연막(530)상에 소오스/드레인 전극물질을 증착한 다음 패터닝한다. 따라서, 화상표시부(110)에는 상기 콘택홀(531), (535)을 통해 상기 반도체층(510)에 형성된 소오스/드레인 영역(511), (515)과 콘택되는 소오스/드레인 전극(541), (545)을 형성하고, 상기 패드부(120)에는 상기 제1개구부(537)를 통해 상기 제1도전 패턴(527)에 연결되는 제2도전 패턴(547)을 형성한다.
이어서, 상기 소오스/드레인 전극(541), (545)과 제2도전 패턴(547)이 형성된 상기 층간 절연막(530)상에 절연막(550)을 형성한다. 상기 절연막(550)은 패시베이션막(550a)과 평탄화막(550b)을 포함한다. 상기 패시베이션막(550a)은 유기절연막 또는 무기 절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 상기 평탄화막(550b)은 아크릴 또는 BCB 등과 같은 유기 절연막을 포함한다. 본 발명의 실시예에서는 상기 절연막(550)이 패시베이션막(550a)과 평탄화막(550b)의 적층구조를 갖는 것을 예시하였으나, 상기 절연막(550)은 평탄화막(550b)만으로 구성할 수도 있다.
도 12e를 참조하면, 화상표시부(110)에는 상기 절연막(550)을 식각하여 상기 소오스/드레인 전극(541), (545)중 드레인 전극(545)을 노출시키는 비어홀(555)을 형성하고, 상기 패드부(120)에는 상기 제2도전 패턴(547)을 노출시키는 제2개구부(557)를 형성한다.
도 12f를 참조하면, 화소전극인 하부전극물질, 예를 들어 반사막(560a)과 투명도전막(560b)을 증착한 다음 패터닝하여, 상기 비어홀(555)을 통해 상기 드레인 전극(545)에 연결되는 하부전극(560)을 상기 화상표시부(110)의 절연막(550)상에 형성하고, 상기 패드부(120)에는 제3도전 패드(567)을 형성한다.
이로써, 상기 층간 절연막(530)에 형성된 제1개구부(537)에 의해 노출되는 제1도전 패턴(527)과, 상기 제1개구부(537)를 통해 제1도전패턴(527)에 연결되도록 상기 층간 절연막(530)상에 형성되는 제2도전 패턴(547)과, 상기 제2개구부(557)를 통해 상기 제2도전패턴(547)에 연결되도록 상기 절연막(550)에 형성된 제3도전 패턴(567)을 구비하는 패드(300)가 형성되어진다. 상기 패드(300)는 FPC 등과 같은 연결회로기판(도면상에는 도시되지 않음)과의 연결을 위하여 이방성 도전필름(301)이 형성된다.
이어서, 통상적인 유기발광소자의 제조공정을 수행하여 상기 하부전극(560)을 노출시키는 제3개구부(575)를 구비하는 화소분리막(570)을 형성한다. 상기 노출된 화소전극(560)과 콘택되는 유기막층(580)을 형성한 다음 기판전면에 투과형 상부전극(590)을 형성한다.
본 발명의 실시예에서는 상기 하부전극(560)이 반사막(560a)과 투명도전막(560b)의 2층막으로 이루어지는 것을 예시하였으나, 상기 구조에 한정되는 것이 아니다. 예를 들어, 상기 하부전극(560)는 도 11b에 도시된 바와같이 ITO막(560a), Ag막(560b) 및 ITO막(560c)의 3층구조등 다양한 구조를 가질 있다. 이때, Ag 막(560b) 하부에 형성되는 ITO 막(570a)은 Ag 막(560b)과 하부막과의 접착력을 향상시켜 주기 위한 막이다.
본 발명의 실시예에 따른 패드를 형성하는 방법은 게이트전극, 소오스/드레인 전극 또는 화소전극을 패터닝할 때 도전성 패턴을 동시에 형성하고, 상기 도전성 패드를 클래딩하는 절연막에 개구부를 형성하는 공정은 콘택홀 또는 비어홀을 형성할 때 동시에 형성하여 줌으로써, 별도의 추가공정없이 개선된 패드를 형성할 수 있다.
본 발명의 실시예에 따른 무기절연막으로 패드를 클래딩하여 부식을 방지하는 패드구조는 전면발광형 유기발광 표시장치 뿐만 아니라 배면발광형 및 양면발광형 유기발광 표시장치에도 적용가능하며, 또한 액정표시장치와 같은 평판표시장치에도 적용가능하다. 또한, 본 발명은 박막 트랜지스터로 실리콘 박막 트랜지스터 뿐만 아니라 유기박막 트랜지스터를 구비하는 평판표시장치에도 적용가능하다.
상기한 바와같은 본 발명의 실시예에 따르면, 패드를 유기 절연막대신 무기절연막으로 클래딩하여 줌으로써, 수분침투에 의한 패드부식을 방지할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (30)

  1. 화상표시부와 패드부를 구비하는 기판과;
    상기 화상표시부에 형성되는 반도체층, 게이트전극 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와;
    상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극과;
    상기 패드부에 형성된 패드와;
    상기 게이트전극과 소오스/드레인 전극사이에 개재되고, 제1개구부를 구비하는 제1절연막과;
    상기 소오스/드레인 전극과 상기 화소전극사이에 개재되고, 제2개구부를 구비하는 제2절연막을 포함하며,
    상기 패드는 상기 게이트 전극과 동일한 물질로 이루어진 제1도전 패턴을 포함하며,
    상기 제1절연막에 형성된 제1개구부에 의해 상기 제1도전패턴의 일부분이 적어도 노출되는 것을 특징으로 하는 평판표시장치.
  2. 제1항에 있어서,
    상기 제1절연막은 층간 절연막으로서, 무기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  3. 제2항에 있어서,
    상기 제1절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막을 포함하는 것을 특징으로 하는 평판표시장치.
  4. 제1항에 있어서,
    상기 제2절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  5. 제1항에 있어서,
    상기 제2절연막에 형성된 제2개구부는 상기 제1도전 패턴의 일부분을 노출시키도록 형성되는 것을 특징으로 하는 평판표시장치.
  6. 제5항에 있어서, 제1개구부에 의해 노출되는 제1도전패턴의 상기 일부분과 제1절연막의 일부분이 노출되도록, 상기 제2개구부는 상기 제1개구부의 크기보다 큰 크기를 갖도록 형성되는 것을 특징으로 하는 평판표시장치.
  7. 제6항에 있어서,
    상기 제1절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 제2절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  8. 제1항에 있어서, 상기 패드는
    상기 제1절연막의 제1개구부에 의해 노출되는 제1도전 패턴과;
    상기 제1개구부에 의해 노출된 제1도전패턴과 연결되도록 상기 제1절연막상에 형성되고, 상기 제2개구부에 의해 노출되는 그의 일부분이 노출되는 제2도전패턴을 포함하는 것을 특징으로 하는 평판표시장치.
  9. 제8항에 있어서,
    상기 제1절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 제2절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  10. 제8항에 있어서,
    상기 제2도전패턴은 박막 트랜지스터의 소오스/드레인 전극중 하나와 동일한 물질로 이루어지는 것을 특징으로 하는 평판표시장치.
  11. 제1항에 있어서, 상기 패드는
    상기 제1절연막의 제1개구부 및 제2절연막의 제2개구부에 의해 노출되는 제1도전 패턴과;
    상기 제1개구부 및 제2개구부에 의해 노출된 제1도전패턴과 연결되도록 상기 제2절연막상에 형성된 제2도전패턴을 포함하는 것을 특징으로 하는 평판표시장치.
  12. 제11항에 있어서, 제1개구부에 의해 노출되는 제1도전패턴의 상기 일부분과 제1절연막의 일부분이 노출되도록, 상기 제2개구부는 상기 제1개구부의 크기보다 큰 크기를 갖도록 형성되는 것을 특징으로 하는 평판표시장치.
  13. 제12항에 있어서,
    상기 제1절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 제2절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  14. 제11항에 있어서,
    상기 제2도전 패턴은 화소전극과 동일물질로 이루어지는 것을 특징으로 하는 평판표시장치.
  15. 제14항에 있어서,
    상기 제2도전 패턴은 Ag/ITO 의 적층막 또는 ITO/g/ITO 의 적층막으로 이루어지는 것을 특징으로 하는 평판표시장치.
  16. 제1항에 있어서, 상기 패드는
    상기 제1절연막의 제1개구부에 의해 노출되는 제1도전 패턴과;
    상기 제1개구부에 의해 노출된 제1도전패턴과 연결되도록 상기 제1절연막상에 형성되고, 상기 제2개구부에 의해 노출되는 그의 일부분이 노출되는 제2도전패턴과;
    상기 제2개구부에 의해 노출된 제2도전패턴과 연결되도록 상기 제2절연막상에 형성된 제2도전패턴을 포함하는 것을 특징으로 하는 평판표시장치.
  17. 제16항에 있어서,
    상기 제1절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 제2절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  18. 제16항에 있어서,
    상기 제2도전패턴은 박막 트랜지스터의 소오스/드레인 전극중 하나와 동일한 물질로 이루어지고,
    상기 제3도전 패턴은 화소전극과 동일물질로 이루어지는 것을 특징으로 하는 평판표시장치.
  19. 제18항에 있어서,
    상기 제3도전 패턴은 Ag/ITO 의 적층막 또는 ITO/g/ITO 의 적층막으로 이루어지는 것을 특징으로 하는 평판표시장치.
  20. 제1항에 있어서, 상기 화소전극인 하부전극과;
    상기 하부전극상부에 형성된 상부전극과;
    상기 하부전극과 상부전극사이에 형성된 유기막층을 구비하는 유기발광소자를 더 포함하는 것을 특징으로 하는 평판표시장치.
  21. 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와;
    기판상에 게이트 절연막을 형성하는 단계와;
    상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 도전패턴을 형성하는 단계;
    기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과;
    상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하는 단계와;
    상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와;
    상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 상기 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시 장치의 제조방법.
  22. 제21항에 있어서, 제1개구부에 의해 노출되는 제1도전패턴의 상기 일부분과 층간 절연막의 일부분이 노출되도록, 상기 제2개구부는 상기 제1개구부의 크기보다 큰 크기를 갖도록 형성되는 것을 특징으로 하는 평판표시장치의 제조방법.
  23. 제22항에 있어서,
    상기 층간 절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  24. 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와;
    기판상에 게이트 절연막을 형성하는 단계와;
    상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 제1도전패턴을 형성하는 단계;
    기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과;
    상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하고, 상기 제1개구부를 통해 제1도전패턴에 연결되 는 제2도전패턴을 형성하는 단계와;
    상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 제2도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와;
    상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 상기 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  25. 제24항에 있어서,
    상기 층간 절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  26. 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와;
    기판상에 게이트 절연막을 형성하는 단계와;
    상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 제1도전패턴을 형성하는 단계;
    기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과;
    상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하는 단계와;
    상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와;
    상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 상기 절연막상에 형성하고, 상기 제1 및 제2개구부를 통해 노출된 상기 제2도전패턴에 연결되는 제2도전패턴을 상기 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  27. 제26항에 있어서, 제1개구부에 의해 노출되는 제1도전패턴의 상기 일부분과 층간 절연막의 일부분이 노출되도록, 상기 제2개구부는 상기 제1개구부의 크기보다 큰 크기를 갖도록 형성되는 것을 특징으로 하는 평판표시장치의 제조방법.
  28. 제27항에 있어서,
    상기 층간 절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  29. 화상표시부와 패드부를 구비하는 기판의 화상표시부에 반도체층을 형성하는 단계와;
    기판상에 게이트 절연막을 형성하는 단계와;
    상기 화상표시부의 게이트 절연막상에 게이트 전극을 형성하고, 상기 패드부의 게이트 절연막상에 제1도전패턴을 형성하는 단계;
    기판상에 상기 반도체층의 일부분을 노출시키는 콘택홀과 상기 도전패턴의 일부분을 노출시키는 제1개구부를 구비하는 층간 절연막과;
    상기 층간 절연막상에 상기 콘택홀을 통해 상기 반도체층의 일부분과 콘택되는 소오스/드레인 전극을 형성하고, 상기 제1개구부를 통해 제1도전패턴에 연결되는 제2도전패턴을 형성하는 단계와;
    상기 소오스/드레인 전극중 하나의 전극을 노출시키는 비어홀과 상기 제1개구부에 의해 노출된 상기 제2도전패턴의 상기 일부분을 노출시키는 제2개구부를 구비하는 절연막을 형성하는 단계와;
    상기 비어홀을 통해 상기 소오스/드레인 전극중 하나의 전극에 연결되는 화소전극을 형성하고, 상기 제2개구부에 의해 노출된 제2도전패턴에 연결되는 제3도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  30. 제29항에 있어서,
    상기 층간 절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 적층막으로 이루어지고, 상기 절연막은 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
KR1020050070640A 2005-08-02 2005-08-02 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법 KR100637228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050070640A KR100637228B1 (ko) 2005-08-02 2005-08-02 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070640A KR100637228B1 (ko) 2005-08-02 2005-08-02 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법

Publications (1)

Publication Number Publication Date
KR100637228B1 true KR100637228B1 (ko) 2006-10-23

Family

ID=37621635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070640A KR100637228B1 (ko) 2005-08-02 2005-08-02 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법

Country Status (1)

Country Link
KR (1) KR100637228B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816762B1 (ko) 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
US8153531B2 (en) 2007-03-22 2012-04-10 Samsung Mobile Display Co., Ltd. Semiconductor device and method of manufacturing the same
KR20150137012A (ko) * 2014-05-28 2015-12-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20160008023A (ko) * 2014-07-11 2016-01-21 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
KR20160031604A (ko) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20160032330A (ko) * 2014-09-15 2016-03-24 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20160033296A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20160066363A (ko) * 2014-12-02 2016-06-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20170012738A (ko) * 2015-07-23 2017-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN107068614A (zh) * 2017-04-19 2017-08-18 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板、显示面板及显示装置
KR20170125418A (ko) * 2008-10-03 2017-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN107492565A (zh) * 2016-06-10 2017-12-19 三星显示有限公司 显示装置
KR20220116114A (ko) * 2016-06-10 2022-08-22 삼성디스플레이 주식회사 디스플레이 장치
KR20220159328A (ko) * 2014-11-10 2022-12-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816762B1 (ko) 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
US7675176B2 (en) 2007-01-02 2010-03-09 Samsung Electronics Co., Ltd. Semiconductor package and module printed circuit board for mounting the same
US8633489B2 (en) 2007-03-22 2014-01-21 Samsung Display Co., Ltd. Semiconductor device and method of manufacturing the same
US8153531B2 (en) 2007-03-22 2012-04-10 Samsung Mobile Display Co., Ltd. Semiconductor device and method of manufacturing the same
KR101961632B1 (ko) * 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US11574932B2 (en) 2008-10-03 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US10910408B2 (en) 2008-10-03 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US10573665B2 (en) 2008-10-03 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20170125418A (ko) * 2008-10-03 2017-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR20150137012A (ko) * 2014-05-28 2015-12-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102550746B1 (ko) * 2014-05-28 2023-07-03 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20160008023A (ko) * 2014-07-11 2016-01-21 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
KR102311938B1 (ko) * 2014-07-11 2021-10-13 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
KR102301837B1 (ko) 2014-09-12 2021-09-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20160031604A (ko) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102225253B1 (ko) 2014-09-15 2021-03-09 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20160032330A (ko) * 2014-09-15 2016-03-24 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102220787B1 (ko) 2014-09-17 2021-02-26 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20160033296A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20220159328A (ko) * 2014-11-10 2022-12-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102573920B1 (ko) * 2014-11-10 2023-09-04 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102296433B1 (ko) * 2014-12-02 2021-08-31 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20160066363A (ko) * 2014-12-02 2016-06-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102465384B1 (ko) * 2015-07-23 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR20170012738A (ko) * 2015-07-23 2017-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN107492565A (zh) * 2016-06-10 2017-12-19 三星显示有限公司 显示装置
KR20220116114A (ko) * 2016-06-10 2022-08-22 삼성디스플레이 주식회사 디스플레이 장치
KR102575480B1 (ko) * 2016-06-10 2023-09-08 삼성디스플레이 주식회사 디스플레이 장치
CN107492565B (zh) * 2016-06-10 2023-10-10 三星显示有限公司 显示装置
CN107068614B (zh) * 2017-04-19 2020-05-19 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板、显示面板及显示装置
CN107068614A (zh) * 2017-04-19 2017-08-18 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板、显示面板及显示装置

Similar Documents

Publication Publication Date Title
KR100637228B1 (ko) 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법
US11895886B2 (en) Display device with insulating layer in through hole or notch
JP4964606B2 (ja) 有機発光表示装置及びその製造方法
US7625259B2 (en) Organic light emitting display with circuit measuring pad and method of fabricating the same
KR100838082B1 (ko) 유기발광 표시장치 및 그 제조방법
US7948168B2 (en) Organic light emitting display and method of manufacturing the same
TWI386105B (zh) 顯示器面板
KR20190048642A (ko) 디스플레이 장치
KR102113616B1 (ko) 유기발광표시장치 및 그의 제조방법
KR20050049999A (ko) 유기전계발광표시장치
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20210109715A (ko) 디스플레이 장치의 제조방법
US20240038773A1 (en) Display panel and display device
KR101561130B1 (ko) 표시 장치 유닛 및 그 제조 방법
JP4534430B2 (ja) 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器
JP5428142B2 (ja) 表示パネルの製造方法
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2005128310A (ja) 表示装置、及び電子機器
CN112005376B (zh) 显示基板、显示设备、制造显示基板的方法
KR100669715B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
KR20180025104A (ko) 유기발광 표시장치
JP2006154494A (ja) 表示装置及びその製造方法
KR100846714B1 (ko) 유기 발광 표시 장치
JP6818590B2 (ja) 有機ｅｌ表示装置、及び有機ｅｌ表示装置の製造方法
KR20230102327A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14