KR100636675B1 - 스토리지노드 전극 제조방법 - Google Patents
스토리지노드 전극 제조방법 Download PDFInfo
- Publication number
- KR100636675B1 KR100636675B1 KR1020050001331A KR20050001331A KR100636675B1 KR 100636675 B1 KR100636675 B1 KR 100636675B1 KR 1020050001331 A KR1020050001331 A KR 1020050001331A KR 20050001331 A KR20050001331 A KR 20050001331A KR 100636675 B1 KR100636675 B1 KR 100636675B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage node
- forming
- node electrode
- gap fill
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 (1) 소정의 하부 구조를 가지는 반도체 기판의 구조물 상에 희생 절연막을 형성하는 단계와; (2) 상기 희생 절연막을 식각하여 스토리지노드 전극 형성 영역을 정의하는 오픈 영역을 형성하는 단계와; (3) 상기 결과물 전면에 스토리지노드 전극용 도전막을 형성하는 단계와; (4) 상기 오픈 영역이 완전히 매립되도록 상기 도전막 상부에 적어도 2층 이상의 갭필막을 형성하는 단계와; (5) 상기 희생 절연막 표면이 드러나도록 상기 갭필막 및 상기 도전막을 식각하는 단계와; (6) 상기 적어도 2층 이상의 갭필막 및 희생 절연막을 딥 아웃 공정으로 제거하는 단계를 포함하여 구성되는 스토리지노드 전극 제조방법을 제공한다.
스토리지노드 전극, 갭필막, 딥 아웃
Description
도 1a 내지 도 1e는 종래 기술에 의한 스토리지노드 전극을 제조하는 공정을 순차적으로 나타낸 공정순서도이다.
도 2는 종래 기술에 의한 스토리지노드 전극의 제조시 희생 절연막 및 갭필막 제거 공정에 의해 발생된 불량을 나타낸 도면이다.
도 3a 및 도 3b는 종래 기술에 의한 TiN 주상 구조를 갖는 스토리지노드 전극에서 발생하는 핀홀, 크랙 및 결함 영역을 나타낸 수직 단면도이다.
도 4a 내지 도 4h는 본 발명에 따른 스토리지노드 전극을 제조하는 공정을 순차적으로 나타낸 공정순서도이다.
도 5는 본 발명에 따라 제조된 스토리지노드 전극을 나타낸 수직 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
102 : 층간 절연막 104 : 콘택 플러그
106 : 식각 정지막 108 : 희생 절연막
110 : 오픈 영역 112 : 스토리지노드 전극용 도전막
114 : 제 1갭필막 116 : 제 2갭필막
본 발명은 반도체 메모리장치의 스토리지노드 전극 제조방법에 관한 것으로서, 더욱 구체적으로는 DRAM 등 반도체 메모리장치의 제조 공정시 3차원 구조의 스토리지노드 전극을 제조하여 정전 용량 및 그 제조 수율을 높일 수 있는 스토리지노드 전극 제조방법에 관한 것이다.
현재, 반도체 메모리장치는 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있으며 게다가, 반도체 메모리 장치의 고집적화가 이루어질수록 커패시터의 면적이 감소되기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다.
반도체 메모리 장치에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node) 전극, 유전체막 및 플레이트 노드(plate node) 전극으로 구성된다. 이러한 구조를 가지는 커패시터는 작은 면적 내에서 보다 높은 정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가시키거나, 셋째 유전율이 높은 물질을 사용하여 유전체막 을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
그 중에서도 커패시터의 유효 면적을 증가시키기 위해서 3차원 구조로 스토리지노드 전극의 단면적을 증가시키는 방법이 있는데, 이러한 스토리지노드 전극의 구조는 스택(stack), 트렌치(trench), 실린더(cylinder), 핀(fin), 스택실린더(stack cylinder) 등이 있다.
그런데, 반도체 메모리장치의 고집적화에 따라 3차원 구조의 커패시터 사이의 공간 마진이 더욱 작아지고 이러한 커패시터 영역을 정의하는 희생 절연막의 에스펙트 비율이 점차 높아지기 때문에 커패시터 사이의 브릿지 가능성을 방지하기 위하여 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정을 진행하여 셀 사이의 스토리지노드 전극 사이를 분리하고 있다.
도 1a 내지 도 1e는 종래 기술에 의한 스토리지노드 전극을 제조하는 공정을 순차적으로 나타낸 공정순서도로서, 이들 도면을 참조하여 종래 스토리지노드 전극 제조 방법에 대해 설명하고자 한다.
도 1a에 도시된 바와 같이, 스토리지 노드 전극이 형성될 반도체 기판의 구조물(10)에 층간 절연막(12)을 형성하고, 층간 절연막(12)을 식각하여 콘택홀(미도시)을 형성한다. 그리고, 이 콘택홀에 도전 물질(예를 들어, 도프트 폴리실리콘 또는 금속)을 갭필(gap-fill)하고 그 표면에 대하여 화학적기계적연마(CMP) 또는 전면 식각(etch back) 공정을 진행하여 콘택 플러그(14)를 형성한다. 이때 콘택 플러그(14)는 도면에 도시되어 있지 않지만, 하부의 반도체 기판의 소오스 또는 드레 인 접합과 연결되는 콘택 전극과 연결된 구조를 갖는다.
그리고 도 1b에 도시된 바와 같이, 상기 결과물 전면에 식각 정지막(16)으로서 실리콘 질화막(SiN)을 얇게 형성하고 그 위에 희생 절연막(18)으로서 HDP(High Density Plasma) 산화막을 형성한다. 그리고, 상기 결과물에 대하여 스토리지노드 전극 마스크를 이용한 식각 공정을 진행하여 상기 희생 절연막(18) 및 식각 정지막(16)을 식각함으로써 하부 콘택 플러그(14)가 드러나는 오픈 영역(20)을 형성한다.
그 다음 도 1c에 도시된 바와 같이, 오픈 영역이 있는 희생 절연막(18)에 화학적기상증착법에 의해 스토리지노드 도전막(22)으로서 TiN막을 형성하고, 유동성이 있는 SOG(Spin On Glass) 또는 화학기상증착법에 의한 실리콘 산화막(SiO2)을 증착하여 희생 절연막(18)의 오픈 영역을 완전히 갭필하는 갭필막(24)을 형성한다.
계속해서, 도 1d에 도시된 바와 같이, 화학적기계적연마 또는 전면 식각 공정으로 갭필막(24) 및 스토리지노드 도전막(22)을 연마하여 스토리지노드 도전막 사이가 분리되면서 희생 절연막(18) 표면이 드러나도록 한다. 이와 같은 과정을 통하여 3차원 구조의 실린더형 스토리지노드 전극(22a)이 형성되고 평탄화된 갭필막(24a)이 희생 절연막(18) 높이와 동일하게 형성된다.
그리고 나서, 도 1e에 도시된 바와 같이, 습식 식각 용액으로 갭필막(24a) 및 희생 절연막(18)을 제거하는 딥 아웃(dip-out) 공정을 진행하여 층간 절연막(12)의 상부에 콘택 플러그(14)와 연결된 실린더형 스토리지노드 전극(22a)을 완성한다.
그런데, 상기 종래 기술에 의해 제조된 스토리지노드 전극에 있어서는, 도 2 와 같이 스토리지노드 전극으로 사용된 TiN막이 주상 구조를 갖기 때문에 TiN막 내의 미세 결함으로 인해 스토리지노드 전극 내에 핀홀(pin hole)이나 크랙(crack) 등의 결함(32)이 발생하거나 층간 절연막(12)의 일부가 과도하게 식각되는 결함 부분(30)이 발생하게 된다.
이러한 결함 원인은 갭필막(24) 제조 공정시 SOG 또는 실리콘 산화막 등이 스토리지노드 도전막(22) 높이까지 완전히 갭필되지 않거나 상기 갭필막(24)의 물질이 스토리지노드 도전막(22) 사이의 오픈 영역에 보이드(void)를 생성하면서 갭필될 때 주로 발생하게 된다.
즉, 오픈영역을 갭핑하는 물질로 실리콘 산화막이나 점도가 높은 SOG를 사용하는 경우에는 상기 갭필막(24)의 물질이 스토리지노드 도전막(22) 사이의 오픈 영역의 하부까지 완전히 채워지지 않아 보이드(void)를 생성하고, 반면 점도가 낮은 SOG를 사용하는 경우에는 오픈 영역의 하부만을 채워 스토리지노드 도전막(22) 높이까지 완전히 갭필하지 못한다.
이에 따라, 종래 기술에 의한 스토리지노드 전극 제조 공정시 20 : 1 BOE(Buffer Oxide Etchant)의 습식 식각 용액을 사용한 딥 아웃 공정으로 희생 절연막 및 갭필막을 제거할 경우, 스토리지노드 도전막(22) 높이까지 완전히 갭필되지 않거나 보이드를 갖는 갭필막(24)의 식각 속도가 희생 절연막에 대한 식각 속도보다 빨라 TiN막이 식각용액에 노출되는 시간이 길어진다. 뿐만 아니라, SOG만을 갭필막으로 사용할 경우에는 SOG의 식각속도가 너무 빨라 마찬가지로 식각용액에 TiN막이 노출되는 기간이 길어진다.
따라서, 도 3a 및 도 3b에 보는 바와 같이, 스토리지노드 전극(22)인 TiN막의 주상 구조 내에 존재할 수 있는 미세 결함을 통해 식각 용액이 층간 절연막(12)으로 침투되어 과도 식각되는 결함 영역(30)이 발생한다. 또한, 습식 식각 용액이 스토리지노드 전극(22) 내에 존재하는 핀홀이나 크랙등의 결함(32) 부위에 침투하게 된다.
이러한 과도 식각 결함(30) 및 핀홀, 크랙 등의 결함(32) 부분은 커패시터의 누설 원인으로 작용하고 커패시터의 제조 수율을 저하시키게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 스토리지노드 도전막 내부의 오픈 영역을 완전히 갭필하는 갭필막을 적어도 2층 이상 형성함으로써 스토리지노드 전극 내에 발생하는 결함과 더불어 층간 절연막의 과도 식각 결함을 미연에 방지할 수 있는 스토리지노드 전극 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 (1) 소정의 하부 구조를 가지는 반도체 기판의 구조물 상에 희생 절연막을 형성하는 단계와; (2) 상기 희생 절연막을 식각하여 스토리지노드 전극 형성 영역을 정의하는 오픈 영역을 형성하는 단계와; (3) 상기 결과물 전면에 스토리지노드 전극용 도전막을 형성하는 단계와; (4) 상기 오픈 영역이 완전히 매립되도록 상기 도전막 상부에 적어도 2층 이상의 갭필막을 형성하는 단계와; (5) 상기 희생 절연막 표면이 드러나도록 상기 갭필막 및 상기 도전막을 식각하는 단계와; (6) 상기 적어도 2층 이상의 갭필막 및 희생 절연막을 딥 아웃 공정으로 제거하는 단계를 포함하여 구성되는 스토리지노드 전극 제조방법을 제공한다.
본 발명에서, 상기 단계 (1) 이전에, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 도전 물질을 매립하여 콘택 플러그를 형성하는 단계를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 콘택 플러그가 형성된 결과물 전면에 식각 정지막으로서 실리콘 질화막을 형성하는 단계를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 희생절연막은 USG, PSG, BPSG, PE-TEOS, LP-TEOS(Plasma Pressure TEOS), HDP 산화막 중에서 어느 하나 또는 적어도 두 개 이상의 물질을 사용하여 형성하는 것이 바람직하다.
본 발명에서, 스토리지노드용 도전막으로는 TiN막을 사용하는 것이 바람직하다.
본 발명에서, 상기 단계 (4)는 제 1 갭필막을 형성하는 단계와 제 2 갭필막을 형성하는 단계를 포함하되, 상기 제 1 갭필막을 형성하기 위한 소스물질은 상기 제 2 갭필막을 형성하기 위한 소스물질보다 유동성이 더 큰 물질인 것이 바람직하다.
본 발명에서, 상기 제 1 갭필막으로는 SOG막을 사용하는 것이 바람직하다.
본 발명에서, 상기 제 2 갭필막으로는 TEOS, HDP 산화막, PSG, 또는 O3-TEOS 중 어느 하나를 사용하는 것이 바람직하다.
본 발명에서, 상기 단계 (6)의 딥 아웃 공정시, 식각 용액으로 NH4F:HF=17wt%:1.7wt%인 BOE(Buffer Oxide Etchant)를 이용하는 것이 바람직하다.
본 발명에서, 상기 단계 (5)에서 식각시, 화학적기계적연마 또는 전면 식각 공정을 이용하는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 4a 내지 도 4h는 본 발명에 따른 스토리지노드 전극을 제조하는 공정을 순차적으로 나타낸 공정순서도이다. 이들 도면을 참조하여, 본 발명에 따른 스토리지노드 전극 제조 방법에 대해 설명하고자 한다.
먼저, 도 4a에 도시된 바와 같이, 스토리지노드 전극이 형성될 반도체 기판의 구조물(100)에 층간 절연막(102)을 형성하고, 층간 절연막(102)내에 콘택홀(미도시)을 식각한다. 그리고, 이 콘택홀에 도전 물질(예를 들어, 도프트 폴리실리콘 또는 금속)을 갭필하고 그 표면에 대하여 화학적기계적연마(CMP) 또는 전면 식각 공정을 진행하여 콘택 플러그(104)를 형성한다. 이때 콘택 플러그(104)는 도면에 도시되어 있지는 않지만, 하부의 반도체 기판의 소오스 또는 드레인 접합과 연결되 는 콘택 전극과 연결된 구조를 갖는다.
그리고, 도 4b에 도시된 바와 같이, 상기 결과물 전면에 식각 정지막(106)으로서 실리콘 질화막(SiN)을 얇게 형성하고 그 위에 희생 절연막(108)을 3차원 구조의 스토리지노드 전극을 패터닝하기 위한 두께, 예를 들어 10000Å∼25000Å 두께로 증착한다. 이때, 희생 절연막(108)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS(Plasma Pressure TEOS), HDP 산화막 중에서 어느 하나 또는 적어도 두 개 이상의 물질을 사용하여 형성한다.
이어서, 도 4c에 도시된 바와 같이, 스토리지노드 전극 형성을 위한 마스크를 이용하여 희생 절연막(108)에 대해서 건식 식각 공정 또는 습식 식각 공정을 진행하여 희생 절연막(108) 및 식각 정지막(106)을 식각함으로써, 하부에 위치하고 있는 콘택 플러그(104)가 드러나는 오픈 영역(110)을 형성한다.
그런 다음, 도 4d에 도시된 바와 같이, 오픈 영역이 형성된 상기 결과물 전면에 화학적기상증착법을 이용하여 스토리지노드 도전막(112)으로서 TiN막을 200Å∼300[Å] 두께로 증착한다. 이 때, 화학기상증착법에 의한 TiN막은 TiCl4과 NH3 가스를 사용하고, 그 증착 온도는 400[℃]∼700[℃]로 한다.
계속해서, 도 4e에 도시된 바와 같이, 유동성이 있는 제 1 갭필막(114)으로서 SOG를 상기 오픈 영역 내의 스토리지노드 도전막(112) 상에 코팅하되, 상기 오픈 영역내에 보이드가 만들어지지 않도록 일정 두께를 코팅한다.
이어서, 도 4f에 도시된 바와 같이, 제 2 갭필막(116)으로서, 플라즈마 인핸스드(plasma enhanced) 증착법을 이용하여 제 1 갭필막(114) 및 오픈 영역을 완전 히 갭필하도록 TEOS, HDP 산화막, PSG, 또는 O3-TEOS 등을 증착한다.
그런 다음, 도 4g에 도시된 바와 같이, 화학적기계적연마 또는 전면 식각 공정을 실시하여 제 2 갭필막(116a) 및 스토리지노드 도전막(112)을 연마하여 스토리지노드 도전막 사이가 분리되면서 희생 절연막(108) 표면이 드러나도록 한다. 이에 따라 3차원 구조의 실린더형 스토리지노드 전극(112a)이 형성되고 평탄화된 제 2갭필막(116a)이 희생 절연막(108)의 높이와 동일하게 평탄화된다.
그리고 나서, 도 4h에 도시된 바와 같이, 습식 식각 용액으로 제 1 및 제 2갭필막과 희생 절연막을 제거하는 딥 아웃 공정을 진행하여 층간 절연막(102)의 콘택 플러그(104)와 수직으로 연결된 실린더형 스토리지노드 전극(112a)을 완성한다. 이 때, 딥 아웃 공정시 습식 식각 용액으로 NH4F:HF=17wt%:1.7wt%인 BOE(Buffer Oxide Etchant)를 이용하여 제 1 갭필막(114) 및 제 2 갭필막(116a)과 희생 절연막(108)을 제거한다. 이러한 딥 아웃 공정시 층간 절연막(102) 상부에 있는 식각 정지막(106)은 제 1 갭필막(114)과 제 2 갭필막(116a) 및 희생 절연막(108)과 식각 선택성을 갖기 때문에 상기 식각 공정시의 식각 정지 역할을 수행한다.
도 5는 본 발명에 따라 제조된 스토리지노드 전극을 나타낸 수직 단면도이다.
도 5를 참조하면, 본 발명은 3차원 구조의 실린더형 스토리지노드 전극의 내부 공간을 적어도 2개 이상의 갭필막으로 형성하기 때문에 스토리지노드 전극의 높이까지 보이드 없이 완전히 갭필할 수 있다. 즉, 본 발명에서는 스토리지노드 전극의 내부 공간을 1차로 유동성이 큰 SOG의 제 1 갭필막을 형성하여 하부 내부공간을 완전히 갭필하여 내부 보이드 발생을 억제하고, 이후 비교적 점도가 높은 TEOS, HDP 산화막, PSG, 또는 O3-TEOS 등의 제 2 갭필막 형성하여 상부 내부공간에가지 완전히 갭필되도록 한다.
그러므로, 본 발명에 따르면, 주상 구조를 갖는 TiN막을 사용하여 스토리지노드 전극을 형성하더라도, 상기 유동성이 큰 제 1 갭필막과 점도가 높은 제 2 갭필막에 의하여 스토리지노드 전극의 내부 공간을 완전히 갭필함으로써, 딥 아웃 공정시 습식 식각 용액에 스토리지노드 전극 바닥의 TiN막이 노출되는 시간을 짧게 할 수 있다. 따라서, 본 발명에 따르면, 상기 식각용액이 스토리지노드 전극의 주상 구조 내에 존재할 수 있는 미세 결함을 통해 하부의 층간 절연막으로 침투되어 상기 층간절연막이 과도 식각되는 것을 방지할 수 있고, 습식 식각용액이 스토리지노드 전극 내에 존재하는 핀홀, 크랙 등의 부위에 침투하여 결함을 유발하는 것을 방지할 수 있다.
상기에서는 갭필막이 2개가 형성되는 것에 대하여 설명하였으나, 필요에 따라 갭필막의 개수는 그 이상이 되도록 할 수도 있다.
이상 설명한 바와 같이, 본 발명에 따른 스토리지노드 전극 제조방법은 스토리지노드 도전막의 내부 공간을 갭필하는 갭필막을 적어도 2층 이상으로 형성하여 갭필 특성을 향상시킴으로써, 스토리지노드 전극 내에 발생하는 결함을 방지하고 아울러 층간 절연막의 과도 식각 결함을 미연에 방지할 수 있어 반도체 메모리장치 의 커패시터의 전기적 특성 및 제조 공정의 마진을 높일 수 있는 장점이 있다.
Claims (10)
- (1) 소정의 하부 구조를 가지는 반도체 기판의 구조물 상에 희생 절연막을 형성하는 단계와;(2) 상기 희생 절연막을 식각하여 스토리지노드 전극 형성 영역을 정의하는 오픈 영역을 형성하는 단계와;(3) 상기 결과물 전면에 스토리지노드 전극용 도전막을 형성하는 단계와;(4) 상기 오픈 영역이 완전히 매립되도록 상기 도전막 상부에 적어도 2층 이상의 갭필막을 형성하는 단계와;(5) 상기 희생 절연막 표면이 드러나도록 상기 갭필막 및 상기 도전막을 식각하는 단계와;(6) 상기 적어도 2층 이상의 갭필막 및 희생 절연막을 딥 아웃 공정으로 제거하는 단계를 포함하여 구성되는 스토리지노드 전극 제조방법.
- 제 1항에 있어서,상기 단계 (1) 이전에, 반도체 기판 상에 층간 절연막을 형성하는 단계와,상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와,상기 콘택홀에 도전 물질을 매립하여 콘택 플러그를 형성하는 단계를 더 포함하는 스토리지 노드 전극 제조방법.
- 제 2항에 있어서,상기 콘택 플러그가 형성된 결과물 전면에 식각 정지막으로서 실리콘 질화막을 형성하는 단계를 더 포함하는 스토리지 노드 전극 제조방법.
- 제 1항에 있어서,상기 희생절연막은 USG, PSG, BPSG, PE-TEOS, LP-TEOS(Plasma Pressure TEOS), HDP 산화막 중에서 어느 하나 또는 적어도 두 개 이상의 물질을 사용하여 형성하는 스토리지 노드 전극 제조방법.
- 제 1 항에 있어서,스토리지노드용 도전막으로는 TiN막을 사용하는 스토리지 노드 전극 제조방법.
- 제 1항에 있어서,상기 단계 (4)는 제 1 갭필막을 형성하는 단계와 제 2 갭필막을 형성하는 단 계를 포함하되,상기 제 1 갭필막을 형성하기 위한 소스물질은 상기 제 2 갭필막을 형성하기 위한 소스물질보다 유동성이 더 큰 물질인 스토리지 노드 전극 제조방법.
- 제 6항에 있어서,상기 제 1 갭필막으로는 SOG막을 사용하는 스토리지 노드 전극 제조방법.
- 제 6항에 있어서,상기 제 2 갭필막으로는 TEOS, HDP 산화막, PSG, 또는 O3-TEOS 중 어느 하나를 사용하는 스토리지 노드 전극 제조방법.
- 제 1항에 있어서,상기 단계 (6)의 딥 아웃 공정시, 식각 용액으로 NH4F:HF=17wt%:1.7wt%인 BOE(Buffer Oxide Etchant)를 이용하는 스토리지 노드 전극 제조방법.
- 제 1항에 있어서,상기 단계 (5)에서 식각시, 화학적기계적연마 또는 전면 식각 공정을 이용하는 스토리지 노드 전극 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001331A KR100636675B1 (ko) | 2005-01-06 | 2005-01-06 | 스토리지노드 전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001331A KR100636675B1 (ko) | 2005-01-06 | 2005-01-06 | 스토리지노드 전극 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060081020A KR20060081020A (ko) | 2006-07-12 |
| KR100636675B1 true KR100636675B1 (ko) | 2006-10-23 |
Family
ID=37172132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050001331A KR100636675B1 (ko) | 2005-01-06 | 2005-01-06 | 스토리지노드 전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100636675B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101152821B1 (ko) * | 2008-01-08 | 2012-06-12 | 에스케이하이닉스 주식회사 | 반도체 소자의 캐패시터 형성방법 |
-
2005
- 2005-01-06 KR KR1020050001331A patent/KR100636675B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060081020A (ko) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263452B2 (en) | Reservoir capacitor of semiconductor device | |
| TWI538226B (zh) | 具有高結構強度之堆疊型電容器之製造方法 | |
| US11737256B2 (en) | DRAM with a hydrogen-supply layer and a high-capacitance embedded capacitor with a cylindrical storage node | |
| KR20040078828A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR101161750B1 (ko) | 반도체장치 제조 방법 | |
| JP2006191025A (ja) | シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法 | |
| KR100636675B1 (ko) | 스토리지노드 전극 제조방법 | |
| KR100532420B1 (ko) | 디램 셀 커패시터 제조 방법 | |
| KR100985409B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR20110089028A (ko) | 필라형 전하저장전극을 구비한 캐패시터 제조 방법 | |
| KR20120127026A (ko) | 반도체 장치 제조 방법 | |
| CN116631939B (zh) | 半导体结构的制备方法以及半导体结构 | |
| KR100599091B1 (ko) | 캐패시터 제조 방법 | |
| KR20080098895A (ko) | 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법 | |
| KR20060031991A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100704471B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3202732B2 (ja) | 半導体装置の製造方法 | |
| KR100929293B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100728968B1 (ko) | 반도체 소자의 제조방법 | |
| KR101044005B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100594270B1 (ko) | 반도체소자의 커패시터 형성방법 | |
| KR20070121344A (ko) | 반도체 메모리 소자 및 그 형성방법 | |
| KR100913015B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20120042576A (ko) | 반도체 소자의 제조 방법 | |
| KR20070054933A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |