KR100632644B1 - Method of etching a polysilicon layer in a semiconductor device - Google Patents

Method of etching a polysilicon layer in a semiconductor device Download PDF

Info

Publication number
KR100632644B1
KR100632644B1 KR1019990062927A KR19990062927A KR100632644B1 KR 100632644 B1 KR100632644 B1 KR 100632644B1 KR 1019990062927 A KR1019990062927 A KR 1019990062927A KR 19990062927 A KR19990062927 A KR 19990062927A KR 100632644 B1 KR100632644 B1 KR 100632644B1
Authority
KR
South Korea
Prior art keywords
etching
polysilicon layer
polysilicon
semiconductor device
gas
Prior art date
Application number
KR1019990062927A
Other languages
Korean (ko)
Other versions
KR20010060530A (en
Inventor
김태규
최종운
이영복
조수민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990062927A priority Critical patent/KR100632644B1/en
Publication of KR20010060530A publication Critical patent/KR20010060530A/en
Application granted granted Critical
Publication of KR100632644B1 publication Critical patent/KR100632644B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 폴리실리콘층 식각 방법에 관한 것으로, 반도체 소자의 전극으로 사용하기 위해 폴리실리콘층을 식각할 때, 필드 산화막의 주변과 같이 단차진 부분이나 틈이 있는 부분에 폴리실리콘 잔류물이 발생되는 것을 방지하기 위하여, 폴리실리콘층이 형성된 반도체 기판을 식각 챔버에 로딩한 후, 챔버 내부 압력을 30mT로 유지하고, 300W의 전력과 50G의 자기장을 인가한 상태에서 CF4 가스, NF3 가스 및 Ar 가스를 챔버 내로 유입시켜 폴리실리콘층을 식각하는 방법에 관하여 기재된다. 본 발명은 폴리실리콘 식각 레시피를 변경하여 폴리실리콘층을 식각하므로, 폴리실리콘 잔류물이 없는 폴리실리콘층 패턴을 얻을 수 있어, 폴리실리콘 잔류물로 인한 소자 불량이 방지되어 소자의 수율 및 신뢰성을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a polysilicon layer of a semiconductor device, wherein when the polysilicon layer is etched for use as an electrode of a semiconductor device, a polysilicon residue is formed in a stepped part or a gap, such as a periphery of a field oxide In order to prevent this from occurring, after loading the semiconductor substrate on which the polysilicon layer was formed into the etching chamber, the chamber internal pressure was maintained at 30 mT, and CF4 gas, NF3 gas, and 300W power and 50G magnetic field were applied. A method of etching an polysilicon layer by introducing Ar gas into a chamber is described. According to the present invention, since the polysilicon layer is etched by changing the polysilicon etching recipe, a polysilicon layer pattern without polysilicon residues can be obtained, thereby preventing device defects due to polysilicon residues, thereby improving yield and reliability of the device. You can.

폴리실리콘층 식각, 폴리실리콘 잔류물, 폴리실리콘 식각 레시피Polysilicon layer etching, polysilicon residue, polysilicon etching recipe

Description

반도체 소자의 폴리실리콘층 식각 방법{Method of etching a polysilicon layer in a semiconductor device} Method of etching a polysilicon layer in a semiconductor device             

도 1a 내지 도 1c는 종래 반도체 소자의 폴리실리콘층 식각 방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a polysilicon layer etching method of a conventional semiconductor device.

도 2는 종래 폴리실리콘 식각 레시피로 폴리실리콘층을 식각한 후의 필드 산화막 주변 영역의 평면 셈(SEM) 사진.2 is a planar SEM (SEM) photograph of a region around a field oxide film after etching a polysilicon layer with a conventional polysilicon etching recipe.

도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 폴리실리콘층 식각 방법을 설명하기 위한 소자의 단면도.3A and 3B are cross-sectional views of a device for explaining a polysilicon layer etching method of a semiconductor device according to the present invention.

도 4는 본 발명의 폴리실리콘 식각 레시피로 폴리실리콘층을 식각한 후의 필드 산화막 주변 영역의 평면 셈(SEM) 사진.Figure 4 is a planar SEM (SEM) photograph of the area around the field oxide film after etching the polysilicon layer with the polysilicon etching recipe of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

11, 21: 반도체 기판 12, 22: 필드 산화막11, 21: semiconductor substrate 12, 22: field oxide film

13, 23: 산화막 14, 24: 폴리실리콘층13, 23: oxide film 14, 24: polysilicon layer

14a, 24a: 폴리실리콘층 패턴 140: 폴리실리콘 잔류물14a, 24a: polysilicon layer pattern 140: polysilicon residue

15, 25: 포토레지스트 패턴15, 25: photoresist pattern

본 발명은 반도체 소자의 폴리실리콘층 식각 방법에 관한 것으로, 반도체 소자의 전극으로 사용하기 위해 폴리실리콘층을 식각할 때, 필드 산화막의 주변과 같이 단차진 부분이나 틈이 있는 부분에 폴리실리콘 잔류물이 발생되는 것을 방지할 수 있는 반도체 소자의 폴리실리콘층 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a polysilicon layer of a semiconductor device, wherein when the polysilicon layer is etched for use as an electrode of a semiconductor device, a polysilicon residue is formed in a stepped part or a gap, such as a periphery of a field oxide The present invention relates to a polysilicon layer etching method of a semiconductor device capable of preventing this from occurring.

일반적으로, 노트북 카드(note book card), 디지털 카메라(digital cammera), 셀룰러 폰(cellular phone), 네트워크 카드(network card), 컴퓨터(computer) 등의 BIOS칩 등을 제조하기 위한 디램(DRAM), 플래쉬 메모리(flash memory) 등과 같은 반도체 소자를 제조할 때, 전극 재료로 폴리실리콘이 널리 사용되고 있으며, 전극을 형성하기 위한 폴리실리콘층의 식각 공정이 필수적이다.Generally, a DRAM for manufacturing a BIOS chip such as a notebook card, a digital camera, a cellular phone, a network card, a computer, or the like, In manufacturing a semiconductor device such as a flash memory, polysilicon is widely used as an electrode material, and an etching process of a polysilicon layer for forming an electrode is essential.

도 1a 내지 도 1c는 종래 반도체 소자의 폴리실리콘층 식각 방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of a device for explaining a polysilicon layer etching method of a conventional semiconductor device.

도 1a를 참조하면, 반도체 기판(11)상에 필드 산화막(12)을 형성하여 액티브 영역(active region)을 정의(define)한다. 게이트 산화막 등으로 사용되는 산화막(13)을 형성한 후, 필드 산화막(12)을 포함한 전체 구조상에 폴리실리콘층(14)을 형성한다. 반도체 소자의 전극을 형성하기 위하여, 폴리실리콘층(14)상에 포토레지스트 패턴(15)을 형성한다. 포토레지스트 패턴(15)을 식각 마스크로 한 식각 공정을 실시하는데, 먼저 폴리실리콘층(14) 표면에 생성된 자연 산화막등을 제거하기 위한 블릭 쓰루(Bleak Through; B.T) 공정을 실시한다.Referring to FIG. 1A, a field oxide film 12 is formed on a semiconductor substrate 11 to define an active region. After the oxide film 13 used for the gate oxide film or the like is formed, the polysilicon layer 14 is formed over the entire structure including the field oxide film 12. In order to form the electrodes of the semiconductor device, the photoresist pattern 15 is formed on the polysilicon layer 14. An etching process using the photoresist pattern 15 as an etching mask is performed. First, a through-through (B.T) process for removing a natural oxide film or the like formed on the surface of the polysilicon layer 14 is performed.

상기에서, 블릭 쓰루 공정은 식각 챔버 내의 압력을 5mTorr로 유지하고, 최고 전력(top power)을 300W로 인가하며, 최저 전력(bottom power)을 110W로 인가하고, C2F6 가스를 80sccm으로 공급하며, 웨이퍼 냉각시 공기 압력을 10Torr로 유지하고, 웨이퍼의 온도를 -10℃로 유지하여 1초 동안 실시한다.In the above, the brick through process maintains the pressure in the etching chamber at 5 mTorr, applies a top power of 300 W, applies a bottom power of 110 W, supplies C2F6 gas at 80 sccm, and a wafer. During cooling, the air pressure is maintained at 10 Torr, and the temperature of the wafer is maintained at -10 ° C for 1 second.

도 1b를 참조하면, 블릭 쓰루 공정 후에 주 식각(Main Etch; M.E) 공정을 실시하여 폴리실리콘층(14)의 노출된 부분을 대부분 식각한다.Referring to FIG. 1B, the exposed portion of the polysilicon layer 14 is etched by performing a main etching (M.E) process after the brick through process.

상기에서, 주 식각 공정은 식각 챔버 내의 압력을 5mTorr로 유지하고, 최고 전력을 380W로 인가하며, 최저 전력을 130W로 인가하고, Cl2 가스를 70sccm으로 공급하며, HBr 가스를 30sccm으로 공급하고, 웨이퍼 냉각시 공기 압력을 10Torr로 유지하고, 웨이퍼의 온도를 -10℃로 유지하여 11초 동안 실시한다.In the above, the main etching process maintains the pressure in the etching chamber at 5mTorr, applies the highest power at 380W, applies the lowest power at 130W, supplies Cl2 gas at 70sccm, supplies HBr gas at 30sccm, wafer During cooling, the air pressure is maintained at 10 Torr, and the temperature of the wafer is maintained at -10 ° C for 11 seconds.

도 1c를 참조하면, 주 식각 공정 후에 과도 식각(Over Etch; O.E) 공정을 실시하여 잔류하는 폴리실리콘층(14)을 제거하고, 이로 인하여 폴리실리콘층 패턴(14a)이 형성된다.Referring to FIG. 1C, after the main etching process, an over etching (O.E) process is performed to remove the remaining polysilicon layer 14, thereby forming the polysilicon layer pattern 14a.

상기에서, 과도 식각 공정은 식각 챔버 내의 압력을 3mTorr로 유지하고, 최고 전력을 300W로 인가하며, 최저 전력을 45W로 인가하고, Cl2 가스를 20sccm으로 공급하며, O2 가스를 9sccm으로 공급하고, 웨이퍼 냉각시 공기 압력을 10Torr로 유 하고, 웨이퍼의 온도를 30℃로 유지하여 15초 동안 실시한다.In the above, the transient etching process maintains the pressure in the etching chamber at 3mTorr, applies the highest power at 300W, applies the lowest power at 45W, supplies Cl2 gas at 20sccm, supplies O2 gas at 9sccm, wafers During cooling, the air pressure is maintained at 10 Torr, and the wafer temperature is maintained at 30 ° C. for 15 seconds.

상기한 바와 같이, 종래 폴리실리콘 식각 레시피를 적용하여 폴리실리콘층 패턴(14a)을 형성할 경우, 과도 식각 공정 후에도 필드 산화막(12)의 주변과 같이 단차진 부분이나 틈이 있는 부분에 폴리실리콘 잔류물(140)이 발생된다. 이와 같은 현상은 종래 폴리실리콘 식각 레시피로 폴리실리콘층을 식각한 후의 필드 산화막 주변 영역의 평면 셈(SEM) 사진을 나타낸 도 2에 잘 나타나 있다. 폴리실리콘 잔류물(140)은 후속 공정시 파티클(particle)로 작용하여 소자 불량을 유발시킬 뿐만 아니라, 필드 산화막(12) 주변을 따라 폴리실리콘 잔류물(140)이 잔류하게 되면, 이웃한 폴리실리콘층 패턴(14a)간의 단선(short)을 초래하게 되는 등 소자의 수율 및 신뢰성이 저하되는 문제가 있다.As described above, when the polysilicon layer pattern 14a is formed by applying the conventional polysilicon etching recipe, the polysilicon remains in a stepped part or a gap, such as the periphery of the field oxide film 12, even after the transient etching process. Water 140 is generated. This phenomenon is well illustrated in FIG. 2, which shows a planar SEM (SEM) photograph of the area around the field oxide film after etching the polysilicon layer using a conventional polysilicon etching recipe. The polysilicon residue 140 acts as a particle in a subsequent process to cause device defects, and when the polysilicon residue 140 remains around the field oxide film 12, neighboring polysilicon There is a problem that the yield and reliability of the device are deteriorated, such as a short circuit between the layer patterns 14a.

따라서, 본 발명은 폴리실리콘 식각 레시피를 개선하여 폴리실리콘층 식각 후에도 폴리실리콘 잔류물이 존재하지 않도록 하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 폴리실리콘층 식각 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a polysilicon layer etching method of a semiconductor device capable of improving the yield and reliability of the device by improving the polysilicon etching recipe so that the polysilicon residue does not exist even after the polysilicon layer etching. have.

이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 폴리실리콘층 식각 방법은 폴리실리콘층이 형성된 반도체 기판을 식각 챔버에 로딩하는 단계; 상기 식각 챔버 내의 압력 및 전력을 일정한 상태로 유지시키면서 자기장을 인가한 상태에서, 식각 소오스 가스를 공급하여 폴리실리콘층을 식각하는 단계; 및 상기 반도체 기판을 언로딩하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Polysilicon layer etching method of a semiconductor device according to the present invention for achieving this object comprises the steps of loading a semiconductor substrate on which a polysilicon layer is formed into an etching chamber; Etching the polysilicon layer by supplying an etching source gas while applying a magnetic field while maintaining pressure and power in the etching chamber in a constant state; And unloading the semiconductor substrate.

상기에서, 폴리실리콘 식각 레시피는 30mTorr/300W/50Gauss/5CF4/20NF3/60Ar이다.
In the above, the polysilicon etching recipe is 30mTorr / 300W / 50Gauss / 5CF4 / 20NF3 / 60Ar.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 폴리실리콘층 식각 방법을 설명하기 위한 소자의 단면도이다.3A and 3B are cross-sectional views of devices for explaining a polysilicon layer etching method of a semiconductor device according to the present invention.

도 3a를 참조하면, 반도체 기판(21)상에 필드 산화막(22)을 형성하여 액티브 영역(active region)을 정의(define)한다. 게이트 산화막 등으로 사용되는 산화막(23)을 형성한 후, 필드 산화막(22)을 포함한 전체 구조상에 폴리실리콘층(24)을 형성한다. 반도체 소자의 전극을 형성하기 위하여, 폴리실리콘층(24)상에 포토레지스트 패턴(25)을 형성한다.Referring to FIG. 3A, a field oxide layer 22 is formed on a semiconductor substrate 21 to define an active region. After the oxide film 23 used for the gate oxide film or the like is formed, the polysilicon layer 24 is formed on the entire structure including the field oxide film 22. In order to form the electrodes of the semiconductor device, a photoresist pattern 25 is formed on the polysilicon layer 24.

도 3b를 참조하면, 폴리실리콘층(24)이 형성된 반도체 기판(21)을 식각 챔버에 로딩(loading)한 후, 포토레지스트 패턴(25)을 식각 마스크로 한 식각 공정을 실시하여 폴리실리콘층(24)의 노출된 부분을 완전히 식각하고, 이로 인하여 폴리실리콘층 패턴(24a)이 형성된다.Referring to FIG. 3B, after loading the semiconductor substrate 21 on which the polysilicon layer 24 is formed into an etching chamber, an etching process using the photoresist pattern 25 as an etching mask is performed to form a polysilicon layer ( The exposed portion of 24 is completely etched, thereby forming polysilicon layer pattern 24a.

상기에서, 식각 공정은 식각 챔버 내의 압력을 30mTorr로 유지하고, 전력을 300W로 인가하며, 폴리실리콘 잔류물을 최소화하기 위해 50Gauss의 자기장을 사용 하고, CF4 가스를 5sccm으로 공급하며, NF3 가스를 20sccm으로 공급하고, Ar 가스를 60sccm으로 공급하여 실시한다.In the above, the etching process maintains the pressure in the etching chamber at 30mTorr, applies a power of 300W, uses a 50Gauss magnetic field to minimize the polysilicon residue, supplies CF4 gas at 5sccm, NF3 gas 20sccm And Ar gas at 60 sccm.

이후, 폴리실리콘층 패턴(24a)이 형성된 반도체 기판(21)을 식각 챔버로부터 언로딩(unloading)하고, 포토레지스트 패턴(25)을 제거하여 폴리실리콘층 식각 공정을 완료한다. Thereafter, the semiconductor substrate 21 on which the polysilicon layer pattern 24a is formed is unloaded from the etching chamber, and the photoresist pattern 25 is removed to complete the polysilicon layer etching process.

상기한 본 발명의 실시예에서는 블릭 쓰루 공정, 주 식각 공정 및 과도 식각 공정 순으로 진행하는 종래의 폴리실리콘 식각 레시피와는 달리 새로운 폴리실리콘 식각 레시피(30mTorr/300W/50Gauss/5CF4/20NF3/60Ar)로 한번의 식각 공정에 의해 폴리실리콘 잔류물이 없는 폴리실리콘층 패턴(24a)을 형성하는 기술이다. 본 발명의 폴리실리콘 식각 레시피를 사용한 식각 공정 후에 필드 산화막(22)의 주변과 같이 단차진 부분이나 틈이 있는 부분에 폴리실리콘 잔류물이 발생되지 않는데, 이와 같은 현상은 본 발명의 폴리실리콘 식각 레시피로 폴리실리콘층을 식각한 후의 필드 산화막 주변 영역의 평면 셈(SEM) 사진을 나타낸 도 4에도 잘 나타나 있다.In the above-described embodiment of the present invention, unlike the conventional polysilicon etching recipe which proceeds in the order of bleach through process, main etching process and transient etching process, a new polysilicon etching recipe (30mTorr / 300W / 50Gauss / 5CF4 / 20NF3 / 60Ar) This is a technique of forming a polysilicon layer pattern 24a free of polysilicon residues by a single etching process. After the etching process using the polysilicon etching recipe of the present invention, no polysilicon residues are generated in the stepped portions or the gaps, such as the periphery of the field oxide layer 22. This phenomenon is the polysilicon etching recipe of the present invention. 4 is also shown in the planar SEM (SEM) image of the area around the field oxide film after etching the polysilicon layer.

상술한 바와 같이, 본 발명은 한번의 식각 공정에 의해 폴리실리콘층을 식각하므로 공정 단계를 줄일 수 있을 뿐만 아니라, 폴리실리콘층 식각 공정 후에 폴리실리콘 잔류물 존재하지 않아 소자의 수율 및 신뢰성을 향상시킬 수 있다.
As described above, the present invention not only reduces the process steps because the polysilicon layer is etched by one etching process, but also improves the yield and reliability of the device since there is no polysilicon residue after the polysilicon layer etching process. Can be.

Claims (5)

폴리실리콘층이 형성된 반도체 기판을 식각 챔버에 로딩하는 단계;Loading a semiconductor substrate having a polysilicon layer into an etching chamber; 상기 식각 챔버 내의 압력 및 전력을 일정한 상태로 유지시키면서 자기장을 인가한 상태에서, 식각 소오스 가스를 공급하여 폴리실리콘 잔류물이 발생됨 없이 폴리실리콘층이 식각되는 단계; 및Etching the polysilicon layer without generating polysilicon residue by supplying an etching source gas while applying a magnetic field while maintaining pressure and power in the etching chamber in a constant state; And 상기 반도체 기판을 언로딩하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 식각 방법.And unloading the semiconductor substrate. 제 1 항에 있어According to claim 1 상기 식각 챔버 내의 압력은 30mTorr인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 식각 방법.The pressure in the etching chamber is a polysilicon layer etching method of the semiconductor device, characterized in that 30mTorr. 제 1 항에 있어서,The method of claim 1, 상기 식각 챔버 내의 전력은 300W인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 식각 방법.The power in the etching chamber is 300W polysilicon layer etching method of a semiconductor device characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 식각 챔버 내의 자기장은 50Gauss인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 식각 방법.The magnetic field in the etching chamber is 50Gauss polysilicon layer etching method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 식각 소오스 가스는 CF4 가스를 5sccm, NF3 가스를 20sccm, Ar 가스를 60sccm으로 공급하는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 식각 방법.The etching source gas is a polysilicon layer etching method of a semiconductor device, characterized in that for supplying CF4 gas 5sccm, NF3 gas 20sccm, Ar gas at 60sccm.
KR1019990062927A 1999-12-27 1999-12-27 Method of etching a polysilicon layer in a semiconductor device KR100632644B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062927A KR100632644B1 (en) 1999-12-27 1999-12-27 Method of etching a polysilicon layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062927A KR100632644B1 (en) 1999-12-27 1999-12-27 Method of etching a polysilicon layer in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20010060530A KR20010060530A (en) 2001-07-07
KR100632644B1 true KR100632644B1 (en) 2006-10-11

Family

ID=19630313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062927A KR100632644B1 (en) 1999-12-27 1999-12-27 Method of etching a polysilicon layer in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100632644B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380984B1 (en) * 2000-12-11 2003-04-26 오진환 manufacturing of red water and green water prevention chemicals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729877A (en) * 1991-12-02 1995-01-31 Applied Materials Inc Dry method for removing undesired residual oxide and/or silicon from processed semiconductor wafer
KR970063584A (en) * 1995-12-29 1997-09-12 김주용 Removal method of natural oxide film on polysilicon film
KR980005875A (en) * 1996-06-10 1998-03-30 김광호 Gate forming method of MOS transistor
KR19990069748A (en) * 1998-02-12 1999-09-06 구본준 Manufacturing Method of Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729877A (en) * 1991-12-02 1995-01-31 Applied Materials Inc Dry method for removing undesired residual oxide and/or silicon from processed semiconductor wafer
KR970063584A (en) * 1995-12-29 1997-09-12 김주용 Removal method of natural oxide film on polysilicon film
KR980005875A (en) * 1996-06-10 1998-03-30 김광호 Gate forming method of MOS transistor
KR19990069748A (en) * 1998-02-12 1999-09-06 구본준 Manufacturing Method of Semiconductor Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
07029877

Also Published As

Publication number Publication date
KR20010060530A (en) 2001-07-07

Similar Documents

Publication Publication Date Title
JP2005531919A (en) Integrated circuit device and manufacturing method thereof
KR100831571B1 (en) Flash device and method of manufacturing the same
US6921493B2 (en) Method of processing substrates
US7256129B2 (en) Method for fabricating semiconductor device
JP2005197640A (en) Flash memory element manufacturing method
KR100632644B1 (en) Method of etching a polysilicon layer in a semiconductor device
KR20060118132A (en) Method for forming interconnect of semiconductor device
KR100571629B1 (en) Method for manufacturing in semiconductor device
KR20080087417A (en) Method for forming gate of flash memory device
KR19990055775A (en) Device isolation method of semiconductor device using trench
KR100342393B1 (en) a removing method of a photoresist pattern for a semiconductor device
KR100466192B1 (en) Method for manufacturing semiconductor device
KR100596882B1 (en) Method for forming polysilicon gate
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
JP2007150239A (en) Method for forming gate of flash memory element
JP3358179B2 (en) Plasma etching method for polysilicon layer
KR100992746B1 (en) Method for Manufacturing of Semiconductor Device
KR20070002504A (en) Method of forming a spacer in semiconductor device
KR100576439B1 (en) Method for cleanning etching chamber of semiconductor device
KR100575078B1 (en) Method For Manufacturing Semiconductor Device
KR20090105437A (en) Method of manufacturing a flash memory device
KR100622813B1 (en) Method for preventing the corrosion of semiconductor device
KR100688777B1 (en) Method for manufacturing semiconductor device
KR20030091452A (en) Method of forming pattern inhibiting pitting effect
KR19980056995A (en) Metal wiring formation method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee