KR100630975B1 - 리프레쉬 수행에서 노말 억세스로의 복귀지연시간이제어되는 동기식 디램셀 에스램 및 이의 구동방법 - Google Patents
리프레쉬 수행에서 노말 억세스로의 복귀지연시간이제어되는 동기식 디램셀 에스램 및 이의 구동방법 Download PDFInfo
- Publication number
- KR100630975B1 KR100630975B1 KR1020050026889A KR20050026889A KR100630975B1 KR 100630975 B1 KR100630975 B1 KR 100630975B1 KR 1020050026889 A KR1020050026889 A KR 1020050026889A KR 20050026889 A KR20050026889 A KR 20050026889A KR 100630975 B1 KR100630975 B1 KR 100630975B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- refresh
- response
- clock
- synchronous
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
상기 워드라인 구동부(200)의 로우 어드레스 선택수단(210)은 외부에서 제공되는 로우 어드레스(RADD) 대신에, 리프레쉬 어드레스(FADD)를 선택 어드레스(SADD)로 제공한다.
또한, 상기 리프레쉬 제어부(500)는 메모리 어레이(100)의 노말 억세스 동작을 수행하도록 구동하는 노말회복신호(NRC)를 발생한다. 상기 노말회복신호(NRC)는 상기 클락동기신호(CSEN)의 활성화에 응답하여 활성화될 수 있다. 즉, 상기 리프레쉬 구동신호(REF)의 비활성화에 응답하여 상기 클락동기신호(CSEN)가 활성화될 때, 상기 리프레쉬 요구신호(REQ)가 비활성화 상태이므로, 상기 리프레쉬 구동신호(REF)도 비활성화 상태이다. 이때, 상기 노말회복신호(NRC)는 활성화된다. 그리고, 상기 로우 어드레스 선택수단(210)은 로우 어드레스(RADD)를 선택 어드레스(SADD)로 제공한다.
Claims (9)
- 저장된 데이터를 유효하게 보존하기 위하여, 각각이 소정의 리프레쉬 주기 이내에 저장된 데이터를 증폭하여 재기입하는 리프레쉬 동작의 수행이 요구되는 복수개의 디램셀들을 포함하며, 외부적으로 상기 리프레쉬의 수행을 위한 동작 구간이 활당되지 않는 외부 시스템과 인터페이싱될 수 있고, 외부클락신호에 동기되는 동기식 디램셀 에스램에 있어서,행과 열로 정의되는 매트릭스 구조 상에 배열되는 상기 복수개의 디램셀들을 포함하는 메모리 어레이;리프레쉬 동작 모드에서, 소정의 리프레쉬 어드레스에 따른 상기 메모리 어레이의 행을 특정하도록 구동되되, 소정의 노말회복신호의 활성화에 응답하여 노말 억세스를 회복하는 워드라인 구동부;외부로부터 제공되는 칼럼 어드레스에 따른 상기 메모리 어레이의 열을 특정하도록 구동되는 칼럼 선택부;소정의 리프레쉬 구동신호의 비활성화에 대하여, 상기 외부클락신호의 복귀 클락수의 클락이 경과한 후에 활성화되는 클락동기신호를 발생하는 클락동기부로서, 상기 복귀클락수는 외부에서 제공되는 셋팅신호에 의하여 제어되는 상기 클락동기부;일정한 주기로 활성화되는 리프레쉬 요구신호를 발생하는 리프레쉬 요구신호 발생부;상기 리프레쉬 요구신호의 활성화에 대하여, 상기 리프레쉬 구동신호를 발생하도록 구동하는 리프레쉬 제어부로서, 상기 클락동기신호에 응답하여, 상기 노말회복신호를 활성화시키는 상기 리프레쉬 제어부; 및상기 리프레쉬 구동신호에 응답하여, 상기 리프레쉬 어드레스를 상기 워드라인 구동부로 제공하는 리프레쉬 어드레스 발생부를 구비하는 것을 특징으로 하는 동기식 디램셀 에스램.
- 제1 항에 있어서, 상기 클락동기부는상기 리프레쉬 구동신호의 비활성화에 응답하여, 소정의 초기단자를 셋팅하는 리프레쉬 응답수단;상기 초기단자의 신호를 래치하는 래치수단;상기 리프레쉬 구동신호의 비활성화에 따라 발생되는 상기 래치수단의 출력신호에 의하여 인에이블되며, 인에이블 이후에 발생되는 상기 외부클락신호의 클락수를 카운팅하여 소정의 카운팅신호를 제공하는 카운터; 및상기 카운팅신호를 상기 셋팅신호와 비교하여, 상기 카운터의 인에이블 이후에 발생되는 상기 외부클락신호의 클락수가 소정의 리프레쉬 클락수에 해당할 때, 궁극적으로 상기 클락동기신호를 활성화시키는 셋팅비교수단을 구비하는 것을 특징으로 하는 셋팅비교수단을 구비하는 것을 특징으로 하는 동기식 디램셀 에스램.
- 제2 항에 있어서, 상기 클락동기부는상기 클락동기신호의 활성화에 응답하여, 상기 카운터를 디스에이블시키도록 상기 초기단자의 신호를 제어하는 리셋제어수단을 더 구비하는 것을 특징으로 하는 동기식 디램셀 에스램.
- 제1 항에 있어서, 상기 리프레쉬 제어부는상기 클락동기신호의 활성화에 응답하여, 소정의 응답단자신호를 제1 논리상태로 천이시키는 클락동기 응답수단;상기 응답단자신호의 제1 논리상태로의 천이에 응답하여, 소정의 활성화폭을 가지는 펄스로 활성화되는 응답 펄스 신호를 제공하는 응답펄스 발생수단;상기 리프레쉬 요구신호에 응답하여 인에이블되며, 상기 응답펄스신호의 활성화에 응답하여 활성화되는 상기 리프레쉬 구동신호를 발생하는 펄스확장수단; 및상기 리프레쉬 구동신호(REF)가 비활성화 상태일 때, 상기 응답펄스신호의 활성화에 응답하여, 활성화되는 상기 노말회복신호를 발생하는 노말회복수단을 구비하는 것을 특징으로 하는 동기식 디램셀 에스램.
- 제4 항에 있어서, 상기 리프레쉬 제어부는파워업시에 상기 응답단자신호를 상기 제1 논리상태와 상반되는 제2 논리상태로 제어하는 초기화 수단을 더 구비하는 것을 특징으로 하는 동기식 디램셀 에스램.
- 제1 항에 있어서, 상기 리프레쉬 요구신호 발생부는일정한 주기로 활성화되는 오실레이션 신호를 발생하는 리프레쉬 오실레이터; 및상기 오실레이션 신호에 응답하여 활성화되는 상기 리프레쉬 요구신호를 발생하는 리프레쉬 요구신호 발생수단을 구비하며,상기 리프레쉬 요구신호는상기 리프레쉬 구동신호의 활성화에 대하여 소정의 지연시간으로 지연되어 비활성화되는 상기 리프레쉬 요구신호를 발생하는 리프레쉬 요구신호 발생수단을 구비하는 것을 특징으로 하는 동기식 디램셀 에스램.
- 제1 항에 있어서, 상기 셋팅신호는칼럼 레이턴시 신호인 것을 특징으로 하는 동기식 디램셀 에스램.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050026889A KR100630975B1 (ko) | 2005-03-31 | 2005-03-31 | 리프레쉬 수행에서 노말 억세스로의 복귀지연시간이제어되는 동기식 디램셀 에스램 및 이의 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050026889A KR100630975B1 (ko) | 2005-03-31 | 2005-03-31 | 리프레쉬 수행에서 노말 억세스로의 복귀지연시간이제어되는 동기식 디램셀 에스램 및 이의 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060104594A KR20060104594A (ko) | 2006-10-09 |
KR100630975B1 true KR100630975B1 (ko) | 2006-10-12 |
Family
ID=37634626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050026889A KR100630975B1 (ko) | 2005-03-31 | 2005-03-31 | 리프레쉬 수행에서 노말 억세스로의 복귀지연시간이제어되는 동기식 디램셀 에스램 및 이의 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100630975B1 (ko) |
-
2005
- 2005-03-31 KR KR1020050026889A patent/KR100630975B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20060104594A (ko) | 2006-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665273B2 (en) | Semiconductor memory devices, memory systems and refresh methods of the same | |
US7301842B2 (en) | Synchronous pseudo static random access memory | |
US7907464B2 (en) | Dynamic random access memory device and method for self-refreshing memory cells | |
US7320049B2 (en) | Detection circuit for mixed asynchronous and synchronous memory operation | |
US6392958B1 (en) | Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same | |
KR100899517B1 (ko) | 반도체 기억 장치 | |
KR20030071783A (ko) | 반도체 기억 장치 및 리프레시 제어 회로 | |
US6542426B2 (en) | Cell data protection circuit in semiconductor memory device and method of driving refresh mode | |
JP2009043373A (ja) | 半導体記憶装置及びワードデコーダ制御方法 | |
US20050105357A1 (en) | Method and circuit configuration for refreshing data in a semiconductor memory | |
US8750067B2 (en) | Semiconductor device having reset function | |
US20040130958A1 (en) | Semiconductor memory device | |
US6847573B2 (en) | Synchronous SRAM-compatible memory device including DRAM array with internal refresh | |
KR20040101329A (ko) | 의사-정적 메모리 장치를 위한 비동기 인터페이스 회로와방법 | |
KR100630975B1 (ko) | 리프레쉬 수행에서 노말 억세스로의 복귀지연시간이제어되는 동기식 디램셀 에스램 및 이의 구동방법 | |
JP2004185686A (ja) | 半導体記憶装置 | |
KR100481819B1 (ko) | 디램 셀을 사용하며, 칩 디스에이블 구간 중에 발생하는신호에 의하여 리프레쉬가 수행되도록 제어되는 동기식에스램 호한 메모리 | |
KR100630976B1 (ko) | 로우 바운더리 구간에서 리프레쉬가 수행되는 디램셀에스램 | |
KR100583833B1 (ko) | 어드레스 천이에 응답하여 리프레쉬가 수행되는 디램셀에스램 | |
KR100394587B1 (ko) | 디램 셀을 이용한 에스램 호환 메모리 장치의 리프레쉬 회로 | |
JP2001167574A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120829 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130905 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140905 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150907 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180903 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190902 Year of fee payment: 14 |