KR100629255B1 - Bake unit for semiconductor photolithography process - Google Patents
Bake unit for semiconductor photolithography process Download PDFInfo
- Publication number
- KR100629255B1 KR100629255B1 KR1019990050230A KR19990050230A KR100629255B1 KR 100629255 B1 KR100629255 B1 KR 100629255B1 KR 1019990050230 A KR1019990050230 A KR 1019990050230A KR 19990050230 A KR19990050230 A KR 19990050230A KR 100629255 B1 KR100629255 B1 KR 100629255B1
- Authority
- KR
- South Korea
- Prior art keywords
- plate
- heating
- wafer
- heating plate
- cover member
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
Abstract
본 발명은 반도체 포토 공정용 베이크 장치를 제공한다. 상기 베이크 장치는 본체의 일측에 웨이퍼를 올려놓고 가열시킬 수 있도록 결합되는 상, 하부판으로 이루어진 가열판과, 상기 가열판의 내부에 배치되는 복수의 가열부재들, 상기 웨이퍼를 승강시킬 수 있도록 상기 가열판에 수직으로 내장된 승강핀을 갖춘 복수의 실린더 부재들과, 상기 본체의 상면에 가열 챔버 공간을 이룰 수 있도록 긴밀하게 결합되는 덮개 부재와, 상기 덮개 부재의 상단에 설치되며, 상기 웨이퍼 가열시 발생되는 가스를 배출시키는 가스 배기 수단과, 상기 덮개 부재의 상단에 하부의 챔버 공간이 저압의 진공 상태를 이룰 수 있도록 연결되는 진공 배기 수단; 및 상기 덮개부재와, 상기 가열판 및 상기 실린더부재들의 각 연결부에 설치되는 밀봉부재를 포함하되, 상기 가열부재들은 상기 상부판과 상기 하부판의 사이에 개재되며, 내부에 전열물질이 채워진 판 형상의 전열관과, 상기 하부판의 저면에 배치되는 히터를 구비한다.The present invention provides a baking apparatus for a semiconductor photo process. The baking apparatus includes a heating plate consisting of upper and lower plates coupled to heat the wafer on one side of the main body, a plurality of heating members disposed inside the heating plate, and perpendicular to the heating plate to lift and lower the wafer. A plurality of cylinder members having a lift pin built in the upper body, a cover member closely coupled to form a heating chamber space on an upper surface of the main body, and installed on an upper end of the cover member, and a gas generated when the wafer is heated. A gas exhaust means for discharging gas, and a vacuum exhaust means connected to an upper end of the cover member to achieve a low pressure vacuum state; And a sealing member installed at each connection portion of the cover member and the heating plate and the cylinder members, wherein the heating members are interposed between the upper plate and the lower plate, and a plate-shaped heat transfer tube filled with a heat transfer material therein. And a heater disposed on the bottom of the lower plate.
Description
도 1 은 종래 실시예에 따른 반도체 포토 공정용 베이크 장치를 나타낸 분해 사시도. 1 is an exploded perspective view showing a baking apparatus for a semiconductor photo process according to a conventional embodiment.
도 2 는 도 1 의 장치 내부의 공기 온도 분포를 시뮬레이션 한 도면. FIG. 2 is a simulation of the air temperature distribution inside the apparatus of FIG. 1. FIG.
도 3 은 본 발명의 실시예에 따른 반도체 포토 공정용 베이크 장치를 나타낸 단면도. 3 is a cross-sectional view showing a baking apparatus for a semiconductor photo process according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 본체, 20 : 가열판, 10: main body, 20: heating plate,
22 : 상부판, 24 : 하부판, 22: upper plate, 24: lower plate,
30 : 가열 수단, 32 : 전열관
34 : 히터, 40 : 실린더 부재, 30: heating means, 32: heat transfer tube
34 heater, 40 cylinder member,
42 : 승강핀, 50 : 웨이퍼, 42: lifting pin, 50: wafer,
60 : 덮개 부재, 70 : 진공 배기 수단,60: cover member, 70: vacuum exhaust means,
80 : 가스 배기 수단, 92, 94, 96 : 밀봉 부재, 80: gas exhaust means, 92, 94, 96: sealing member,
C : 챔버 공간. C: chamber space.
본 발명은 반도체 포토 공정용 베이크 장치에 관한 것으로서, 보다 상세하게는 후 굽기 공정시 저압 진공형 챔버를 구성하여 내부에서 발생되는 자연 대류 현상을 제거시킴으로써 웨이퍼를 전체적으로 고르게 가열시킬 수 있도록 하는 반도체 포토 공정용 베이크 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a baking apparatus for a semiconductor photo process, and more particularly, to a semiconductor photo process in which a low pressure vacuum chamber is formed during a post-baking process to remove a natural convection phenomenon generated therein so as to uniformly heat a wafer. It relates to a baking device for.
반도체가 고집적화 됨에 따라 요구되는 선폭은 점점 작아지고, 이에 따라 레이어(Layer)간에 필요한 적층 정밀도(Overlay Accuracy)는 점점 더 높아지고 있다. 예를 들면, 최소선폭의 30% 의 적층 정밀도가 요구된다고 볼 때 256 MDRAM 의 경우, 75 nm(250nm*30%)의 정밀도를 요구한다. 또한 마스크 설계 및 노광 공정에서도 광 근접효과 보정(OPC) 및 위상 변화 마스크라는 해상도가 높은 기술이 필수적이다. 따라서, 반도체 포토 공정 기술은 최소 선폭이 작아질수록 더욱 중요해지며 점점 더 복잡하고 정교한 공정 장치 및 기술이 필요하다. As semiconductors are highly integrated, the required line width is getting smaller and accordingly, the overlay accuracy required between layers is getting higher. For example, assuming that a stacking accuracy of 30% of the minimum line width is required, a 256 MDRAM requires 75 nm (250 nm * 30%) of precision. In addition, high-resolution technologies such as optical proximity effect correction (OPC) and phase shift masks are essential in mask design and exposure processes. Therefore, semiconductor photo process technology becomes more important as the minimum line width becomes smaller and requires more and more complex and sophisticated process equipment and techniques.
일반적으로 반도체 포토(Photo) 공정은 크게 스테퍼(Stepper)를 이용하는 노광 공정과, 스피너(Spinner)를 이용하는 베이크(Bake) 공정, 즉 굽기 공정으로 구분할 수 있다. 노광 공정은 반송되는 웨이퍼(Wafer) 상부에 레티클(Reticle)의 마스크 패턴(Mask Pattern)을 정렬 위치시켜 조명광 및 포커스 렌즈(Focus Lens)를 이용하여 조사시킴으로써 웨이퍼 상에 회로 패턴을 형성시키는 것이다. 한편, 베이크 공정은 웨이퍼 상에 감광제를 도포하기 전, 후에 가열하는 공정으로서, 이는 웨이퍼 표면에 잔존하는 수분을 제거하는 탈수 굽기(Dehydration Bake), 액체 감광제를 고체 필름으로 변화시키는 선 굽기(Pre Bake), 그리고 현상 후에 감광제가 현상 액에 의하여 부풀어올라 감광막 아래의 산화층과 부착되는 정도가 약해지므로 그 점착력을 보강하기 위하여 산화층 식각 직전에 행하여지는 후 굽기(Post Bake)로 나누어질 수 있다. In general, a semiconductor photo process may be classified into an exposure process using a stepper and a bake process, that is, a baking process using a spinner. The exposure process is to form a circuit pattern on a wafer by arranging a mask pattern of a reticle on an upper portion of a wafer to be conveyed and irradiating using illumination light and a focus lens. On the other hand, the baking process is a process of heating before and after applying the photoresist on the wafer, which is a dehydration bake to remove moisture remaining on the wafer surface and a prebaking to convert the liquid photoresist into a solid film. ), And after development, the photoresist is swelled by the developer to weaken the adhesion to the oxide layer under the photoresist film, and thus may be divided into post-baking, which is performed just before the oxide layer is etched to reinforce the adhesive force.
특히, 후 굽기 공정은 패턴의 프로파일(Profile) 이상이나 선폭의 불균일 등의 문제점을 감소시키는 방법으로서, 노광된 감광막을 소정 온도로 가열시킴으로써 광분해되었던 레진(Resin)들이 열 확산에 의한 재배열로 프로파일 단면을 깨끗하게 만드는 것이다. 예를 들면, 자외선(DUV ; Deep Ultra Violet) 광원을 사용하는 경우에 있어서는 열처리를 통하여 현상액에 녹기 쉬운 산(Acid) 상태로 변하며 그 반응 기구가 산 연쇄 반응으로 인한 증폭형인 CAR(Chemically Amplified Resist) 타입의 감광액을 사용하므로 후 굽기 단계에서의 웨이퍼의 열적 균형은 선폭 균일성에 가장 민감한 영향을 주는 요인이 된다. 주로 스피너의 공정 팩터 중 HDMS, 코팅, 성장, 베이크 등이 중요한 팩터이지만, 0.25 nm 이하의 제품에서는 후 굽기 장치의 각 유니트에서 발생하는 온도 격차가 생산성을 저하시키는 원인을 제공하고 있고, 앞으로 더욱 더 심화될 것으로 예측된다. 현재 라인에서 사용되는 감광막의 경우 대략 1℃ 당 9 nm 의 선폭 변화량을 유발하고 있다. In particular, the post-baking process is a method of reducing problems such as over profile of the pattern and unevenness of line width. Resin, which has been photodegraded by heating the exposed photosensitive film to a predetermined temperature, is profiled by rearrangement by heat diffusion. To make the cross section clean. For example, in the case of using a deep ultra violet (DUV) light source, it is converted into an acid state that is easily soluble in a developer through heat treatment, and the reaction mechanism is CAR (Chemically Amplified Resist), which is an amplification type due to an acid chain reaction. Since the type of photoresist is used, the thermal balance of the wafer in the post-baking step is the most sensitive factor in line width uniformity. HDMS, coating, growth, and baking are important factors among spinner's process factors.However, for products below 0.25 nm, temperature gaps in each unit of the post-burning device are causing a decrease in productivity. It is expected to deepen. The photoresist used in the current line causes a change in line width of about 9 nm per 1 ° C.
따라서, 각 제조 회사에서는 웨이퍼의 온도 변화를 줄이기 위하여, 예를 들어 히터의 구조 변경, 플레이트의 재질 변경, 볼(Ball)을 이용한 근접 열전달 방식 등과 같은 여러 방식들을 채용하고 있지만, 현 단계에서 열전달의 근본적인 문제점을 축소시키는 데에는 한계를 가지고 있다. Therefore, each manufacturing company adopts various methods such as changing the structure of the heater, changing the material of the plate, and proximity heat transfer method using a ball to reduce the temperature change of the wafer. There is a limit to reducing the underlying problem.
도 1 은 종래 실시예에 따른 반도체 포토 공정용 베이크 장치의 분해 사시도 이다. 1 is an exploded perspective view of a baking apparatus for a semiconductor photo process according to a conventional embodiment.
도 1 에서 보면, 본체(1)의 상면에 웨이퍼(도시되지 않음)를 올려놓고 가열시킬 수 있는 가열판(2)이 구비되고, 이 가열판(2)에는 도시되지 않은 히터가 내장되어 있다. 상기 가열판(2) 상면 가장자리 쪽에는 복수의 안착 돌기(2a)가 소정 간격을 두고 웨이퍼를 안착시킬 수 있도록 구비된다. 상기 가열판(2)의 대략 중앙부에는 복수의 승강핀(3)이 웨이퍼를 로딩/언로딩시킬 때 승강 가능하게 돌출된다. 그리고 상기 본체(1)의 상부에는 가열 공간(챔버)을 형성할 수 있도록 이중으로 덮개(4)(4a)가 결합된다. 이 덮개(4)(4a)들은 주로 알루미늄(Al) 재질로 이루어진다. As shown in FIG. 1, a
이와 같이 구비된 종래의 베이크 장치는 도시되지 않은 로봇에 의하여 웨이퍼(도시 생략)가 이송되면, 승강핀(3)의 승강 작동에 의하여 가열판(2)의 안착 돌기(2a) 위에 웨이퍼를 안착시킨다. 이 후 덮개(4)(4a)를 덮고 난 뒤 가열판(2)의 가열 작용에 의하여 후 굽기(베이크) 작업이 수행된다. In the conventional baking apparatus provided as described above, when a wafer (not shown) is transferred by a robot (not shown), the wafer is seated on the
그러나, 종래의 장치에서 알루미늄으로 이루어진 덮개(4)(4a)는 상대적으로 차갑고 하부의 가열판(2)에 의하여 가열되기 때문에 그 내부 공기는 불안정한 상태이고, 또한 완전한 밀봉 상태의 챔버 공간을 이루게 하지도 못한다. However, in the conventional apparatus, the
따라서, 일정한 온도를 유지하는 가열판(2)은 공기의 열대류로 인하여 그 자체의 온도는 크게 변하지 않지만, 가열판(2) 위에 놓이는 웨이퍼(도시 생략)는 그 위쪽 공기의 열 대류와 유입되는 차가운 공기로 인하여 온도 맵(Map)이 변할 가능성이 많게 된다. 즉, 도 2 에서 나타낸 바와 같이, HP - Exemplar Supercomputer의 4 개의 CPU 를 사용하여 가열판(2) 주위로 23℃ 의 균일한 공기가 유입될 때 가열 판(2) 위의 공기 온도 분포를 해석해 보면, 가열판(2)에 의하여 가열된 공기는 가벼워지므로 부력에 의하여 중력 반대 방향으로 올라가는 반면에, 상부 덮개(4)(4a)에 의하여 식혀진 공기는 밀도가 커지므로 아래로 내려오는 전형적인 자연대류 유동 현상이 관측됨을 알 수 있다. Therefore, the temperature of the
이렇게 되면 웨이퍼 패턴의 프로파일 이상 및 선폭의 균일성이 떨어지게 되므로 베이크 공정의 신뢰성뿐만 아니라, 나아가 반도체 제조의 수율 및 생산성을 저하시키게 된다. As a result, the abnormality in the profile of the wafer pattern and the uniformity of the line width are reduced, thereby lowering not only the reliability of the baking process but also the yield and productivity of semiconductor manufacturing.
따라서, 본 발명은 상술한 문제점을 해소하기 위하여 창작된 것으로서, 본 발명의 목적은 저압 진공형 챔버를 구성케 함으로써 내부에서 발생되는 자연 대류 현상을 제거하여 웨이퍼를 전체적으로 고르게 가열시킬 수 있도록 하는 반도체 포토 공정용 베이크 장치를 제공하는 데 있다.Therefore, the present invention was created to solve the above-mentioned problems, and an object of the present invention is to form a low-pressure vacuum chamber so as to remove the natural convection generated from the inside so that the entire wafer can be heated evenly. It is to provide a process baking device.
전술한 목적을 달성하기 위해 본 발명은 반도체 포토 공정용 베이크 장치를 제공한다.
상기 베이크 장치는 본체의 일측에 웨이퍼를 올려놓고 가열시킬 수 있도록 결합되는 상, 하부판으로 이루어진 가열판과, 상기 가열판의 내부에 배치되는 가열부재들과, 상기 웨이퍼를 승강시킬 수 있도록 상기 가열판에 수직으로 내장된 승강핀을 갖춘 복수의 실린더 부재들과, 상기 본체의 상면에 가열 챔버 공간을 이룰 수 있도록 긴밀하게 결합되는 덮개 부재와, 상기 덮개 부재의 상단에 설치되며, 상기 웨이퍼 가열시 발생되는 가스를 배출시키는 가스 배기 수단과, 상기 덮개 부재의 상단에 하부의 챔버 공간이 저압의 진공 상태를 이룰 수 있도록 연결되는 진공 배기 수단; 및 상기 덮개부재와, 상기 가열판 및 상기 실린더부재들의 각 연결부에 설치되는 밀봉부재를 포함한다.
여기서, 상기 가열부재들은 상기 상부판과 상기 하부판의 사이에 개재되며, 내부에 전열물질이 채워진 판 형상의 전열관과, 상기 하부판의 저면에 배치되는 히터를 구비한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명한다.To achieve the above object, the present invention provides a baking apparatus for a semiconductor photo process.
The baking device includes a heating plate consisting of upper and lower plates coupled to heat the wafer on one side of the main body, heating members disposed inside the heating plate, and perpendicular to the heating plate to lift and lower the wafer. A plurality of cylinder members having built-in lifting pins, a cover member closely coupled to form a heating chamber space on an upper surface of the main body, and installed on an upper end of the cover member, and configured to generate gas generated when the wafer is heated. A gas exhaust means for discharging, and a vacuum exhaust means connected to an upper end of the lid member so that a lower chamber space can achieve a low pressure vacuum state; And a sealing member installed at each connecting portion of the cover member, the heating plate, and the cylinder members.
Here, the heating members are interposed between the upper plate and the lower plate, and includes a plate-shaped heat transfer tube filled with a heat transfer material therein, and a heater disposed on the bottom surface of the lower plate.
Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
삭제delete
삭제delete
삭제delete
도 3 은 본 발명의 실시예에 따른 반도체 포토 공정용 베이크 장치를 나타낸 단면도이다. 3 is a cross-sectional view illustrating a baking apparatus for a semiconductor photo process according to an exemplary embodiment of the present invention.
상기 도면에서, 본체(10)의 상면부(12) 일측에 가열판(20)이 웨이퍼(50)를 올려놓고 가열시킬 수 있도록 결합되고, 이 가열판(20)은 상, 하부판(22)(24)으로 이루어진다.In the figure, the
상기 가열판(20)의 상, 하부판(22)(24) 사이에 복수의 가열부재들(30)이 수평 방향으로 내장된다. 이 가열부재들(30)은 상, 하부판(22)(24)의 경계면에 삽입 개재되는 가열부재인 전열관(32)과, 하부판(24) 쪽에 내장되는 가열부재인 히터(34)이다.
여기서, 상기 전열관(32)은 판 상의 형태로 그 내부에 전열 물질이 내장된 것인 반면에, 상기 히터(34)는 일반적인 코일 형태로 이루진다.A plurality of
Here, the
또한, 상기 가열판(20)의 대략 중앙 쪽에는 복수의 실린더 부재(40)에 의하여 승강 작동되는 승강핀(42)이 웨이퍼(50)를 이송(로딩/언로딩)시킬 수 있도록 각 각 수직 방향으로 내장 설치된다. In addition, the elevating
상기 본체(10)의 상면부(12)에 덮개 부재(60)가 가열 챔버 공간(C)을 이룰 수 있도록 긴밀하게 결합된다. The
상기 덮개 부재(60)의 상단에 진공 배기 수단(70)이 연결 구비되고, 이 진공 배기 수단(70)은 하부의 챔버 공간(C)과 연통되는 진공 배기관(72)을 통하여 저압의 진공 상태를 이룰 수 있도록 내부 공기를 뽑아 낸다. A vacuum evacuation means 70 is provided at an upper end of the
더욱이, 상기 덮개 부재(60)의 상단에 가스 배기 수단(80)이 더 연결 구비되면, 진공 배기관(72) 주위에 구비된 복수의 가스 배기관(82)을 통하여 웨이퍼(50)의 굽기 작업시 발생되는 흄(fume) 등의 가스를 외부로 배출시킬 수 있어서 매우 바람직하다. In addition, when the gas exhaust means 80 is further connected to the upper end of the
또한, 상기 덮개 부재(60)의 외주면에는, 예를 들어 오 - 링(O - Ring)과 같은 밀봉 부재(92)가 더 구비되면, 상기 덮개 부재(60)가 본체(10)의 상면부(12)와 밀착될 경우 챔버 공간(C) 쪽으로 외기를 유입시키지 않게 되므로 매우 바람직하다. 역시, 가열판(20)의 하부판(24)과 본체(10)와의 결합부 사이에도, 또한 가열판(20)의 하부판(24)과 각 실린더 부재(40)와의 연결부 사이에도 각 각 다른 밀봉 부재(94)(96)가 더 삽입 개재되면 챔버(C)의 밀봉 효과를 더욱 향상시킬 수 있다. In addition, when the sealing
이와 같이 구비되는 본 발명에 따른 베이크 장치는 반도체 포토 공정에서 후 굽기 공정에 사용되는 장치로서, 웨이퍼(50)가 도시되지 않은 로봇 수단에 의하여 이송되면 실린더 부재(40)의 작동에 따라 승강핀(42)이 상승하여 웨이퍼(50)를 로딩시킨다. 이 후 승강핀(42)의 하강에 따라 웨이퍼(50)를 가열판(20)의 상부판(22) 위에 내려놓고, 덮개 부재(60)가 닫힌다. 이 때, 진공 배기 수단(70)의 작동에 따라 내부의 챔버 공간(C)에 남아 있던 공기를 배기관(72)을 통하여 배기시키면, 상기 챔버 공간(C)은 저압의 진공 상태를 이루게 된다. 더욱이, 상기 챔버 공간(C)은 외기의 유입이 가능한 각 개소에 오 - 링과 같은 밀봉 부재(92)(94)(96)로써 더욱 차단되므로 밀폐 효과가 더욱 향상될 수 있다. The baking apparatus according to the present invention, which is provided as described above, is a device used in a post-baking process in a semiconductor photo process, and when the
이 후, 전열관(32)과 히터(34)의 가열 작용에 따라 웨이퍼(50)의 베이크(굽기) 작업이 진행되면, 웨이퍼(50)의 전면, 즉 중앙뿐만 아니라 가장자리에 걸쳐 열이 고르게 전달된다. 이는 챔버 공간(C)이 저압 진공 상태로 있으므로 종래와 같은 외기의 유입에 따른 자연 대류 현상이 원천적으로 봉쇄되어 안정적인 온도 분포를 갖추기 때문이다. Thereafter, when the baking (baking) operation of the
한편, 웨이퍼(50)의 가열 작용시 발생되는 흄(Hume) 등의 가스는 가스 배기 수단(80)에 의하여 배기관(82)을 통해 외부로 배출케 한다. 이렇게 되면 가스에 포함되는 파티클 등의 유해 요소를 용이하게 배출시킬 수 있다. On the other hand, the gas such as fumes (Hume) generated during the heating action of the
상술한 본 발명에 의하면, 챔버 내부로 외기의 유입에 따른 자연 대류 현상을 제거케 함으로써 안정적인 온도 분포 하에서 웨이퍼를 전체적으로 고르게 가열시킬 수 있으므로 웨이퍼의 프로파일 불량을 방지할 수 있을 뿐만 아니라 선폭의 균일도를 더욱 향상시킬 수 있다. According to the present invention described above, by removing the natural convection caused by the inflow of outside air into the chamber, it is possible to heat the wafer evenly under a stable temperature distribution, thereby not only preventing the wafer profile defects, but also improving the uniformity of the line width. Can be improved.
따라서 공정 작업의 신뢰성을 향상시킴은 물론, 예를 들어 300 mm 정도의 대구경 웨이퍼나 기가 디램(GDRAM) 등의 양산 설비에 적용되면 생산성을 향상시키는 데 상당히 기여할 수 있다.
As a result, the reliability of the process can be improved, and when applied to mass production equipment such as 300 mm large diameter wafers or GDRAMs, it can contribute significantly to productivity.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990050230A KR100629255B1 (en) | 1999-11-12 | 1999-11-12 | Bake unit for semiconductor photolithography process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990050230A KR100629255B1 (en) | 1999-11-12 | 1999-11-12 | Bake unit for semiconductor photolithography process |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010046452A KR20010046452A (en) | 2001-06-15 |
KR100629255B1 true KR100629255B1 (en) | 2006-09-29 |
Family
ID=19619809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990050230A KR100629255B1 (en) | 1999-11-12 | 1999-11-12 | Bake unit for semiconductor photolithography process |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100629255B1 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030048908A (en) * | 2001-12-13 | 2003-06-25 | 권영종 | Post exposure bake apparatus and post exposure bake method using the same |
KR100542726B1 (en) * | 2003-05-27 | 2006-01-11 | 삼성전자주식회사 | Apparatus for wafer bake |
KR100601979B1 (en) * | 2004-12-30 | 2006-07-18 | 삼성전자주식회사 | Baking apparatus for semiconductor wafer |
KR20180001629A (en) | 2016-06-24 | 2018-01-05 | 세메스 주식회사 | Substrate treating apparatus and substrate treating method |
US10224224B2 (en) * | 2017-03-10 | 2019-03-05 | Micromaterials, LLC | High pressure wafer processing systems and related methods |
US10179941B1 (en) * | 2017-07-14 | 2019-01-15 | Applied Materials, Inc. | Gas delivery system for high pressure processing chamber |
US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
KR102585074B1 (en) | 2017-11-11 | 2023-10-04 | 마이크로머티어리얼즈 엘엘씨 | Gas delivery system for high pressure processing chamber |
SG11202008256WA (en) | 2018-03-09 | 2020-09-29 | Applied Materials Inc | High pressure annealing process for metal containing materials |
US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
CN112947634B (en) * | 2021-02-01 | 2022-12-30 | 泉芯集成电路制造(济南)有限公司 | Hot plate temperature adjusting method and hot plate device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5462603A (en) * | 1993-06-24 | 1995-10-31 | Tokyo Electron Limited | Semiconductor processing apparatus |
US5834737A (en) * | 1995-05-12 | 1998-11-10 | Tokyo Electron Limited | Heat treating apparatus |
-
1999
- 1999-11-12 KR KR1019990050230A patent/KR100629255B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5462603A (en) * | 1993-06-24 | 1995-10-31 | Tokyo Electron Limited | Semiconductor processing apparatus |
US5834737A (en) * | 1995-05-12 | 1998-11-10 | Tokyo Electron Limited | Heat treating apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20010046452A (en) | 2001-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101959108B1 (en) | Film-forming method, computer storage medium, and film-forming system | |
TW469491B (en) | Silylation treatment unit and method | |
KR100629255B1 (en) | Bake unit for semiconductor photolithography process | |
TWI390364B (en) | Method of real time dynamic cd control | |
KR101072282B1 (en) | Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program | |
WO2007032370A1 (en) | Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program | |
US20070074745A1 (en) | Exhaust system for use in processing a substrate | |
US7828487B2 (en) | Post-exposure baking apparatus and related method | |
JP2000181079A (en) | Substrate treating device | |
KR102188354B1 (en) | Apparatus and Method for treating substrate | |
KR100481180B1 (en) | Photoresist removal method | |
KR100816212B1 (en) | Equipment for photo exposure process for fabricating semiconductor device | |
TW201842582A (en) | Film forming system, film forming method, and computer storage medium | |
KR101696196B1 (en) | Apparatus for treating a substrate | |
KR20070008748A (en) | Apparatus for baking a layer formed on a substrate | |
US6151794A (en) | Apparatus for heat treating an object | |
JP2010212414A (en) | Method of processing substrate, program, computer storage medium, and substrate processing system | |
JP5186264B2 (en) | Substrate processing method, program, computer storage medium, and substrate processing system | |
WO2023032214A1 (en) | Thermal treatment device, thermal treatment method, and storage medium | |
KR20200042255A (en) | Method for cooling hot plate, Apparatus and Method for treating substrate | |
KR102099103B1 (en) | Method for cooling hot plate and Apparatus for treating substrate | |
US20220384174A1 (en) | Method of manufacturing semiconductor structure | |
KR101541933B1 (en) | Substrate processing method, computer readable storage medium and substrate processing apparatus | |
KR102175073B1 (en) | Appparatus and Method for treating substrate | |
KR20060040808A (en) | Bake chamber for use in fabricating semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |