KR100624365B1

KR100624365B1 - 축전지셀 단자전압 및 내부 임피던스 측정 회로

Info

Publication number: KR100624365B1
Application number: KR1020040099962A
Authority: KR
Inventors: 김득수
Original assignee: 주식회사 파워트론
Priority date: 2004-12-01
Filing date: 2004-12-01
Publication date: 2006-09-18
Also published as: KR20050054449A

Abstract

일반적으로 축전지셀의 단자전압 및 내부 임피던스를 측정하여 불량한 축전지를 선별하고자 하는 측정진단 회로에 있어서, 내부 임피던스값을 측정하기 위하여 축전지셀에 교류전류를 흘려 주면 축전지셀의 단자에서는 교류전류에 의하여 유기된 임피던스전압신호가 축전지의 단자전압인 직류전압(V_DC)에 더 하여져(+) 나오게 된다. 이때 부동충전 상태에 있는 12V 축전지셀인 경우에는 단자전압 직류치가 최대 15V를 넘어가게 되므로 종래 일반적인 차동연산증폭회로를 사용하기에는 입력정격을 초과할 우려가 있고 또한 2V이하의 셀을 측정시는 분해능력도 저하되는 단점이 있었으며, 측정회로로 부터 축전지가 멀리 떨어져 있는 경우에는 측정회로의 배선 선로저항 강하치(Drop)에 의하여 오차가 발생되었다.

본 발명은 축전지의 정격전압이 0 ~12V 범위인 축전지셀의 단자전압과 셀단자전압속에 리플전압형태로 유기되는 축전지 내부 임피던스전압을 기타 노이즈전압으로부터 적절히 분리시켜 A/D컨버터로써 디지털값으로 바꾸고 변환된 디지털신호를 CPU에 입력시켜 축전지의 내부 임피던스값을 정확하게 연산 계측할 수 있는 회로를 제시하고 있다.

차동증폭기, 셀전압, 임피던스전압, 직류커플링, 대역통과(밴드패스)필터(BNP), 옵셋, A/D컨버터

Description

축전지셀 단자전압 및 내부 임피던스 측정 회로{Battery cell voltage and internal impedance measuring circuit }

도 1 은 축전지 내부 임피던스값의 측정 개념 구성도

도 2 는 기존의 축전지셀 전압 및 임피던스 측정회로

도 3 은 본 발명의 축전지셀 전압 및 임피던스전압 블록 회로도

도 4 는 본 발명의 일 실시 예의 회로도

도 5 는 본 발명의 또 다른 일 실시 예의 회로도

도 6a 는 본 발명의 일 실시 예의 분압기/버퍼 및 가산회로

도 6b 는 본 발명의 일 실시 예의 증폭기군의 상세회로

도 7 은 본 발명의 밴드패스필터 회로

도 8 는 본 발명의 밴드패스필터의 감쇄특성곡선

비상전원설비 또는 통신망전원설비등에 축전지시스템이 많이 사용되고 있고 이를 효율적 관리하는 것이 중요한 문제로 대두되고 있으며 이의 노화(건전상태)를 측정하는 방안으로 셀전압과 내부 임피던스를 측정할 수 있는 계측기 및 진단시스템이 상용화되어 가고 있다. 축전지와 같이 노화정도에 따라 내부 임피던스가 증가하는 측정물의 열화정도를 파악하기 위해서는, 축전지의 내부 임피던스가 매우 낮으므로 출력전류크기를 일정하게 제어하는 기능을 가진 정전류원에서 교류전류(I_S)를 생성하여 축전지와 같은 피측정물의 단자 양단에 흐르게 한다. 상기 교류전류(I_S)가 흐름에 따라 축전지의 단자 양단에 발생되는 내부 임피던스에 의한 전압강하 성분인 내부 임피던스전압(V_IS')과 상기 교류전류(I_S)의 크기를 이용하여 내부 임피던스값을 연산할 수 있다.

도 1은 근래에 사용되고 있는 내부 임피던스값을 측정 연산하는 데 사용되는 일반적인 회로의 개념적 구성도이다. 도 1에 도시된 바와 같이 축전지의 내부 임피던스는 그 크기가 매우 작기 때문에 측정리드 선의 저항이나 Plug의 접촉저항과 같은 영향을 최소화하기 위해 교류 4단자 측정법을 사용하고 있으며 정전류원 회로에서 Source 단자(①,②)를 통하여 축전지와 같은 측정물의 양 단자 사이에 교류전류(I_S)를 입력시키고 상기의 교류전류(I_S)에 의하여 양단자 사이에 발생된 내부 임피던스전압(V_IS')를 Sense단자(③,④)를 통하여 측정한다.

도 1에서와 같이 축전지단자에서 측정된 내부 임피던스전압신호는 입력단에 콘덴서가 커플링 된 연산증폭기회로 등을 통해 순수 교류신호로 변환된다. 상기 내부 임피던스전압(V_IS')신호는 공지된 밴드패스필터 또는 증폭기를 통한 후 A/D컨버터로 입력되고 디지털값으로 변환되어 CPU에 의해 연산되게 되어 있다.

축전지의 내부 임피던스의 크기는 대용량의 축전지의 경우 1 미리옴(mΩ) 이하의 매우 작은 값을 가지며 대용량의 축전지의 경우 축전지셀의 내부 임피던스에 의한 전압은 수 mV단위의 미세한 신호이므로 셀 직류전압(V_DC)크기인 1.0~15V에 비하면 매우 작은 크기(수천분의 1)에 해당되고 주위로부터 전자파 Noise가 많이 혼입되어 있으므로 이를 축전지셀 직류전압(V_DC)에서 적절히 분리하여 공지의 밴드패스필터와 같은 노이즈 제거회로를 최적으로 설계하고 적절히 증폭하여 정확하고 해상도가 높게 내부 임피던스전압신호를 메인프로쎄서(MPU)내의 A/D컨버터 입력측에 입력되도록 해야 할 필요가 있다. 또한 상기 신호를 측정회로 입력단에 연결시켜 주는 4단자망 회로에는 보호용 휴우즈(Fuse)의 접촉저항, 배선선로저항 및 기생 임피던스성분이 존재하고 있으며 측정회로내에도 기생 임피던스값이 있다. 따라서 축전지 내부 임피던스에 의한 전압을 측정하고자 하는 경우는 내부 임피던스값이 매우 낮은 신호이므로 4단자망 회로 및 측정회로의 접촉저항, 배선선로저항에 의한 전압 강하치와 같은 기생 임피던스에 의한 영향을 없애는 방안을 강구해야 할 필요가 있다.

본 특허에서는 한개의 고입력 동상전압형 차동증폭기(High common_mode voltage differential amplifier)를 사용하여 축전지셀 전압의 측정범위를 넓히고 해상도를 높게 정밀하게 측정할 수 있을 뿐 만 아니라, 측전지셀 직류전압 성분중에 함유된 내부 임피던스전압신호를 콘덴서를 사용하여 커플링 시킨 후 밴드패스필터를 통해 노이즈를 여과시키고 이의 신호를 정밀하고 해상도 높게 변환한 후 A/D컨버터를 통해서 디지털신호로 바꾸고 이 값으로 부터 임피던스값을 연산하여 얻을 수 있는 방안을 제시한다.

본 특허는 축전지 내부저항에 의하여 발생되어 지는 미세한 임피던스전압신호가 축전지셀의 단자전압 성분속에 함유(합산)되어 측정되어 지는 신호전압을 적정한 레벨로 변환하여 마이크로프로쎄서(CPU)에서 연산하게 함으로써 축전지셀 직류전압(V_DC)과 내부 임피던스값을 측정할 수 있는 수단을 제공할 수 있는 회로에 관한 것이다. 특히 고입력 동상전압형(High Input commomn mode voltage)차동증폭기의 입력단 저항를 통해 축전지와 측정회로사이의 상호간 연결 임피던스를 극대화하여 입출력 상호 회로를 절연시키는 효과를 갖을 수 있으며, 동시에 축전지 직류전압(V_DC)과 축전지 내부 임피던스에 의한 임피던스전압(V_IS')신호를 정확히 측정할 수 있도록 구성된 밴드패스필터 및 증폭회로와, 상기 회로로부터 얻어지는 신호들을 이용하여 축전지의 내부 임피던스값 또는 이의 유효값을 연산하는 데 필요한 A/D컨버터 및 CPU의 회로등으로 구성되는 축전지셀 단자전압 및 내부 임피던스 측정 회로에 관한 것이다.

제 2도에 도시된 바와 같이 종래의 경우에는 0 ~ 16V 와 같은 넓은 범위의 축전지셀의 단자전압을 측정하기 위해 분압수단인 분압회로 저항R1,R2를 차동증폭기(1A) 입력단에 두고 축전지셀 전압(V_IS)을 분압하여 입력하였다. 상기와 같은 분압수단에 의해 0 ~ 16V 범위의 축전지셀 전압(V_IS)은 1/2정도로 분압되어 차동증폭기의 입력 허용범위인 0 ~ 8.0V 전압레벨로 감소되므로 이 신호를 상기 차동증폭기(1A)에 연결시켜 출력을 포화시키지 않는 적정한 범위내의 신호레벨로 증폭시켜 얻을 수 있게 된다. 상기 차동증폭기(1A)의 출력신호는 버퍼회로(Buffer)를 통과한 후 A/D컨버터에서 디지털값으로 변환되고 CPU에 입력되어 셀의 직류전압(V_DC)이 측정 연산되게 된다. 또한 축전지 내부저항에 의해 발생된 임피던스전압(V_IS')은 아주 미세한 신호이므로 축전지셀 전압(V_IS)신호를 분압하지 않고 직접 커패시터C_S 와 저항 R_S, R_d로 구성된 직류커플링회로에서 직류성분을 제거한 후 내부 임피던스전압(V_IS')신호만을 얻어 내어 또 다른 별도의 차동증폭기(1B)에 입력시켜 밴드패스(Band Pass Filter)회로 및 버퍼회로(Buffer)등을 통하여 노이즈를 제거한 후 마이크로 콘트롤라(MCU)내의 A/D컨버터로 입력되어 계측 되어지는 회로를 사용하였다.

그러나 축전지셀의 직류전압과 축전지 내부저항에 의한 임피던스전압(V_IS')이 종래의 방법과 같이 분압저항 R1,R2로 분압되어 차동증폭기(1A)에 연결될 경우, 축전지 단자전압인 축전지셀 전압(V_IS)에는 분압저항 R1,R2에 의해 Noise가 유도될 수 있고 이로 인해 이 신호를 마이크로 콘트롤라(MCU)에서 계측시 정밀도가 저하되게 되며, 축전지로 부터 분압저항 R1,R2사이로 폐회로가 구성되게 되며 측정케이블을 따라 상기 저항 R1,R2가 부하가 되어 전류가 흐르게 되므로, 측정케이블(4단자망회로)의 길이가 길어 질 경우에는 셀 전압 및 축전지 내부저항에 의한 임피던스전압(V_IS')에 상기 측정케이블의 선로저항에 의한 전압강하가 발생되고 상기 전압강하로 인한 측정오차가 발생되게 되어 정확한 측정값을 얻을 수 없는 단점이 있었다.

또한 교류 성분의 내부 임피던스전압(V_IS')신호를 얻기 위해 차동증폭기(1B)에 입력단에 커패시터C_S 와 저항 R_S및 R_d로 구성된 직류 커플링회로를 두게 되는 데 축전지와 병열로 연결된 콘덴서C_S와 방전저항 R_d를 통해 측정케이블을 거쳐 축전지의 전류가 흐르게 되므로 배선의 저항에 의한 전압강하가 더욱 크게 발생되어 정확한 측정값을 얻을 수 없었다.

본 발명은 이러한 문제점을 해결하기 위하여 내부 임피던스전압(V_IS')이 포함된 축전지셀 전압(V_IS)신호를 측정회로의 입력단에 인가함에 있어 측정회로의 입력단에 종래와 같이 전압분배 회로를 사용치 아니하고 내부 임피던스전압(V_IS')신호가 포함된 0~16V 크기의 축전지셀 전압(V_IS)신호를 차동증폭기(1)의 입력단으로 직접 연결(인가)되게 회로를 구성하되, 축전지셀 직류전압(V_DC)과 내부 임피던스전압(V_IS')신호를 적절히 분리하고 노이즈를 제거하기 위한 최적의 밴드패스필터를 제공하고 원하는 해상도를 얻을 수 있는 적절한 A/D컨버터회로 및 이의 주변회로를 사용하여 간결하면서도 측정 연산시에 측정 정확도가 확보될 수 있도록 개발된 것이다.

이하 본 발명의 일 실시 예인 도 3, 도 4 및 도 5를 통해 이의 동작 과정을 상세히 설명한다. 도 3 및 도 4는 축전지셀의 직류전압(V_DC) 및 축전지 내부저항에 의한 내부 임피던스전압(V_IS')신호를 종래와 같이 전압 분배하지 않고 차동증폭기(1)의 입력단으로 바로 입력(연결)시키되, 출력을 옵셋(Offset)화하여 입력신호 크기와 정확히 상관된 출력신호를 얻기 위해 옵셋(Offset)단자에 소정의 부(-)정전압이 인가되어 지는 회로를 상세하게 도시하고 있다. 또한 도 4 및 도 5에 도시된 바와 같이 상기 차동증폭기(1)의 반전 및 비반전 입력단자에 축전지시스템 또는 축전지셀의 단자전압과 같은 고입력 동상전압(High common-mode voltage)이 인가될 수 있도록 백 ㏀급의 큰 저항이 각각 연결되어 있고, Vref로 표시되는 기준단자(핀 1, 5)가 외부로 인출되어 상기 차동증폭기(1)의 출력을 고정된 기준전압원으로 옵셋(Offset)화 할 수 있다. 이후 본 발명의 실시 예를 설명함에 있어 상기와 같이 차동증폭기(1)의 출력을 옵셋(Offset)화 할 수 있는 기능을 가진 단자를 옵셋단자로 통일되게 기재한다.

본 발명의 일 실시 예로써 상기 차동증폭기(1)의 옵셋(Off set)단자에 공지의 기준 정전압회로(2)에 의해 생성된 부(-)정전압 (본 실시 예에서는 -8V를 예로 설명함)이 입력(연결)될 수 있다. 상기 기준 정전압회로(2)는 비교적 가격도 저렴하고 드리프트값도 적은 2개의 기준 정전압 다이오드(Reference Diode)으로 간단히 구성되고 부(-)정전압인 -8V가 생성될 수 있다. 즉, 정전압 다이오드 ZD2,ZD3 및 전류제한 저항 R3을 직렬로 연결 구성하되, 상기 저항R3 후단과 정전압 다이오드 ZD2의 음극(-)을 각각 부전원 -Vc와 전원접지에 연결한다. 여기서 생성된 부(-)정전압이 버퍼회로를 통해 차동증폭기(1)의 옵셋단자에 연결된다. 또한 상기 기준 정전압 다이오드 ZD2의 양단에는 다이오드 D1,가변저항 R4, 다이오드 D2가 분압되게 직렬로 연결되고 가변저항 R4의 중앙단자는 정전압 다이오드 ZD2의 ADJ 단자에 연결되어 있어 상기 가변저항R4 로써 정전압 다이오드 ZD2의 출력전압을 조정하여 기준 정전압회로(2)의 출력을 미세하게 조절할 수도 있다.

상기 회로에 사용된 기준 정전압 다이오드(Reference Diode)는 일반 Zener Diode보다 주위온도 및 전원전압(-12V)이 변동하여도 정전압 출력이 변하지 않아 매우 안정된 동작특성을 가진다. 동상성분신호에 대하여 상기 차동증폭기(1) 출력을 옵셋화하거나 측정회로내의 각 회로부품소자의 특성차이에서 발생될 수 있는 출력오차를 보정하기 위하여 상기와 같이 회로를 구성하면 가변저항(R4)로써 상기 부(-)정전압의 옵셋전압 기준값을 대략 -7.8V ~ -8.3V내로 용이하게 가변될 수 있게 할 수 있다.

일반적으로 연산증폭기의 출력은 이의 전원전압(± Vc)크기에 의해 입력신호의 크기에 관계없이 출력이 포화되는 포화전압(Saturation)값이 정해진다. 보통차동증폭기(1)의 전원전압(± Vc)이 ± 12V이면 대체적으로 상기의 차동증폭기(1)의 출력포화(Saturation) 전압값은 ± 10V 정도가 된다. 만약 상기의 차동증폭기 Offset단자에 일반적인 용도와 같이 단순히 출력전압의 옵셋(Offset)보정을 하기 위한 수단으로 약 0V 전압부근의 옵셋(Offset)전압을 인가시키면, 축전지 셀 전압인 0~16V 전압레벨은 상기 차동증폭기의 증폭도가 1로 단일이득을 가질 경우 상기 차동증폭기(1)의 입력신호 레벨중 10V~16V이상의 입력신호에 해당되는 출력값은 포화되어 0~10V 범위의 신호가 출력되므로 10V이상의 축전지셀 전압은 측정이 불가능하게 된다.

상기 차동증폭기(1)는 보통의 연산증폭기에 비해 입력임피던스가 매우 큰 특징(입력바이어스 전류가 ㎁ 이하임)을 가진 차동형 연산증폭기(예로서 CMOS형 또는 FET형)로써 이의 비반전입력 및 반전입력단에 각각 수백㏀의 저항이 연결되어도 정확히 작동될 수 있으며 차동입력 전압신호에 대한 증폭도가 1이 되게 설계되어 있으므로 상기 차동증폭기(1)의 출력은 입력단에 입력되어 지는 축전지 단자전압 신호인 차동전압신호(V₊- V_{_})와 옵셋단자에 입력된 기준전압(Vref)의 합이 되고 (V₊- V_{_})+V_ref 로써 표시된다. 그러므로 축전지셀의 전압(V_IS)인 0V ~ 16V 전압신호가 입력될 때 옵셋기준전압(Vref)이 -8V로 설정되어 있으므로 상기 차동증폭기(1)의 출력은 포화전압± 10V 범위이하인 -8V ~ +8V사이의 값을 얻을 수 있게 된다. 또한 옵셋(Offset)단자에 입력되는 부(-)기준 전압치V_ref를 -11V로 입력시켜면 상기 계산식에 의해 1~21V 범위의 높은 전압값까지 상기 차동증폭기(1)에 입력시킬 수 있게 되고 -10V에서 +10V범위의 출력신호를 얻을 수 있다.

상기 차동증폭기(1)를 통해 전압레벨이 -8V에서 +8V 크기로 변환된 출력신호에는 직류전압(V_DC) 성분위에 수mV 첨두치를 가진 내부 임피던스전압(V_IS')과 외부로 부터 인입되는 노이즈가 섞이게 된다. 상기 축전지셀 전압(V_IS) 출력신호는 필요시 저항 R1과 커패시터 C1으로 구성된 직류필터회로(3)에서 리플노이즈가 제거된 후 순수한 직류전압(V_DC)신호만을 얻을 수 있다. 상기 직류전압(V_DC)신호는 버퍼회로(4)에서 완충(버퍼링;입·출력임피던스에 의한 부하효과를 방지함)되어 해상도(분해능)을 높이기 위해 12비트(Bit)이상의 A/D컨버터(5)의 입력단에 연결되어 계측된다. 여기에서 버퍼회로(4)의 출력단의 직류전압(V_DC)신호의 범위가 -10V ~ +10V 범위이므로 이 범위의 신호를 변환할 수 있는 특성을 가진 A/D 컨버터 또는 이와 동등한 A/D 컨버터를 가진 마이크로 콘트롤라(MCU)를 선택하여야 해상도(분해능)를 높일 수 있다.

축전지용량이 수백Ah 이하일 경우에는 내부 임피던스값이 수십 mΩ정도로 높은 값이 되므로 다소 해상도가 저하될 수 있지만 제조원가를 줄일 수 있도록 10비트(Bit)이하의 A/D컨버터(5)를 사용할 수도 있으며 또한 마이크로 콘트롤라(MCU)내에 내장되어 있는 입력범위가 0-5V인 A/D컨버터를 사용할 수 있다. 시판되고 있는 MCU는 일반적으로 전단에 보유된 멀티플렉서로써 입력 채널을 고속으로 스윗칭하여 수개의 입력신호를 A/D변환시키는 회로를 가지고 있으며 따라서 마이크로 콘트롤라(MCU)는 개념적으로는 수개의 A/D컨버터를 내부에 가진 것처럼 동작한다.

또한 상기와 같이 마이크로 콘트롤라(MCU)내에 내장된 A/D컨버터 소자를 사용할 경우에는 상기의 버퍼(4)의 출력도 0-5V이내 이어야 할 필요가 있으므로, 상기 차동증폭기(1)의 옵셋기준전압(Vref)을 예로써 -7V로 설정함으로써 축전지셀의 전압(V_IS)이 1V ~ 16V의 신호로 입력될 때 상기의 차동증폭기(1)에서 -6V ~ +9V사이의 출력을 얻을 수도 있다. 도 6a 는 본 발명의 일 실시 예인 분압기/버퍼회로 및 가산기회로를 보여 준다. 이의 동작과정을 설명하면, 상기의 차동증폭기(1)에서 얻은 출력전압이 -6V ~ +9V범위이므로 이를 분압기/버퍼회로에서 1/3로 분압하여 5V 범위의 신호인 -2V ~ +3V범위의 신호가 얻어 지게 된다. 다시 공지의 가산기회로에서 전압신호 V_f2을 가산하여 상기에서 얻은 -2V ~ +3V범위의 신호를 레벨 쉬프트시켜 0V ~ +5V의 신호를 얻을 수 있게 된다. 상기 가산기회로의 출력신호는 0V ~ +5V의 신호이므로 마이크로 콘트롤라(MCU)내에 내장되어 있는 A/D컨버터(입력범위가 0V ~ +5V임)를 사용할 수 있는 것이다.

한편 상기에서 -8V ~ +8V 또는 -6V ~ +9V사이의 레벨로 변환된 셀 전압(V_IS)신호는 커패시터(C2) 및 저항(R2)으로 구성된 직류커플링회로(6)를 통과하면서 직류성분이 제거되어 순수한 교류신호인 내부 임피던스전압(V_IS')신호가 얻어진다. 이후 대역통과필터(7)(Band Pass Filter:BNP)를 통과하게 된다. 상기의 대역통과필터(7)는 내부 임피던스전압(V_IS')신호이외의 주파수를 갖는 Noise 신호를 감쇄시켜 차단하는 역할을 하며 보통 협대역 필터를 사용하여 충전 리플전류에 의한 발생되는 노이즈신호 및 측정회로의 유도작용에 의해 발생되는 노이즈를 기능한 한 제거될 수 있도록 설계함으로써 필터링 효과를 높일 수 있다. 대역통과필터(7)를 통과한 내부 임피던스전압(V_IS')신호는 이후 연산증폭기군(8)를 통과하게 된다. 상기의 연산증폭기군(8)은 광범위한 내부 임피던스전압(V_IS')신호를 원하는 크기로 증폭하기 위해 예로써 1단에서 3단의 연산증폭기(15,17,19)로 구성되며 약 수십배에서 수천배로 증폭되어 ± 10V 범위의 레벨 신호로 증폭되고 12비트 A/D컨버터(9)로써 12비트 고해상도의 디지털신호값으로 변환되고 마이크로프로쎄서 CPU(10)에서 정확한 값으로 계측.연산되어 진다. 상기 내부 임피던스전압(V_IS')신호의 위상을 제로 크로스회로와 같은 수단를 통해 측정할 필요가 있는 경우에는, 상기 내부 임피던스전압(V_IS')신호를 완전하게 필터링시켜야 되며 정확한 위상각을 얻을 수 있으므로 이러한 목적으로 연산증폭기군(8)후단에 제2 BNP(11)를 설치 할 수도 있다.

도 7은 내부 임피던스전압(V_IS')신호와 유사한 주파수대를 가진 신호만이 통과될 수 있도록 설계된 대역통과필터(7)(Band Pass Filter)의 일 실시 예이다. 상기에서 설명한 대역통과필터(7)(Band Pass Filter)는 동일구조의 협대역 통과필터를 2단 종속으로 접속한 형태로 구성된다. 상기 각각의 협대역 통과필터는 공지된 바와 같이 2개의 콘덴서(C1,C2 또는 C3,C4)와 3개의 저항(R1,R2,R3 또는 R4,R5,R6) 및 연산증폭기(IC1 또는 IC2)로 구성된다. 제 1단의 협대역 통과필터 회로상에 표시된 심볼기호를 기준하여 회로구성을 설명하면, 상기 협대역 통과필터의 입력단이 저항 R1 및 콘덴서 C2를 거쳐 연산증폭기(IC1)의 반전 입력단에 연결되고 상기 저항 R2의 일단과 연결되어 지는 비반전 입력단은 접지전원에 연결된다. 상기 저항 R2의 다른 일단은 저항 R1 및 콘덴서 C2의 공통연결점에 연결된다. 또한 상기 저항 R1 및 콘덴서 C2의 공통연결점과 상기 연산증폭기(IC1) 출력단자 사이에 콘덴서 C1이 연결되고 또한 상기 연산증폭기(IC1)의 반전 입력단자와 출력단자 사이에는 저항 R3가 연결된다. 이와 같은 동일구조를 가지는 협대역 통과필터를 2단 종속으로 접속시키면 저역통과필터(LPF)와 고역통과필터(HPF)를 종족으로 접속한 광대역 통과필터보다 대역폭이 훨씬 좁은 밴드통과필터의 특성을 가질 수 있게 된다.

상기의 대역통과필터(7)회로를 간단히 하기 위해 콘덴서C1,C2,C3,C4를 각각 2개씩 같도록 선정하거나 또는 4개 모두 동일한 값으로 선정하고 저항 R1~ R6값을 적절히 선택할 수 있다. 인쇄회로깃판(PCB)를 소형화하기 위하여 대개 칩(chip)형태의 콘덴서를 사용할 수 있으며 일 실시 예로써 회로구성을 간단히 할 수 있도록 콘덴서C1,C2,C3,C4의 값을 모두 10nF로 동일하게 선정하고 저항 R1 ~ R6값을 적절히 선택하면서 저역차단 주파수f_L와 고역차단 주파수f_H를 선정하여 설계자가 원하는 값으로 상기의 대역통과필터(7) 대역폭을 비교적 용이하게 결정할 수 있다.

도 8은 전술한 바와 같이 동일한 구조의 협대역 통과필터를 2단 종속으로 접속하여 얻은 대역통과필터(7)의 주파수대역별 여과특성을 PSPICE로 시뮬레이션한 결과를 보여주고 있다. 도 8에서 알 수 있듯이 예로써 공진주파수fr를 720Hz로 설계하면 공진주파수fr의 ± 5%내외인 660Hz에서 780Hz사이의 주파수에 대한 감쇄특성은 거의 영(최대 이득을 가짐)이 될 수 있다. 따라서 상기의 대역통과필터(7)는 임피던스 전압신호(V_IS')의 주파수가 720Hz인 경우 이의 감쇄특성이 거의 영(최대 이득을 가짐)이 되게 되며 공진주파수fr의 ± 5%내에서 주파수 감쇄특성은 거의 영(최대 이득을 가짐)이 되므로 주위온도 변화에 의하여 공진주파수fr가 ± 5%정도로 변화되더라도 상기의 대역통과필터(7)를 통과한 후의 내부 임피던스전압(V_IS')신호의 감쇄특성은 거의 영으로 일정하게 유지될 수 있다.

또한 공진주파수fr가 720Hz로 동일하며 저역차단 주파수f_L와 고역차단 주파수f_H가 각각 약 400Hz, 1000Hz정도인 종전의 광대역 통과필터(BPF)의 특성보다 대역폭이 대폭 좁은 특성을 갖게 되므로 노이즈 잡음주파수에 대한 감쇄특성을 높일 수 있으며 충전 리플전류에 의한 노이즈신호 및 유도작용에 의해 발생될 수 있는 잡음을 확실히 제거할 수 있도록 되는 것이다. 이와 반대로 1개의 연산증폭기를 사용하여 설계된 협대역 대역통과 필터회로는 대역폭이 매우 좁은 특성을 가지므로 지정된 공진주파수 fr에서만 최대 이득을 얻을 수 있다. 따라서 주위온도가 변화되게 되면 필터회로의 구성소자인 저항 및 콘덴서값이 변동되어 공진주파수fr의 값이 변화되고 얻고자 하는 신호주파수에 대해 이득이 감쇄되게 되므로 내부 임피던스전압(V_IS')신호의 감쇄특성이 온도에 따라 변화될 수 있는 단점을 갖게 된다.

상기에서는 도3 및 도 4에서와 같이 본 기술의 요지를 직류전압(V_DC)신호가 A/D컨버터(5)에 입력되며 내부 임피던스전압(V_IS')신호는 또 다른 A/D컨버터(9)에 입력되는 것과 같이 원론적인 이론을 바탕으로 하여 설명하였으나, 현실적으로 시판되고 있는 디바이스들은 대개 A/D컨버터 전단에 Analog Switch 기능을 가진 수개 채널의 멀티플렉서(MUX)를 가지고 있어 상기의 멀티플렉서(MUX)로써 직류전압(V_DC)신호 및 내부 임피던스전압(V_IS')신호를 필요한 연산시점에서 A/D컨버터 회로에 연결시켜 A/D변환시킨 후 CPU(10)에서 연산하게 된다.

도 5는 시판되고 있는 디바이스를 사용한 일 실시 예이다. 현재 상용화되어 있는 A/D 컨버터소자에는 ± 10V 범위의 레벨신호를 디지털신호로 변환할 수 있는 A/D 컨버터와 상기의 A/D컨버터 입력단에 고속의 멀티플렉서(MUX)회로가 내장되어 있다. 상기의 멀티플렉서(MUX)회로는 CPU(10)의 선택신호를 받아서 필요한 연산싯점에 수개 채낼(channel)의 Analog 입력신호를 고속 순차적으로 A/D 컨버터(ADC)에 연결시키는 역할을 한다. 상기의 Analog 입력신호는 상기의 A/D 컨버터(ADC)에 의하여 디지털값으로 고속변환되고 CPU(10)의 입력단에 인가되어 연산처리된다. 본 발명의 원형회로에는 아날로그 디바이스사의 AD7891 모델규격이 사용되어 변환속도가 1.6 마이크로sec(초)로써 고속 변환이 가능하고 ± 10V 범위의 Analog 입력신호를 12비트 디지털신호로 변환하여 연산시에 해상도(분해능)를 높일 수 있으므로 측정시의 정확도가 높게 되는 것이다.

또한 전술한 바와 같이 마이크로 콘트롤라(MCU)에 내장되어 있는 A/D컨버터를 사용하여 직류전압(V_DC)신호를 A/D 변환시키는 방식과 유사한 개념으로 상기의 마이크로 콘트롤라(MCU)소자에 내장되어 있는 입력범위가 0V ~ +5V인 A/D컨버터를 사용하여 내부 임피던스전압(V_IS')신호도 A/D 변환시킬 수 있다. 전술한 바와 같이 대개의 경우 마이크로 콘트롤라(MCU)소자에 내장된 A/D컨버터의 입력범위는 0V ~ +5V 이내이다. 수 mV 크기의 내부 임피던스전압(V_IS')신호는 상기 대역통과필터(7)를 통해 필터링된 후 제1 증폭기(15)에서 수십배로 증폭되거나 또는 제 2증폭기(17)를 거쳐 수백배에서 수천배로 증폭되어 -2.5V에서 +2.5V범위의 신호로 증폭된다. 도 6b는 상기에서 설명한 대역통과필터(7)의 후단회로인 증폭기군(8)회로의 일 실시 예인 블럭도를 보여 주고 있다. 제1 가산기(16) 또는 제2 가산기(18)는 전술한 바 있는 도 6a의 가산기회로와 동일 구조를 가지고 있으며 제 1증폭기 (15)및 제 2증폭기(17)회로 후단에 각각 연결되어 있다. 상기의 제1 또는 제2 가산기회로를 통해 상기의 내부 임피던스전압(V_IS')신호는 0V ~ +5V의 신호로 쉬프트되어 A/D컨버터(9)에 입력되어 지게 된다. 상기에서는 2단의 증폭기군을 가진 연산증폭기군(8)회로에 대하여 설명하고 있으나, 측정범위가 넓은 경우에는 설계자의 결정에 의해 수개 단의 증폭기(15,17,19) 및 가산기(16,18, 20)로 구성된 증폭기군을 사용할 수 있다.

내부 임피던스값 연산시 도 1에 표시된 바와 같이 축전지셀에 흐르는 교류전류(Is)신호가 필요하게 되며, 상기 교류전류(Is)신호는 증폭기(12)를 통해 적정한 레벨로 증폭되어 상기 멀티플렉서(MUX)회로의 또 다른 입력단에 연결된다. 공지의 써미스터센서에서 만들어진 온도신호는 공지의 휘스톤브릿지회로(13) 및 또 다른 증폭기(14)를 통해 적절한 레벨로 증폭되어 상기 멀티플렉서(MUX)회로의 또 다른 입력단에 연결되어 CPU(10)에서 연산,계측되어 지게 된다.

이와 같이 본 발명은 상기 차동증폭기(1)의 옵셋단자에 적정한 부(-)레벨의 정전압을 인가함으로써 축전지의셀 단자전압이 1 ~ 21V범위인 경우에도 이의 신호를 마이크로 컨트롤라(MCU)에서 허용되는 최대 레벨신호로 변환하여 해상도를 12비트이상으로 높이고 아울러 차동증폭기(1)의 출력 후단에 직류 커플링회로를 둠으로써 측정회로의 4단자망 출력단자에서 본 입력임피던스를 최대한 높여 기성임피던스에 의한 측정오차를 줄일 수 있으므로 미세한 내부 임피던스전압(V_IS')신호를 정확하게 측정할 수 있는 효과가 있게 되는 것이며 특히 상기 차동증폭기(1)로써 고입력 동상전압형을 사용하면 차동증폭기의 비반전 및 반전입력회로에 백 ㏀급의 큰 저항이 연결되어 있으므로 입출력 상호 회로간을 절연시키는 효과를 갖게 된다. 또 다른 실시 예로써 마이크로 콘트롤라(MCU)내에 내장된 A/D컨버터를 채택하여 기능을 구현할 수 있는 적절한 방안을 제시하고 있는 것이다.

이미 설명된 바와 같이 본 발명은 축전지셀 전압(V_DC)과 내부 임피던스전압(V_IS')을 측정회로의 영향을 받지 않고 한개의 고입력 동상전압형 차동증폭기(High common mode voltage differential amplifier)를 사용하여 넓은 범위의 축전지셀 전압을 정밀하게 측정할 수 있을 뿐 만 아니라 축전지셀 전압 직류성분중에 첨가된 내부 임피던스전압신호를 콘덴서를 사용하여 커플링시키고 용도에 맞춰 A/D컨버터를 채택하여 이의 신호를 정밀하고 해상도 높게 얻을 수 있는 방안을 제시한다. 또한 적절하게 설계된 대역통과필터(BNP)에 의하여 내부 임피던스전압신호를 측정 연산처리시에 리플 노이즈 신호에 의한 영향을 배제할 수 있어 효과적으로 내부 임피던스의 참값만을 취할 수 있게 한다.

Claims

축전지셀의 단자전압 및 내부 임피던스값을 측정 연산하는 회로에 있어서,

축전지 단자(+,-)에 입력측이 연결되는 차동증폭기와;

상기 차동증폭기의 옵셋단자에 연결된 기준 정전압회로와;

상기 차동증폭기의 출력측에 연결되어 내부 임피던스전압신호를 얻는 직류커플링회로와;

상기 내부 임피던스전압신호와 유사한 주파수대의 신호만을 통과시키는 대역통과필터와;

축전지셀에 흐르는 교류전류(Is)신호, 및 상기 내부 임피던스전압신호와 상기 차동증폭기 출력으로부터 얻어지는 축전지셀 직류전압(V_DC)을 포함하는 신호들을 디지털값으로 변환하기 위한 A/D컨버터와;

상기 A/D컨버터의 출력신호들을 받아 내부 임피던스값을 연산하는 CPU를 포함하는 것을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 1 에 있어서,

상기 A/D컨버터는,

수개의 입력채널을 가진 멀티플렉서(MUX)회로 및 ADC회로로써 구성됨을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 1 에 있어서,

상기 A/D컨버터 및 CPU가 상용화된 마이크로 콘트롤라(MCU)소자로 대치되는 것을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 2 에 있어서,

상기 A/D컨버터 및 CPU가 상용화된 마이크로 콘트롤라(MCU)소자로 대치되는 것을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 축전지셀 직류전압(V_DC)신호가 분압기/버퍼회로로써 분압되어 가산기에서 0~5V 범위의 신호레벨로 쉬프트되고,

상기 내부 임피던스전압신호는 증폭기와 상기 각 증폭기의 후단에 연결된 가산기로 구성되는 연산증폭기군에서 0~5V 범위의 신호레벨로 쉬프트되어 상기 A/D컨버터 또는 ADC회로에 입력되어짐을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 대역통과필터는,

입력신호가 저항(R1) 및 콘덴서(C2)를 거쳐 연산증폭기의 반전 입력단에 연결되고 상기 저항(R1) 및 콘덴서(C2)의 공통연결점과 상기 연산증폭기(IC1) 출력단자 사이에 콘덴서(C1)가 연결되고 또한 상기 연산증폭기(IC1)의 반전 입력단자와 출력단자 사이에는 저항(R3)이 연결되어 지는 구조를 가진 협대역 통과필터를 2단 종속으로 접속한 형태로 구성되어 짐을 특징으로 하는 축전지셀 단자전압 및 내부임피던스 측정 회로.
축전지셀의 단자전압 및 내부 임피던스값을 측정 연산하는 회로에 있어서,

고입력 동상전압형 차동증폭기의 출력을 버퍼링(Buffering)하여 얻어지는 축전지셀 직류전압(V_DC)신호와;

고입력 동상전압형 차동증폭기 및 대역통과필터를 통해 얻어지는 내부 임피던스전압(V_IS')신호와;

내부 임피던스연산에 필요한 교류전류(Is)를 포함하는 아날로그 신호들이 A/D컨버터의 멀티플렉서(MUX)회로 입력 채널에 각각 연결되고,

CPU의 선택(Select)신호에 의해 상기의 아날로그 신호가 ADC회로에 입력되어짐을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 기준 정전압회로는,

2개의 정전압 다이오드(ZD2, ZD3) 및 전류제한 저항(R3)이 직렬로 연결된 형태로 구성되어 지고, 상기 기준 정전압 다이오드(ZD2)의 ADJ단자에 연결되어지는 가변저항으로써 옵셋기준전압(V_ref)을 미세하게 가변할 수 있는 특징을 가진 축전지셀 단자전압 및 내부 임피던스 측정 회로.
청구항 1 또는 청구항 2 또는 청구항 7 에 있어서,

상기 A/D컨버터는 ± 10V 범위의 아날로그 입력신호를 12비트 디지털신호로 변환가능한 AD7891 또는 동등 모델규격이 사용됨을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기의 차동증폭기(1)는,

입력임피던스가 높은 차동형 연산증폭기소자와;

고입력 동상전압이 인가될 수 있도록 상기 차동형 연산증폭기소자의 반전 및 비반전 입력회로에 각각 연결되는 수백 킬로옴(㏀)저항과;

부(-)정전압이 인가되어 출력을 옵셋(Offset)화하는 옵셋단자를 포함하는 형태로 구성됨을 특징으로 하는 축전지셀 단자전압 및 내부 임피던스 측정 회로.