KR100618585B1 - 유기전계발광 표시소자 - Google Patents
유기전계발광 표시소자 Download PDFInfo
- Publication number
- KR100618585B1 KR100618585B1 KR1020030100791A KR20030100791A KR100618585B1 KR 100618585 B1 KR100618585 B1 KR 100618585B1 KR 1020030100791 A KR1020030100791 A KR 1020030100791A KR 20030100791 A KR20030100791 A KR 20030100791A KR 100618585 B1 KR100618585 B1 KR 100618585B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- light emitting
- organic light
- layer
- region
- Prior art date
Links
- 238000005401 electroluminescence Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000003860 storage Methods 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005192 partition Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 100
- 239000010409 thin film Substances 0.000 claims description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000012780 transparent material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000013081 microcrystal Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 128
- 239000011229 interlayer Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 공정을 단순화하고, 개구율을 향상시킬 수 있는 액티브 매트릭스형 유기전계발광 표시소자 및 그 제조방법에 관한 것으로, 기판을 준비하는 단계와, 상기 기판 상에 전도막 및 반도체층을 순차적으로 증착하는 단계와, 제1마스크 공정을 통해 상기 전도성막 및 반도체층을 패터닝하여 제1전극과 액티브층을 형성하는 단계와, 상기 제1전극 및 액티브층 상에 제1절연막 및 제1금속막을 증착한 후, 제2마스크 공정을 통해 상기 제1금속막을 패터닝함으로써, 게이트전극 및 제1스토리지전극을 형성하는 단계와, 상기 액티브층 양측 영역에 불순물의 주입하여 소스영역 및 드레인영역을 형성하는 단계와, 상기 게이트전극 상에 제2절연막 증착한 후, 제3마스크 공정을 통해 상기 제2절연막을 패터닝함으로써, 상기 화소전극, 드레인/소스영역 및 스토리지 하부전극의 일부를 노출시키는 제1∼4콘택홀을 형성하는 단계와, 상기 제1∼4콘택홀이 형성된 제2절연막 상에 제2금속막을 증착한 다음, 제4마스크 공정을 통해 상기 제3금속막을 패터닝함으로써, 상기 제1 및 제3콘택홀을 통해 제1전극 및 드레인영역을 연결하는 드레인전극과, 상기 제2콘택홀을 통해 소스영역과 연결되는 소스전극 및 상기 제1스토리지전극 상부에 형성되며 소스전극과 연결되는 파워라인을 형성하는 단계와, 상기 드레인/소스전극 및 파워라인 상부에 제3절연막을 증착한 후, 제5마스크 공정을 통해 상기 제1전극을 노출시키는 격벽을 형성하는 단계를 포함하여 이루어지는 유기전계발광 표시소자의 제조방법을 제공한다.
Description
도 1은 종래 유기전계발광 표시소자의 일부를 도시한 단면도.
도 2는 유기전계발광 표시소자의 등가회로도를 나타낸 도면.
도 3a∼3g는 본 발명에 따른 유기전계발광 표시소자의 제조공정을 나타낸 공정 단면도.
도 4a∼4e는 유기발광소자의 제1전극 및 구동소자의 액티브층을 형성하기 위한 회절마스크 공정을 나타낸 공정 단면도.
도 5는 본 발명의 다른 실시예를 나타낸 도면.
도 6는 본 발명의 또 다른 실시예를 나타낸 도면.
***도면의 주요부분에 대한 부호의 설명***
210,310,410: 기판 220,320,420: 반도체층
221a: 제1스토리지전극 221b: 제2스토리지전극
220': 액티브층 220a: 제1영역
220b: 제2영역 221: 파워라인
221a: 제1스토리지전극 221b: 제2스토리지전극
223: 제1절연막 225: 제2절연막
228: 제3절연막 230: 게이트전극
250: 구동소자의 제1전극 260: 구동소자의 제2전극
270': 유기발광소자의 제1전극 272: 유기발광층
275: 유기발광소자의 제2전극
227a∼227d: 제1∼제4콘택홀
본 발명은 유기전계발광표시소자에 관한 것으로, 특히 공정을 단순화하고, 개구율을 향상시킬 수 있는 유기전계발광 표시소자 및 그 제조방법에 관한 것이다.
최근 표시장치의 대형화에 따라 공간 점유가 적은 평면표시소자의 요구가 증대되고 있는데, 이러한 표면표시소자 중 하나로서 전계발광소자가 주목되고 있다.
상기 전계발광소자는 사용하는 재료에 따라 무기전계발광소자와 유기전계발광소자로 나뉘어지는데, 이중 유기전계발광소자는 전자주입전극(음극)과 정공주입전극(양극) 사이에 형성된 유기발광층에 전하를 주입하면 전자와 정공이 쌍을 이룬 후, 소멸하면서 빛을 내는 소자로써, 플라즈마 표시패널(Plasma Display Panel)이나 무기발광소자에 비해 낮은 전압(예컨대, 10V 이하)으로 구동할 수 있다는 장점이 있어 연구가 활발하게 진행되고 있다.
상기한 바와 같은 유기전계발광표시소자는 유리와 같은 투명기판 상에 캐소드전극과 애노드전극이 유기발광층의 개재하에 서로 대향하여 배치되며, 그 애노드전극과 캐소드전극 사이에 인가되는 전압에 의하여 유기발광층에서 빛이 발광시키 게 된다. 이때, 에노드전극은 정공을 원할하게 공급함과 아울러 유기발광층에서 발광된 빛이 잘 투과될 수 있도록 투명한 전도성 물질인 ITO(indium-tin-oxide) 박막으로 형성되며, 애노드전극은 전자를 원할하게 공급할 수 있도록 일함수가 낮은 금속으로 형성된다.
따라서, 상기 캐소드전극과 애노드전극에 각각 (+), (-) 전압이 인가되면, 애노드전극으로부터 주입되는 정공과 캐소드전극으로부터 주입되는 전자가 유기발광층 내에서 재결합하여 빛이 방출된다.
한편, 유기전계발광표시소자는 단위 화소가 매트릭스 형태로 배치되며, 각각의 단위 화소에 구비되는 구동소자 및 스위칭소자를 통해 단위 화소의 유기발광층을 선택적으로 구동시킴으로써, 영상을 표시하게 되며, 상기 구동소자 및 스위칭소자는 박막트랜지스터로 이루어진다.
도 1은 일반적인 유기전계발광 표시소자를 나타낸 것으로, 특히 유기발광소자 및 박막트랜지스터의 단면을 도시한 것이다.
도면에 도시한 바와 같이, 유기전계발광표시소자(100)는 박막트랜지스터(TR), 유기발광소자(EL) 및 축적용량(Cst)을 포함하여 구성된다.
박막트랜지스터(TR)는 구동소자로써, 액티브층(120), 게이트전극(130) 및 드레인/소스전극(150/160)으로 구성되며, 상기 게이트전극(130)과 액티브층(120) 사이에는 이들간의 절연을 위하여 게이트절연막(123)이 개재되어 있다. 또한, 상기 액티브층(120)의 양쪽 가장자리에는 고농도의 불순물이 주입된 드레인/소스영역(123a/123b)이 형성되어 있으며, 이들은 상기 드레인/소스전극 (150/160)에 각각 연결되어 있다.
유기발광소자(EL)는 상기 박막트랜지스터(TR)의 드레인전극(160)과 접속된 애노드전극(170)과 캐소드전극(175) 및 그 사이에 개재된 유기발광층(172)으로 구성되며, 상기 애노드전극(170)은 화소전극으로써, 투명한 전도성물질로 형성되어 있다.
축적용량(Cst)은 스토리지 하부전극(121a) 및 파원라인(140)과 연결된 스토리지 상부전극(121b)으로 이루어지며, 이들 사이에 개재된 제1층간절연막(125)을 사이에 두고 커패시터를 형성하게 된다. 그리고, 상기 파워라인(140)은 박막트랜지스터(TR)의 소스전극(150)과 연결되어 있다.
상기한 바와 같이 구성된 유기전계발광 표시소자(100)는 다음과 같은 제조공정을 통해 제작된다.
먼저, 투명한 기판(110) 위에 장벽층(105)을 형성하고, 그 위에 다결정 실리콘을 형성한 후, 다결정 실리콘을 제1마스크로 패터닝하여 아일랜드 형태를 가지는 반도체층(미도시)을 형성한다.
이어서, 상기 반도체층 상부에 실리콘 산화막과 같은 절연막(게이트절연막;123)을 증착하고 그 위에 금속과 같은 도전 물질을 증착한 후, 제2마스크를 이용하여 패터닝함으로써 게이트전극(130) 및 스토리지 하부전극(121a)을 형성한다. 이후에, 상기 게이트전극(130)을 마스크로 반도체층에 불순물을 주입하여, 불순물이 주입되지 않은 액티브층(120)과 불순물이 주입된 소스영역(120a) 및 드레인영역(120b)을 형성한다. 여기서, 소스영역(120a) 및 드레 인영역(120b)은 액티브층(120) 양측에 위치한다.
그 다음, 상기 게이트전극(130) 위에 제1층간절연막(125)을 형성하고, 그 위에 금속과 같은 도전물질을 증착한 후, 제3마스크로 패터닝하여, 유기발광소자(EL) 의 캐소드전극 즉, 화소전극(170) 및 스토리지 하부전극(121a) 상부에 스토리지 상부전극(121b)을 형성한다.
이어서, 상기 화소전극(170) 및 스토리지 상부전극(121b) 상부에 제2층간절연막(128)을 형성하고, 제4마스크를 이용하여 패터닝함으로써 화소전극(170), 드레인/소스전극(150,160) 및 스토리지 상,하부전극(121b,121a)의 일부를 노출시키는 콘택홀을 형성한다.
이후에, 제2층간절연막(128) 상부에 금속과 같은 도전물질을 증착하고 제5 마스크로 패터닝하여, 화소전극(170)과 연결되는 소스전극(150), 드레인전극(160) 및 상기 드레인전극(160)과 스토리지 상부전극(121b)을 연결하는 파워라인(140)을 형성한다.
그 다음, 화소전극(170) 상부에 보호층(129)을 형성하고, 제6마스크로 패터닝하여, 상기 화소전극(170)을 드러내도록 격벽을 형성한다.
계속해서, 상기 격벽을 통해 노출된 애노드전극(170) 상부에 유기발광층(172)을 성막하고, 그 위에 금속과 같은 불투명 도전물질을 증착하여 캐소드전극(175)을 형성한다.
상기한 바와 같이, 종래 유기전계발광 표시소자는 6마스크 공정을 통해 박막트랜지스터(TR) 및 축적용량(Cst)이 제작된다. 그러나, 마스크 공정은 박막을 증착 하고 마스크를 이용하여 사진식각하는 공정으로, 상기 사진식각 공정은 세정, 감광 도포, 노광 및 현상, 식각 등 공정을 수반하고 있기 때문에 마스크 수가 많아짐에 따라, 공정시간 및 비용증가하며 생산성이 떨어지게 된다.
또한, 상기 제5마스크 공정에서 드레인/소스전극(150,160) 및 화소전극(170)을 노출시키기 위해 여러층의 절연막을 식각해야 하는데, 이때, 상기 드레인/소스전극(150,160)영역과 화소전극(170) 영역에 형성된 절연막층의 두께가 서로 다르기 때문에, 화소전극(170) 영역에 형성되는 콘택홀의 크기가 설계 사이즈보다 커지게 되는 문제가 발생하게 된다. 다시 말해, 드레인/소스전극(150,160)를 노출시키기 위해서는 게이트절연막(123) 및 제1,2층간절연막(125,128)을 식각 해내야 하는 반면에, 화소전극(170)을 노출시키기 위해서는 제2층간절연막(128)만을 식각하면 된다. 그러나, 식각시간이 동일하게 때문에, 상기 화소전극(170) 위의 제2층간절연막(128)이 과식각(over etching)되어 콘택홀의 크기가 커지게 된다. 이때, 상기 콘택홀 상부에는 불투명 금속물질이 형성되기 때문에, 콘택홀의 크기가 커지게 되면 개구율이 감소하는 문제가 발생하게 된다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 화소전극 및 액티브층 1회 마스크 공정으로 형성함으로써, 제조공정을 단순화하여 생산성 향상 및 비용절감을 꾀할 수 있는 유기전계발광 표시소자의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 화소전극과 드레인전극을 연결시키기 위해 형성되는 콘택홀의 깊이를 동일하게 구성하여, 상기 화소전극을 드러내는 콘택홀 영역이 과식각되는 것을 막음으로써, 개구율 향상을 꾀할 수 있는 유기전계발광 표시소자 및 그 제조방법을 제공하는 데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 유기전계발광 표시소자는 기판을 준비하는 단계와, 상기 기판 상에 전도막, 제1절연막 및 반도체층을 순차적으로 적층하는 단계와, 제1마스크 공정을 통해 상기 전도막, 제1절연막 및 반도체층을 패터닝하여 제1전극과 액티브층을 형성하는 단계와, 상기 제1전극 및 액티브층 상에 제2절연막 및 제1금속막을 증착한 후, 제2마스크 공정을 통해 제1금속막을 패터닝함으로써, 게이트전극 및 제1스토리지전극을 형성하는 단계와, 상기 액티브층의 양측 영역에 불순물을 주입하여 소스영역 및 드레인영역을 형성하는 단계와, 상기 게이트전극 상에 제3절연막 증착한 후, 제3마스크 공정을 통해 상기 제3절연막을 패터닝함으로써, 상기 화소전극, 드레인/소스영역 및 제1스토리지전극의 일부를 노출시키는 제1∼4콘택홀을 형성하는 단계; 상기 제1∼4콘택홀이 형성된 제3절연막 상에 제2금속막을 증착한 다음, 제4마스크 공정을 통해 상기 제2금속막을 패터닝함으로써, 상기 제1 및 제3콘택홀을 통해 제1전극 및 드레인영역을 연결하는 드레인전극과, 상기 제2콘택홀을 통해 소스영역과 연결되는 소스전극 및 제1스토리지전극 상부에 배치되며 소스전극과 연결되는 파워라인을 형성하는 단계와, 상기 드레인/소스전극 및 파워라인 상부에 제4절연막을 증착한 후, 제5마스크 공정을 통해 상기 제1전극을 노출시키는 격벽을 형성하는 단계를 포함하여 이루어진다.
상기 반도체층을 형성하는 단계는 상기 제1절연막 상에 비정질실리콘막을 형성한 후, 상기 비정질실리콘막에 레이져를 조사하여 폴리실리콘을 형성하는 단계로 이루어진다.
그리고, 상기 제1전극 및 액티브층을 형성하는 단계는 상기 반도체층 상부에 포토레지스트(photo resist;PR)를 도포하는 단계와, 상기 PR막 상부에 슬릿영역 및 완전투과영역이 구성된 회절마스크를 배치한 후, 자외선을 조사하는 단계와, 자외선이 조사된 PR막을 현상하여 슬릿영역 및 완전투과영역에 자외선이 조사된 영역에 남아있는 제1PR패턴 및 제2PR패턴을 형성하는 단계와, 상기 제1PR패턴 및 제2PR패턴을 마스크로 하여 상기 전도막, 제1절연막 및 반도체층을 식각함으로써, 액티브층을 형성하는 단계와, 및 상기 제1PR패턴을 제거한 후, 제1PR패턴이 제거된 영역에 남아있는 반도체층 및 제1절연막을 제거함으로써 화소전극을 형성하는 단계로 이루어진다. 이때, 상기 회절마스크의 슬릿영역에 조사된 광에 의해 남게되는 제1PR패턴의 두께는 완전투과영역에 조사된 광에 의해 남게되는 제2PR패턴의 두께보다 얇게 형성된다.
아울러, 상기 격벽을 통해 노출된 제1전극 상에 유기발광층을 형성한 후, 그 상부에 제2전극을 형성하는 단계를 추가로 포함하며, 상기 제2전극은 불투명 물질로 형성하거나, ITO, IZO, ITZO와 같은 투명물질로 형성할 수 있다. 상기 제1전극도 마찬가지로, 제1전극은 불투명 물질로 형성하거나, ITO, IZO, ITZO와 같은 투명 물질로 형성할 수 있다.
또한, 상기 제1절연막은 상기 반도체층에 레이져를 조사하는 단계에서 하부층 즉, 전도막에 미치는 영향을 차단하기 위해 4000Å 이상으로 형성한다.
또한, 본 발명은 기판을 준비하는 단계와, 상기 기판 상에 전도막 및 반도체층을 순차적으로 증착하는 단계와, 제1마스크 공정을 통해 상기 전도성막 및 반도체층을 패터닝하여 제1전극과 액티브층을 형성하는 단계와, 상기 제1전극 및 액티브층 상에 제1절연막 및 제1금속막을 증착한 후, 제2마스크 공정을 통해 상기 제1금속막을 패터닝함으로써, 게이트전극 및 제1스토리지전극을 형성하는 단계와, 상기 액티브층 양측 영역에 불순물의 주입하여 소스영역 및 드레인영역을 형성하는 단계와, 게이트전극 상에 제2절연막 증착한 후, 제3마스크 공정을 통해 상기 제2절연막을 패터닝함으로써, 상기 화소전극, 드레인/소스영역 및 스토리지 하부전극의 일부를 노출시키는 제1∼4콘택홀을 형성하는 단계와, 상기 제1∼4콘택홀이 형성된 제2절연막 상에 제2금속막을 증착한 다음, 제4마스크 공정을 통해 상기 제3금속막을 패터닝함으로써, 상기 제1 및 제3콘택홀을 통해 제1전극 및 드레인영역을 연결하는 드레인전극과, 상기 제2콘택홀을 통해 소스영역과 연결되는 소스전극 및 상기 제1스토리지전극 상부에 형성되며 소스전극과 연결되는 파워라인을 형성하는 단계와, 상기 드레인/소스전극 및 파워라인 상부에 제3절연막을 증착한 후, 제5마스크 공정을 통해 상기 제1전극을 노출시키는 격벽을 형성하는 단계를 포함하여 이루어진다.
이때, 상기 반도체층은 마이크로 크리스탈 실리콘으로 형성할 수 있으며, 이 러한 경우, 레이져공정을 진행하지 않기 때문에, 전도막과 반도체층 사이에 절연막을 따로 형성하지 않아도 된다.
또한, 상기 반도체층은 레이져공정을 생략하고도, 바로 다결정실리콘을 형성할 수도 있다. 즉, 성막후 바로 다결정실리콘이 되는 것으로, 이때에도 전도막과 반도체층 사이에 절연막을 형성할 필요가 없다.
또한, 본 발명은 발광이 이루어지는 유기발광소자와 상기 유기발광소자를 구동시키기 위한 박막트랜지스터 및 축척용량을 포함하여 구성되는 유기전계발광 표시소자에 있어서, 기판을 준비하는 단계와, 상기 기판 상에 전도막, 제1절연막 및 다결정실리콘막을 형성한 후, 회절마스크를 통해 전도막, 제1절연막 및 다결정실리콘막을 패터닝함으로써, 유기발광소자의 제1전극 및 박막트랜지스터의 액티브층을 형성하는 단계와, 상기 제1전극 및 액티브층 상부에 제2절연막 및 제1금속막을 증착한 다음, 상기 제1금속막을 패터닝하여, 상기 액티브층 상부에 형성된 게이트전극 및 제1스토리지전극을 형성하는 단계와, 상기 게이트전극을 마스크로 하여 상기 액티브층의 양측에 불순물을 주입하여 제1 및 제2영역을 형성하는 단계와, 상기 게이트전극 및 제1스토리지전극 상부에 제3절연막을 증착한 다음, 이를 패터닝하여 유발광소자의 제1전극의 일부를 노출시키는 제1콘택홀, 상기 제1 및 제2영역을 노출시키는 제2 및 제3콘택홀 및 상기 제1스토리지전극을 노출시키는 제4콘택홀을 형성하는 단계와, 및 상기 제1∼4콘택홀이 형성된 제3절연막 상에 제2금속막을 증착한 다음, 이를 패터닝하여 상기 제1 및 제3콘택홀을 통해 유기발광소자의 제1전극 및 제1영역을 연결하는 박막트랜지스터의 제1전극과, 상기 제2콘택홀을 통해 제2영 역과 연결되는 박막트랜지스터의 제2전극 및 상기 제1스토리지전극 상부에 형성되며 박막트랜지스터의 제2전극과 연결되는 제2스토리지전극을 형성하는 단계를 포함하여 이루어진다.
아울러, 상기 박막트랜지스터의 제1,2전극 및 파워라인 상부에 제4절연막을 증착한 후, 이를 패터닝하여 유기발광소자의 제1전극을 노출시키는 격벽을 형성하는 단계와, 상기 격벽을 통해 노출된 제1전극 상에 유기발광층을 성막하는 단계와, 상기 유기발광층 상에 유기발광소자의 제2전극을 형성하는 단계를 추가로 포함한다.
상기 박막트랜지스터의 제1전극 및 제1영역은 소스전극 및 소스영역이고, 제2전극 및 제2영역은 드레인전극 및 드레인영역이다. 또는, 박막트랜지스터의 제2전극 및 제2영역은 소스전극 및 소스영역이고, 제1전극 및 제1영역이 드레인전극 및 드레인영역이 될 수도 있다.
상기 유기발광소자의 제1전극은 애노드전극이고, 상기 제2전극은 캐소드전극이며, 반대로, 제1전극이 캐소드전극이고, 상기 제2전극이 애노드전극이 될 수도 있다.
그리고, 상기 제1스토리지전극 및 제2스토리지전극은 제2절연막을 사이에 두고 축적용량을 형성한다.
상기한 바와 같은 본 발명의 유기전계발광 표시소자는 유기발광소자의 제1전극(즉, 화소전극)과 박막트랜지스터의 액티브층을 1회의 마스크공정을 통해 형성함으로써, 종래에 비해 마스크공정 수를 1회 줄일 수 있는 잇점이 있다.
또한, 상기 유기발광소자의 제1전극 및 박막트랜지스터의 드레인/소스전극을 노출시키기 위해 식각되는 절연막의 두께가 동일하기 때문에, 제1전극을 노출시키는 제1콘택홀의 과도식각(over ething)을 막을 수가 있다. 이에 따라, 상기 제1콘택홀에 채워지는 불투명 물질의 면적이 줄기 때문에 개구율을 향상시킬 수가 있다.
도 2는 상기한 바와 같이 제조된 유기전계발광 표시소자의 구동회로를 나타낸 것으로, 도면에 도시된 바와 같이, 유기전계발광 표시소자는 게이트신호를 공급하는 제n행의 게이트라인(Gn)과, 데이터신호를 공급하는 제m열의 데이터라인(Dm) 및 전원전압을 공급하는 제m열의 파워라인(Pm)에 의해 구획된 영역에 제1, 제2박막트랜지스터(TR1,TR2)가 설치되어 구성된다. 이때, 상기 게이트라인(Gn)과 데이터라인(Dm)은 서로 직교하고, 그 교차점 부근에 유기발광소자(EL) 및 그 유기발광소자(EL)를 구동하는 제1, 제2박막트랜지스터(TR1,TR2)가 구비된다.
도면에는 자세히 도시하지 않았지만, 상기 유기발광소자(EL)는 상기 제2박막트랜지스터(TR2)의 드레인전극(D2)에 접속되는 애노드전극과, 접지라인에 접속된 캐소드전극, 및 상기 캐소드전극과 애노드전극 사이에 형성된 유기발광층으로 구성되며, 유기발광층은 정공 수송층, 발광층 및 전자 수송층을 포함하여 이루어진다.
또한, 일측전극이 상기 제1박막트랜지스터(TR1)의 드레인전극(D1) 및 제2박막트랜지스터(TR2)의 게이트전극(G2)에 공통 접속하고, 타측전극이 제2박막트랜지스터의 소스전극(D2) 및 파워라인(Pm)에 접속되는 캐패시터(Cst)가 구비된다.
여기서, 상기 제1박막트랜지스터(TR1)는 상기 게이트라인(Gn)에 접속되어 데이터 신호를 공급받는 소스전극(S1)과, 상기 제2박막트랜지스터(TR2)의 게이트전극(G2)에 접속되는 드레인전극(D1)으로 구성되어, 상기 유기발광소자(EL)를 스위칭한다.
그리고, 상기 제2박막트랜지스터(TR)는 상기 제1박막트랜지스터(TR1)의 드레인전극(D1)에 접속되는 게이트전극(G2)과, 상기 유기발광소자(EL)의 애노드전극에 접속되는 드레인전극(D2)과, 파워라인(Pm)접지라인에 접속되는 소스전극(D2)으로 구성되어, 상기 유기발광소자(EL)의 구동용소자로 작용한다.
이하, 첨부된 도면을 통해 상기한 바와 같이 이루어지는 본 발명의 유기전계발광 표시소자에 대하여 좀 더 상세하게 설명하도록 한다.
도 3a∼도 3g는 본 발명의 실시예에 따른 유기전계발광 표시소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 3a에 도시된 바와 같이, 유기발광층(EL), 박막트랜지스터(TR) 및 축적용량(Cst)을 형성하고자 하는 기판(210)을 준비한다. 그 다음, 상기 기판(210) 상에 전도성막(270)을 증착 한 후, 그 상부에 제1절연막(205) 및 비정질실리콘막을 연속 증착한 다음, 상기 비정질실리콘막에 레이져를 조사하여 다결정실리콘막(220)을 형성한다. 이때, 상기 전도성막(270)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 물질을 스퍼터링 증착방법을 통해 증착할 수 있으며, 상기 제1절연막(205)은 SiOx 또는 SiNx와 같은 무기물질을 사용하여 형성한다. 한편, 상기 전도성막(270)은 Al 및 AlNd와 같이 빛의 반사율이 우수한 불투명한 불투명 물질로 형성하는 것도 가능하다.
상기 제1절연막(205)은 상기 비정질실리콘을 다결정실리콘으로 바꾸는 열처 리 공정에서 온도가 높아짐에 따라, 기판 위에 형성된 투명한 전도성막(270)의 특성이 열화되는 것을 방지하기 위해 형성하는 것으로, 열처리시 열을 흡수하여 투명한 전도성막(270)의 온도가 올라가는 것을 막아준다.
이어서, 전도성막(270), 제1절연막(205) 및 다결정실리콘막(220)을 제1마스크 공정에 의해 패터닝함으로써, 도 3b에 도시된 바와 같이, 유기발광소자(EL)의 제1전극(270') 및 박막트랜지스터(TR)의 액티브층(220')을 형성한다. 그리고, 그 상부에 SiOx 또는 SiNx와 같은 무기물질을 증착하여 제2절연막(223)을 형성한다.
이때, 제1마스크 공정에서는 1개의 마스크를 통해 상기 유기발광소자의 제1전극(270') 및 박막트랜지스터의 액티브층(220')을 형성해야 하기 때문에 회절마스크를 사용하게 된다. 즉, 회절마스크는 광투과영역이 슬릿구조를 가지며, 상기 슬릿구조를 통해 조사되는 노광량은 빛을 모두 투과시키는 완전투과영역에 조사된 노광량보다 적기 때문에, 포토레지스트(PR)를 도포한 후, 상기 PR층에 부분적으로 슬릿구조 및 완전투과영역를 가지는 마스크를 사용하여 노광하게 되면, 슬릿영역에 남아있는 PR의 두께와 완전투과영역에 남았는 PR의 두께가 다르게 형성된다. 즉, 포지티브(positive) PR인 경우에는 슬릿영역을 통해 빛이 조사된 PR의 두께가 완전투광영역에 비해 두껍에 형성되는 반면에, 네거티브(negative) PR인 경우에는 완전투과영역에 남아있는 PR의 두께가 두껍게 형성된다.
따라서, 본 발명은 이러한 회절마스크의 특성을 이용하여 유기발광소자의 제1전극(270') 및 박막트랜지스터의 액티브층(220')을 형성한다.
도 4a∼4e에 도시한 도면을 통해 회절마스크를 이용한 유기발광소자(EL)의 제1전극(270') 및 박막트랜지스터(TR)의 액티브층(220')의 제조방법에 대하여 좀더 상세히 설명하면, 먼저, 도 4a에 도시된 바와 같이, 기판(210)의 맨 상부에 형성된 다결정실리콘막(220) 위에 PR막(241)을 도포한다. 그리고, 빛에 대한 투과영역이 선택적으로 형성된 회절마스크(290)로 PR막(241)을 블로킹(blocking)한 다음 자외선(도면 상의 화살표)을 조사한다. 이때, 상기 회절마스크(290)에는 슬릿영역을 통해 일부 빛만 투과시키는 제1투과영역(A)과 조사되는 빛을 모두 투과시키는 제2투과영역(B)이 형성되어 있다.
상기 회절마스크(290)를 통해 빛이 조사된 PR막(241)을 현상하게 되면, 도 4b에 도시한 바와 같이, 제1 및 제2투과영역(A,B)을 통해 빛이 조사된 영역에 두께가 서로 다른 PR(241a, 241b)이 남게된다. 이때, 상기 제1투과영역(A)에 형성된 제1PR패턴(241a)은 제2투과영역(B)에 형성된 제2PR패턴(241b)보다 얇게 형성된다. 이것은 네거티브 PR을 사용했기 때문이며, 포지티브 PR을 사용하여 형성할 수도 있다.
이어서, 상기와 같이 형성된 제1 및 제2PR패턴(241a,241b)을 마스크로 하여, 그 하부에 형성된 전도성막(270), 제1절연막(205) 및 다결정실리콘막(220)을 식각함으로써, 도 4c에 도시된 바와 같이, 상기 제2PR패턴(241b) 하부에 박막트랜지스터(TR)의 액티브층(220')을 형성한다. 이때, 식각방법은 습식식각 또는 건식식각을 사용할 수 있으며, 상기 두 방법을 모두 사용할 수도 있다.
그 다음, 도 4d에 도시한 바와 같이, 에싱(ashing)공정을 통해 상기 제1PR패턴(241a)을 제거한다. 이때, 상기 제2PR패턴(241b)도 제1PR패턴(241a)의 두께 만큼 제거된다. 이어서, 상기 유기발광소자 영역에 노출된 제1절연막 및 다결정실리콘 패턴(205,220)을 제거함으로써 도 4e에 도시된 바와 같이, 유기발광소자(EL)의 제1전극(270')을 완성하고, 액티브층(220') 상에 남아 있는 제2PR패턴(241b)을 제거한다. 이로써, 1회의 회절마스크 공정에 의해 유기발광소자의 제1전극(270') 및 박막트랜지스터의 액티브층(220')을 형성한다.
상기한 바와 같이, 1회의 회절마스크 공정을 통해 유기발광소자의 제1전극(270') 및 박막트랜지스터의 액티브층(220')이 형성되면, 도 3c에 도시한 바와 같이, 제1전극(270') 및 액티브층(220')을 포함하는 기판 전면에 도포된 제2절연막(223) 상에 제1금속막(미도시)을 형성한 다음, 제2마스크 공정을 통해 제1금속막을 패터닝함으로써, 액티브층(220') 상부에 배치되는 게이트전극(230) 및 스토리지영역(Cst)에 위치하는 제1스토리지전극(221a)을 형성한다. 이어서, 게이트전극(230)을 마스크로 이용하여 상기 액티브층(220')의 가장자리에 불순물 이온을 주입함으로써, 제1영역(220a) 및 제2영역(220b)을 형성한다. 이때, 상기 제1영역 및 제2영역 중 하나는 소스영역이고, 다른 하나는 드레인영역이 된다.
그 다음, 상기 게이트전극(230) 및 제1스토리지전극(221a) 위에 제2절연막(225)을 형성한 후, 제3마스크공정을 통해 제3절연막(225)을 패터닝함으로써, 도 3d에 도시된 바와 같이, 유기발광소자(EL)의 제1전극(270')을 노출시키는 제1콘택홀(227a)과 박막트랜지스터(TR)의 제1영역(220a) 및 제2영역(220b)을 노출시키는 제2,3콘택홀 (227b,227c) 및 축적용량(Cst)의 제1스토리지전극(221a)을 노출시키는 제4콘택홀(227d)을 형성한다.
이후에, 제1∼4콘택홀(227a∼227d)이 형성된 제3절연막(225) 상에 제2금속막(미도시)을 증착한 다음, 제4마스크 공정을 통해, 도 3e에 도시된 바와 같이, 박막트랜지스터의 제1 및 제2전극(250,260)과, 상기 제2전극(260)과 연결되어 박막트랜지스터에 전원전압을 인가하는 파워라인(221) 및 상기 제1스토리지전극(221a)와 함께 축적용량을 형성하는 제2스토리지전극(221b)을 형성한다. 이때, 상기 제1전극(250)은 제1 및 제2콘택홀(227a,227b)을 통해 유기발광소자(EL)의 제1전극(270) 및 박막트랜지스터(TR)의 제1영역(220a)을 연결하며, 상기 제2전극(260)은 제3콘택홀(227b)을 통해 박막트랜지스터(TR)의 제2영역(220b)에 접속한다. 이때, 상기 제1전극(250) 및 제2전극(260)은 드레인전극 또는 소스전극이 된다. 또한, 상기 제2스토리지전극(221b)은 파워라인(221)의 일부로 형성되며, 상기 제2절연막(225)을 사이에 두고, 제1스토리지전극(221a)과 축적용량을 형성한다. 그리고, 제4콘택홀(227d)을 통해 그 일부가 노출된 제1스토리전극(221a)은 그 상부에 형성된 다른 전극라인에 의해 다른소자에 접속되어 있다.
실제로, 유기전계발광 표시소자는 도2에 도시된 바와 같이, 적어도 1개이상의 구동소자 및 스위칭소자가 구비되어 있으며, 상기 구동소자 및 스위칭소자는 모두 다결정실리콘을 액티브층하며, 모두 동일한 구조를 가지는 박막트랜지스터이다. 도면에는 설명의 편의를 위해 임의의 구동소자만을 나타내었으며, 상기 제1스토리지라인(221a)은 제4콘택홀(227d) 통해 다른 소자와 연결되는 것이다.
상기한 바와 같이, 박막트랜지스터가 완성되면, 도 3f에 도시된 바와 같이, 제1 및 제2전극(250,260)과 파워라인(221) 상부에 SiOx, SiNx와 같은 무기물질이 나, BCB와 같은 유기물질을 도포하여 제3절연막(228)을 형성한 다음, 제5마스크 공정을 통해 제1∼제3절연막(223,225,228)을 패터닝함으로써, 상기 유기발광소자(EL)의 제1전극(270')을 노출시키는 격벽(280)을 형성한다.
마지막으로, 도 3g에 도시된 바와 같이, 상기 격벽영역(280)에 유기발광층(272) 및 제2전극(275)을 형성함으로써, 유기발광소자를 제작한다. 이때, 유기발광층(272)은 정공수송층, 발광층 및 전자수송층으로 구성된다.
또한, 상기 유기발광소자의 제2전극(270')은 Al 또는 AlNd와 같이 반사특성이 우수한 불투명한 물질이나, ITO 도는 IZO와 같이 투과특성이 우수한 투명한 물질을 사용하여 형성할 수 있으며, 제1 및 제2전극(270',275) 중에 투명한 물질로 형성되는 것이 화소전극이 된다. 만일, 제1전극(270')이 투명물질이고, 제2전극(275)이 불투명물질인 경우, 기판(210)을 통해 하부발광(bottom emission)이 이루어지며, 그 반대인 경우에는 상부발광(top emission)이 이루어진다. 따라서, 하부발광인 경우에 투명기판(210)을 사용한다.
상기한 바와 같이, 본 발명은 유기발광소자의 제1전극 및 박막트랜지스터의 액티층을 1회의 회절마스크 공정을 통해 형성함으로써, 마스크공정 수를 줄일 수 있는 유기전계발광 표시소자의 제조방법을 제공한다. 이것은, 상기 제1전극을 제1절연막 위에 형성하기 때문에 가능한 것으로, 본 발명은 유기발광소자의 제1전극 및 액티브층을 1회의 마스크 공정으로 형성할 수 있는 구조를 모두 포함한다.
예를 들어, 도 5에 도시한 바와 같이, 기판(310) 전도성막(370)을 형성하고 그 위에 마이크로 크리스탈 실리콘으로 이루어진 반도체층(320)을 형성할 수도 있 다. 이후의 공정은 이전 실시예와 동일하다. 이러한 경우, 기판(310)과 반도체층(320) 사이에 제1절연막을 형성하지 않는다. 즉, 마이크로 크리스탈 실리콘은 비정질 실리콘 내부에 마이크로 사이즈를 가지는 결정들이 불규칙적으로 분포되어 있는 것으로, 비정질 실리콘에 비해 비저항 값이 작아 이를 액티브층으로 사용할 경우 전자의 이동도(mobility)를 향상시켜 박막트랜지스터의 동작속도를 향상시킬 수가 있다. 즉, 비정질 실리콘의 비저항 값은 109Ωcm 이고, 서로 다른 결정체들로 이루어진 다결정실리콘의 경우 비저항 값은 약 105∼100Ωcm이며, 비정질 실리콘내부에 마이크로 사이즈의 결정들이 불규칙하게 분포된 마이크로 크리스탈 실리콘의 비저항 값은 비정질 실리콘과 다결정 실리콘 사이의 비저항을 갖는다. 따라서, 상기 마이크로 크리스탈 실리콘막에 대하여 별도의 열처리가 이루어지지 않기 때문에, 고온에서 전도성막(370)의 손상을 막기 의한 제1절연막을 생략할 수 있다.
또한, 도 6에 도시한 바와 같이, 기판(410) 위에 전도성막(470)을 형성한 후, 그 위에 바로 다결정 실리콘으로 이루어진 반도체층(420)을 형성할 수도 있다. 그리고, 이후의 공정은 이전 실시예와 동일하다. 즉, 상기 반도체층(420)은 성막시 다결정 실리콘이 형성되는 것으로, 이때에도, 전도성막(470)과 반도체층(420) 사이에 개재되는 절연막을 생략할 수 있다.
살펴본 바와 같이, 본 발명에 의하면, 유기발광소자의 제1전극(또는, 화소전극) 및 박막트랜지스터의 액티브층 1회 마스크 공정으로 형성함으로써, 제조공정을 단순화하여 생산성 향상 및 비용절감을 꾀할 수 있다.
또한, 본 발명은 유기발광소자의 제1전극(또는 화소전극) 및 박막트랜지스터를 연결시키기 위해 형성되는 콘택홀의 깊이를 동일하게 구성하여, 상기 화소전극을 드러내는 콘택홀 영역이 과식각되는 것을 막음으로써, 개구율 향상시킬 수 있다.
Claims (22)
- 기판을 준비하는 단계;상기 기판 상에 전도막, 제1절연막 및 반도 체층을 순차적으로 적층하는 단계;제1마스크 공정을 통해 전도막, 제1절연막 및 반도체층을 패터닝하여 제1전극과 액티브층을 형성하는 단계;상기 제1전극 및 액티브층을 포함하는 기판 상에 제2절연막 및 제1금속막을 증착한 후, 제2마스크 공정을 통해 제1금속막을 패터닝함으로써, 게이트전극 및 제1스토리지전극을 형성하는 단계;상기 액티브층의 양측 영역에 불순물을 주입하여 소스영역 및 드레인영역을 형성하는 단계;상기 게이트전극 및 소스/드레인영역을 포함하는 기판 상에 제3절연막을 증착한 후, 제3마스크 공정을 통해 상기 제3절연막을 패터닝함으로써, 상기 제1전극, 드레인/소스영역 및 제1스토리지전극의 일부를 노출시키는 제1∼4콘택홀을 형성하는 단계;상기 제1∼4콘택홀이 형성된 제3절연막 상에 제2금속막을 증착한 다음, 제4마스크 공정을 통해 상기 제2금속막을 패터닝함으로써, 상기 제1 및 제2콘택홀을 통해 제1전극 및 드레인영역을 연결하는 드레인전극과, 상기 제3콘택홀을 통해 소스영역과 연결되는 소스전극 및 제1스토리지전극 상부에 배치되며 소스전극과 연결되는 파워라인을 형성하는 단계; 및상기 드레인/소스전극 및 파워라인 상부에 제4절연막을 증착한 후, 제5마스크 공정을 통해 상기 제1전극을 노출시키는 격벽을 형성하는 단계를 포함하여 이루어지는 유기전계발광 표시소자의 제조방법.
- 제1항에 있어서,상기 반도체층을 형성하는 단계는,상기 제1절연막 상에 비정질실리콘막을 형성하는 단계; 및상기 비정질실리콘막에 레이져를 조사하여 폴리실리콘을 형성하는 단계로 이루어지는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제1항에 있어서,상기 제1전극 및 액티브층을 형성하는 단계는,상기 반도체층 상부에 포토레지스트(photo resist;PR)를 도포하는 단계;상기 PR막 상부에 슬릿영역 및 완전투과영역이 구성된 회절마스크를 배치한 후, 자외선을 조사하는 단계;자외선이 조사된 PR막을 현상하여 슬릿영역 및 완전투과영역에 자외선이 조사된 영역에 남아있는 제1PR패턴 및 제2PR패턴을 형성하는 단계;상기 제1PR패턴 및 제2PR패턴을 마스크로 하여 전도막, 제1절연막 및 반도체층을 식각함으로써, 액티브층을 형성하는 단계; 및상기 제1PR패턴을 제거한 후, 제1PR패턴이 제거된 영역에 남아있는 반도체층 및 제1절연막을 제거함으로써, 화소전극을 형성하는 단계로 이루어지는 것을 특징으로하는 유기전계발광 표시소자의 제조방법.
- 제3항에 있어서, 상기 회절마스크의 슬릿영역을 통해 조사된 광에 의해 남게되는 제1PR패턴의 두께는 완전투과영역에 조사된 광에 의해 남게되는 제2PR패턴의 두께보다 얇은 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제1항에 있어서, 상기 격벽을 통해 노출된 제1전극 상에 유기발광층을 형성한 후, 그 상부에 제2전극을 형성하는 단계를 추가로 포함하여 이루어지는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제5항에 있어서, 상기 제2전극은 불투명 물질로 형성하는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제5항에 있어서, 상기 제2전극은 투명물질로 형성하는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제7항에 있어서, 상기 투명물질은 ITO, IZO, ITZO 중의 하나로 이루어지는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제5항에 있어서, 상기 제1전극은 불투명 물질로 형성하는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제5항에 있어서, 상기 제2전극은 투명물질로 형성하는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제10항에 있어서, 상기 투명물질은 ITO, IZO, ITZO 중의 하나로 이루어지는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제1항에 있어서, 상기 제1절연막의 두께는 4000Å 이상인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 기판을 준비하는 단계;상기 기판 상에 전도막 및 반도체층을 순차적으로 증착하는 단계;제1마스크 공정을 통해 전도막 및 반도체층을 패터닝하여 제1전극과 액티브층을 형성하는 단계;상기 제1전극 및 액티브층을 포함하는 기판 상에 제1절연막 및 제1금속막을 증착한 후, 제2마스크 공정을 통해 상기 제1금속막을 패터닝함으로써, 게이트전극 및 제1스토리지전극을 형성하는 단계;상기 액티브층 양측 영역에 불순물의 주입하여 소스영역 및 드레인영역을 형성하는 단계;상기 게이트전극이 형성된 기판 상에 제2절연막 증착한 후, 제3마스크 공정을 통해 제2절연막을 패터닝함으로써, 상기 제1전극, 드레인/소스영역 및 스토리지 하부전극의 일부를 노출시키는 제1∼4콘택홀을 형성하는 단계;상기 제1∼4콘택홀이 형성된 제2절연막 상에 제2금속막을 증착한 다음, 제4마스크 공정을 통해 상기 제2금속막을 패터닝함으로써, 상기 제1 및 제2콘택홀을 통해 제1전극 및 드레인영역을 연결하는 드레인전극과, 상기 제3콘택홀을 통해 소스영역과 연결되는 소스전극 및 상기 제1스토리지전극 상부에 형성되며 소스전극과 연결되는 파워라인을 형성하는 단계; 및상기 드레인/소스전극 및 파워라인 상부에 제3절연막을 증착한 후, 제5마스크 공정을 통해 상기 제1전극을 노출시키는 격벽을 형성하는 단계를 포함하여 이루어지는 유기전계발광 표시소자의 제조방법.
- 제13항에 있어서, 상기 반도체층은 마이크로 크리스탈 실리콘(micro crystal silicon)인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제13항에 있어서, 상기 반도체층을 폴리실리콘인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 발광이 이루어지는 유기발광소자와 상기 유기발광소자를 구동시키기 위한 박막트랜지스터 및 축척용량을 포함하여 구성되는 유기전계발광 표시소자에 있어서,기판을 준비하는 단계;상기 기판 상에 전도막, 제1절연막 및 다결정실리콘막을 형성한 후, 회절마스크를 통해 전도막, 제1절연막 및 다결정실리콘막을 패터닝함으로써, 유기발광소자의 제1전극 및 박막트랜지스터의 액티브층을 형성하는 단계;상기 제1전극 및 액티브층 상부에 제2절연막 및 제1금속막을 증착한 다음, 상기 제1금속막을 패터닝하여, 상기 액티브층 상부에 형성된 게이트전극 및 제1스토리지전극을 형성하는 단계;상기 게이트전극을 마스크로 하여 상기 액티브층의 양측에 불순물을 주입하여 제1 및 제2영역을 형성하는 단계;상기 게이트전극 및 제1스토리지전극 상부에 제3절연막을 증착한 다음, 이를 패터닝하여 유기발광소자의 제1전극의 일부를 노출시키는 제1콘택홀, 상기 제1 및 제2영역을 노출시키는 제2 및 제3콘택홀 및 상기 제1스토리지전극을 노출시키는 제4콘택홀을 형성하는 단계; 및상기 제1∼4콘택홀이 형성된 제3절연막 상에 제2금속막을 증착한 다음, 이를 패터닝하여 상기 제1 및 제2콘택홀을 통해 유기발광소자의 제1전극 및 제1영역을 연결하는 박막트랜지스터의 제1전극과, 상기 제3콘택홀을 통해 제2영역과 연결되는 박막트랜지스터의 제2전극 및 상기 제1스토리지전극 상부에 형성되며 박막트랜지스터의 제2전극과 연결되는 제2스토리지전극을 형성하는 단계를 포함하여 이루어지는 유기전계발광 표시소자의 제조방법.
- 제16항에 있어서, 상기 박막트랜지스터의 제1,2전극 및 파워라인 상부에 제4절연막을 증착한 후, 이를 패터닝하여 유기발광소자의 제1전극을 노출시키는 격벽을 형성하는 단계와;상기 격벽을 통해 노출된 제1전극 상에 유기발광층을 성막하는 단계; 및상기 유기발광층 상에 유기발광소자의 제2전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제16항에 있어서, 상기 박막트랜지스터의 제1전극 및 제1영역은 소스전극 및 소스영역이고, 제2전극 및 제2영역은 드레인전극 및 드레인영역인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제16항에 있어서, 상기 박막트랜지스터의 제1전극 및 제1영역은 드레인전극 및 드레인영역이고, 제2전극 및 제2영역은 소스전극 및 소스영역인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제16항 또는 제17항에 있어서,상기 유기발광소자의 제1전극은 애노드전극이고, 상기 제2전극은 캐소드전극인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제16항 또는 제17항에 있어서,상기 유기발광소자의 제1전극은 캐소드전극이고, 상기 제2전극은 애노드전극인 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
- 제16항에 있어서, 상기 제1스토리지전극 및 제2스토리지전극은 제2절연막을 사이에 두고 축적용량을 형성하는 것을 특징으로 하는 유기전계발광 표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100791A KR100618585B1 (ko) | 2003-12-30 | 2003-12-30 | 유기전계발광 표시소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100791A KR100618585B1 (ko) | 2003-12-30 | 2003-12-30 | 유기전계발광 표시소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068973A KR20050068973A (ko) | 2005-07-05 |
| KR100618585B1 true KR100618585B1 (ko) | 2006-08-31 |
Family
ID=37259445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030100791A KR100618585B1 (ko) | 2003-12-30 | 2003-12-30 | 유기전계발광 표시소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100618585B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102078022B1 (ko) * | 2012-12-27 | 2020-02-17 | 엘지디스플레이 주식회사 | 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법 |
| KR20240033773A (ko) | 2022-09-05 | 2024-03-13 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002413A (ko) * | 2001-06-29 | 2003-01-09 | 한민구 | 액정 디스플레이 패널을 형성하기 위한 다결정 박막트랜지스터 제조방법 |
-
2003
- 2003-12-30 KR KR1020030100791A patent/KR100618585B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002413A (ko) * | 2001-06-29 | 2003-01-09 | 한민구 | 액정 디스플레이 패널을 형성하기 위한 다결정 박막트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068973A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101859793B (zh) | 有机发光二极管显示器及其制造方法 | |
| JP4139346B2 (ja) | 平板表示装置及びその製造方法 | |
| JP3917132B2 (ja) | 有機電界発光素子及びその製造方法 | |
| KR100564197B1 (ko) | 일렉트로 루미네센스 표시 장치 및 그 제조 방법 | |
| JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
| KR101747341B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101097167B1 (ko) | 유기전계발광표시소자 및 그 제조방법 | |
| KR101799034B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101622645B1 (ko) | 유기발광 표시장치의 제조방법 | |
| KR101071712B1 (ko) | 유기전계발광 소자 및 그의 제조 방법 | |
| KR102067968B1 (ko) | 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법 | |
| KR20130031098A (ko) | 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법 | |
| KR20100125502A (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| KR20220155942A (ko) | 미러 기판의 제조 방법 및 이를 갖는 표시 장치 | |
| KR20180003965A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| JP3981838B2 (ja) | 有機ｅｌ素子の製造方法 | |
| KR20050029826A (ko) | 평판표시장치 및 그의 제조방법 | |
| KR100618585B1 (ko) | 유기전계발광 표시소자 | |
| KR101157263B1 (ko) | 유기전계발광표시장치 및 그 제조 방법 | |
| KR20140083150A (ko) | 유기전계 발광소자 그 제조 방법 | |
| KR20040005421A (ko) | 유기전계 발광소자와 그 제조방법 | |
| CN220653916U (zh) | 显示装置 | |
| KR102723113B1 (ko) | 표시장치 및 그 제조방법 | |
| KR100502340B1 (ko) | 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| KR100601372B1 (ko) | 유기 전계 발광 표시 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 12 |