KR100617075B1 - Method of Fabricating Microwave Guide - Google Patents

Method of Fabricating Microwave Guide Download PDF

Info

Publication number
KR100617075B1
KR100617075B1 KR1020000067717A KR20000067717A KR100617075B1 KR 100617075 B1 KR100617075 B1 KR 100617075B1 KR 1020000067717 A KR1020000067717 A KR 1020000067717A KR 20000067717 A KR20000067717 A KR 20000067717A KR 100617075 B1 KR100617075 B1 KR 100617075B1
Authority
KR
South Korea
Prior art keywords
insulator
conductor
trench
waveguide
dielectric
Prior art date
Application number
KR1020000067717A
Other languages
Korean (ko)
Other versions
KR20020037812A (en
Inventor
정경윤
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000067717A priority Critical patent/KR100617075B1/en
Publication of KR20020037812A publication Critical patent/KR20020037812A/en
Application granted granted Critical
Publication of KR100617075B1 publication Critical patent/KR100617075B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/006—Manufacturing dielectric waveguides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적회로 칩내에 마이크로파를 전송하는 도파관을 형성하는 방법이 제안되었다. 상기 도파관을 제조하는 방법에 따르면 포토 레지스트 패턴을 에치 마스크로 하여 상기 절연체를 소정 깊이 만큼 에치하여 상기 절연체 내에 상기 도파관의 폭 및 깊이를 갖는 직사각형 형상의 트렌치를 형성한다. 상기 포토 레지스트 패턴을 제거하고 나서 상기 트렌치의 표면과 상기 절연체의 노출된 전 표면 상에 상기 전도체를 증착하고 나서 상기 트렌치가 완전히 채워지도록 상기 전도체 상에 상기 절연체의 표면 상측 까지 유전체를 증착한다. 상기 유전체 상에 에치 백 공정을 수행하여 상기 유전체를 상기 트렌치내에만 남기고, 상기 트렌치내의 상기 유전체의 표면 및 상기 절연체 상에 잔존하는 상기 전도체의 표면 상에 상기 전도체와 동일한 물질인 또 다른 전도체를 증착한다. 그리고 나서, 상기 또 다른 전도체 상에 에치 공정을 수행하여 상기 트렌치 내에서만 상기 또 다른 전도체를 원하는 두께를 가지고 남긴다.A method of forming a waveguide for transmitting microwaves in an integrated circuit chip has been proposed. According to the method of manufacturing the waveguide, the insulator is etched by a predetermined depth using a photoresist pattern as an etch mask to form a rectangular trench having the width and depth of the waveguide in the insulator. After removing the photoresist pattern, the conductor is deposited on the surface of the trench and the exposed entire surface of the insulator, and then a dielectric is deposited on the conductor up to the surface of the insulator so that the trench is completely filled. Performing an etch back process on the dielectric, leaving another in the trench, and depositing another conductor of the same material as the conductor on the surface of the dielectric in the trench and the surface of the conductor remaining on the insulator do. An etch process is then performed on the other conductor to leave the another conductor with the desired thickness only within the trench.

마이크로파 도파관, 전도체, 절연체, 유전체, 에치, 포토 레지스트, 트렌치Microwave waveguide, conductor, insulator, dielectric, etch, photoresist, trench

Description

마이크로파 도파관을 제조하는 방법{Method of Fabricating Microwave Guide}Method of Fabricating Microwave Guide

도 1은 본 발명에 따른 집적 회로의 칩내에 형성된 도파관의 완성도를 보여주는 다이어그램1 is a diagram showing the completeness of a waveguide formed in a chip of an integrated circuit according to the present invention.

도 2 내지 도 8은 반도체 공정을 이용하여 직사각형 형상을 갖는 도파관을 집적 회로 칩내에 형성하는 공정을 보여주는 단면도2 to 8 are cross-sectional views illustrating a process of forming a waveguide having a rectangular shape in an integrated circuit chip using a semiconductor process.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1: 전도체 2 : 절연체1: conductor 2: insulator

3 : 유전체3: dielectric

본 발명은 마이크로파 가이드를 제조하는 방법에 관한 것으로, 특히 초고주파를 사용하는 집적 회로에서 마이크로파를 전송하기 위한 도파관을 반도체공정을 이용하여 상기 집적 회로 칩내에서 제작하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a microwave guide, and more particularly, to a method for fabricating a waveguide for transmitting a microwave in an integrated circuit chip using a semiconductor process in an integrated circuit using ultra high frequency.

종래 소자 기술들을 고찰하면, 전술한 바와 같이 하나의 집적 회로 칩을 제작할 시 반도체 공정을 이용하여 상기 집적 회로 칩내에 마이크로파(microwave)를 전송하기 위한 도파관(guide)을 만들기 위한 방법은 제안된 바 없다. 즉, 종래 기술에 따른 반도체 칩 특히 초고주파(RF : radio frequency)를 이용하는 반도체 칩 내부에는 그러한 도파관 대신에 보통의 금속 라인(normal metal line)을 사용하였으므로 전력 손실이 많았다.Considering conventional device technologies, as described above, no method has been proposed for producing a guide for transmitting microwaves in an integrated circuit chip using a semiconductor process when fabricating one integrated circuit chip. . That is, since a conventional metal chip according to the prior art, in particular, a semiconductor chip using an ultra-high frequency (RF) radio frequency, a normal metal line is used instead of such a waveguide, so that a lot of power loss occurs.

본 발명의 목적은 초고주파를 사용하는 집적 회로 칩내에 마이크로파를 전송하기 위한 도파관을 제조하는 방법을 제공하는데 있다.It is an object of the present invention to provide a method of manufacturing a waveguide for transmitting microwaves in an integrated circuit chip using ultra-high frequency.

본 발명의 일 형태에 따르면, 상기 도파관을 제조하는 방법은 상기 도파관의 폭을 정의하는 포토레지스트 패턴을 에치 마스크로 하여 상기 절연체를 소정 깊이 만큼 에치하여 상기 절연체 내에 상기 폭 및 깊이를 갖는 직사각형 형상의 트렌치를 형성하는 스텝, 상기 포토레지스트 패턴을 제거하고 나서 상기 트렌치의 표면과 상기 절연체의 노출된 전 표면 상에 전도체를 증착하는 스텝, 상기 트렌치가 완전히 채워지도록 상기 전도체 상에 상기 절연체의 표면 위까지 유전체를 증착하고 나서 상기 유전체 상에 에치 백 공정을 수행하여 상기 유전체를 상기 트렌치내에만 남기는 스텝, 상기 트렌치내의 상기 유전체의 표면 및 상기 절연체 상에 잔존하는 상기 전도체의 표면 상에 상기 전도체와 동일한 물질인 또 다른 전도체를 증착하는 스텝, 그리고 상기 또 다른 전도체 상에 에치 공정을 수행하여 상기 트렌치 내에서만 상기 또 다른 전도체를 원하는 두께를 가지고 남기는 스텝을 포함한다.According to one embodiment of the present invention, a method of manufacturing the waveguide includes a rectangular shape having the width and depth in the insulator by etching the insulator by a predetermined depth using a photoresist pattern defining the width of the waveguide as an etch mask. Forming a trench, removing the photoresist pattern, then depositing a conductor on the surface of the trench and the exposed entire surface of the insulator, up to the surface of the insulator on the conductor so that the trench is completely filled Depositing a dielectric and then performing an etch back process on the dielectric to leave the dielectric only in the trench, the same material as the conductor on the surface of the dielectric in the trench and the surface of the conductor remaining on the insulator Depositing another conductor, and the phase Further leaves by performing an etch process on the other conductor within the trench has a thickness desired for the further conductor and a step.

이하에서 첨부된 도면들을 참조하여 본 발명을 상세히 설명 하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 집적 회로의 칩내에 형성된 도파관의 완성도를 보여주는 다이어그램이다. 도 1에서, 번호 1은 전도체를, 번호 2는 절연체를, 그리고 번호 3은 유전체를 지시한다. 도 1에 나타낸 바와 같이, 상기 도파관을 직사각형(rectangular)의 형상을 갖는다. 상기 도파관은 절연체(2), 상기 절연체(2)의 표면내에 형성되고 직사각형의 띠 형상을 갖는 중공의 전도체(1), 그리고 상기 전도체(1)의 상기 중공에 채워지는 유전체(3)로 구성된다.1 is a diagram showing the completeness of a waveguide formed in a chip of an integrated circuit according to the present invention. In Figure 1, number 1 designates a conductor, number 2 an insulator, and number 3 designates a dielectric. As shown in Fig. 1, the waveguide has a rectangular shape. The waveguide consists of an insulator (2), a hollow conductor (1) formed in the surface of the insulator (2) and having a rectangular band shape, and a dielectric (3) filled in the hollow of the conductor (1). .

도 2 내지 도 8은 반도체 공정을 이용하여 직사각형 형상을 갖는 도파관을 형성하는 공정을 보여주는 단면도들이다. 이어서, 도 2 내지 도 8을 참조하여 초고주파를 이용하는 집적 회로내에 반도체 공정을 이용하여 상기 직사각형 형상을 갖는 도파관을 형성하는 방법을 상세히 설명하기로 한다.2 to 8 are cross-sectional views illustrating a process of forming a waveguide having a rectangular shape using a semiconductor process. Next, a method of forming a waveguide having the rectangular shape using a semiconductor process in an integrated circuit using ultra high frequency will be described in detail with reference to FIGS. 2 to 8.

먼저, 도 2에 나타낸 바와 같이, 상기 절연체(2)가 마련되고, 상기 절연체(2)의 표면상에 상기 도파관의 폭(W)을 정의하는 포토레지스트 패턴(4)이 형성된다. 이 포토레지스트 패턴은 잘 알려진 바와 같이, 먼저 상기 절연체(2)의 전 표면 상에 포토레지스트를 도포한후 마스킹 공정 및 현상 공정을 포함하는 포토 리소그래피 공정을 거쳐 만들어진다.First, as shown in FIG. 2, the insulator 2 is provided, and a photoresist pattern 4 defining the width W of the waveguide is formed on the surface of the insulator 2. This photoresist pattern is made through a photolithography process including a masking process and a developing process after first applying a photoresist on the entire surface of the insulator 2, as is well known.

이어서, 도 3에 나타낸 바와 같이, 상기 포토레지스트 패턴(4)을 에치 마스크로 하여 상기 절연체(2)를 소정 깊이(D) 만큼 에치하는 것에 의해 상기 절연체(2) 내에 상기 폭(W) 및 깊이(D)를 갖는 직사각형 형상의 트렌치(trench)를 형성한다. 여기서, 상기 절연체(2)로서는 산화막이 사용되며, 에치 방법은 건식 에치 방법이 사용된다. 또한, 상기 깊이(D)는 원하는 도파관의 높이 보다 약간 더 깊어지도록 식각(또는 에치) 량을 조절한다.3, the width W and the inside of the insulator 2 are etched by etching the insulator 2 by a predetermined depth D using the photoresist pattern 4 as an etch mask. A trench of rectangular shape having a depth D is formed. Here, an oxide film is used as the insulator 2, and a dry etching method is used for the etching method. In addition, the depth (D) adjusts the amount of etching (or etch) to be slightly deeper than the height of the desired waveguide.

다음으로, 도 4에 나타낸 바와 같이, 상기 포토 레지스트 패턴(4)을 제거하고 나서 상기 트렌치의 표면과 상기 절연체(2)의 노출된 전 표면 상에 전도체(1)를 증착한다. 이 때 상기 전도체(1)의 물질로서는 스택 커버리지(stack coverage)가 좋은 전도체 물질들, 예로서, Ti 또는 TiN이 사용되며, 상기 증착 방법으로서는 스퍼터링 (sputtering)방법이 사용된다.Next, as shown in FIG. 4, the photoresist pattern 4 is removed and then a conductor 1 is deposited on the surface of the trench and the exposed entire surface of the insulator 2. At this time, as the material of the conductor 1, conductor materials having good stack coverage, for example, Ti or TiN, are used, and as the deposition method, a sputtering method is used.

이어서, 도 5에 나타낸 바와 같이, 상기 트렌치가 완전히 채워지도록 상기 전도체(1) 상에 상기 절연체(2)의 표면 위 까지 상기 유전체(3)를 증착하고, 도 6에 나타낸 바와 같이, 상기 절연체(2)의 표면 위 까지 증착된 상기 유전체(3) 상에 에치 백(etch back) 공정을 수행하여 상기 유전체(3)가 상기 트렌치내에만 남도록 한다.Then, as shown in FIG. 5, the dielectric 3 is deposited on the conductor 1 up to the surface of the insulator 2 so that the trench is completely filled, and as shown in FIG. 6, the insulator ( An etch back process is performed on the dielectric 3 deposited up to the surface of 2) so that the dielectric 3 remains only in the trench.

이어서, 도 7에 나타낸 바와 같이, 상기 트렌치내의 상기 유전체(3)의 표면 및 상기 절연체(2) 상에 잔존하는 상기 전도체(1)의 표면 상에 상기 전도체(1)와 동일한 물질인 또 다른 전도체(1a)를 증착한다. 이 때, 상기 전도체(1a)의 두께는 이후에 CMP(chemical mechanics polishing) 공정을 수행하기에 충분하도록 결정한다. 한편, 이 때의 증착 방법 또한 스퍼터링 방법이다.Then, as shown in FIG. 7, another conductor of the same material as the conductor 1 on the surface of the dielectric 3 in the trench and on the surface of the conductor 1 remaining on the insulator 2. (1a) is deposited. At this time, the thickness of the conductor 1a is determined to be sufficient to later perform a chemical mechanics polishing (CMP) process. In addition, the vapor deposition method at this time is also a sputtering method.

마지막으로, 도 8에 나타낸 바와 같이, 상기 전도체(1a) 상에 상기 CMP 공정을 수행하여 상기 트렌치 내에서만 원하는 두께를 갖고 상기 전도체(1a)가 남도록 한다. 따라서, 상기 절연체(2)내에 상기 전도체(1,1a)와 유전체(3)로 구성된 형태를 갖는 직사각형 형상의 마이크로파를 전송하기 위한 도파관이 완성된다.Finally, as shown in FIG. 8, the CMP process is performed on the conductor 1a so that the conductor 1a remains with the desired thickness only in the trench. Thus, a waveguide for transmitting a microwave of a rectangular shape having a form composed of the conductors 1, 1a and the dielectric 3 in the insulator 2 is completed.

전술한 바와 같이, 본 발명에 따르면 다음과 같은 효과가 있다.As described above, according to the present invention has the following effects.

첫째, 초고주파를 이용하는 RF 집적 회로 칩내에 마이크로 파를 전송하기 위한 도파관을 반도체 제조 공정을 이용하여 형성하게 됨으로써, 상기 칩내에 보통의 금속 라인을 사용하는 것 보다 전력 손실 즉, 신호 전송 손실을 최소화 시킬 수 있게 된다.First, a waveguide for transmitting microwaves in an RF integrated circuit chip using ultra-high frequency is formed using a semiconductor manufacturing process, thereby minimizing power loss, that is, signal transmission loss, than using ordinary metal lines in the chip. It becomes possible.

Claims (6)

절연체의 표면상에 도파관의 폭을 정의하는 포토 레지스트 패턴을 형성하는 스텝;Forming a photoresist pattern defining a width of the waveguide on the surface of the insulator; 상기 포토레지스트 패턴을 에치 마스크로 하여 상기 절연체를 소정 깊이 만큼 에치하여 상기 절연체 내에 상기 폭 및 깊이를 갖는 직사각형 형상의 트렌치를 형성하는 스텝;Etching the insulator by a predetermined depth using the photoresist pattern as an etch mask to form a rectangular trench having the width and depth in the insulator; 상기 포토레지스트 패턴을 제거하고 나서 상기 트렌치의 표면과 상기 절연체의 노출된 전 표면 상에 전도체를 증착하는 스텝;Removing the photoresist pattern and then depositing a conductor on the surface of the trench and the exposed entire surface of the insulator; 상기 트렌치가 완전히 채워지도록 상기 전도체 상에 상기 절연체의 표면 위까지 유전체를 증착하고, 상기 유전체 상에 에치 백 공정을 수행하여 상기 유전체를 상기 트렌치내에만 남기는 스텝;Depositing a dielectric over the surface of the insulator on the conductor so that the trench is completely filled, and performing an etch back process on the dielectric to leave the dielectric in the trench only; 상기 트렌치내의 상기 유전체의 표면 및 상기 절연체 상에 잔존하는 상기 전도체의 표면상에 상기 전도체와 동일한 물질인 또 다른 전도체를 증착하는 스텝; 그리고Depositing another conductor of the same material as the conductor on the surface of the dielectric in the trench and on the surface of the conductor remaining on the insulator; And 상기 또 다른 전도체 상에 에치 공정을 수행하여 상기 트렌치 내에서만 원하는 두께를 갖는 상기 또 다른 전도체를 남기는 스텝을 구비함을 특징으로 하는 집적 회로 칩내에 마이크로파 도파관을 형성하는 방법.And performing an etch process on said another conductor to leave said another conductor having a desired thickness only in said trench. 제 1 항에 있어서, 상기 도파관은 직사각형 형상을 갖는 것을 특징으로 하는 집적 회로 칩내에 마이크로파 도파관을 형성하는 방법.The method of claim 1, wherein the waveguide has a rectangular shape. 제 1 항에 있어서, 상기 절연체로서는 산화막이 사용되고, 에치 방법은 건식 에치 방법이 사용되며, 그리고 상기 깊이는 원하는 도파관의 높이 보다 약간 더 깊은 것을 특징으로 하는 집적 회로 칩내에 마이크로파 도파관을 형성하는 방법.2. The method of claim 1, wherein an oxide film is used as the insulator, a dry etch method is used, and the depth is slightly deeper than the height of the desired waveguide. 제 1 항에 있어서, 상기 전도체들의 물질은 스택 커버리지가 좋은 Ti 와 TiN 중 어느 하나가 사용되며, 상기 전도체들의 증착 방법으로서는 스퍼터링 (sputtering)방법이 사용됨을 특징으로 하는 집적 회로 칩내에 마이크로파 도파관을 형성하는 방법.The method of claim 1, wherein the material of the conductors are any one of Ti and TiN having a good stack coverage, the sputtering method is used as the deposition method of the conductors to form a microwave waveguide in the integrated circuit chip. How to. 제 1 항에 있어서, 상기 또 다른 전도체의 에치는 화학 -기계 폴리싱(CMP) 공정에 의해 수행되고 그것의 두께는 상기 CMP 공정을 수행하기에 충분하도록 결정됨을 특징으로 하는 집적 회로 칩내에 마이크로파 도파관을 형성하는 방법.The method of claim 1, wherein the etching of the another conductor is performed by a chemical-mechanical polishing (CMP) process and its thickness is determined to be sufficient to perform the CMP process. How to form. 제 1 항에 있어서, 상기 절연체의 물질은 산화막인 것을 특징으로 하는 집적 회로 칩내에 마이크로파 도파관을 형성하는 방법.The method of claim 1, wherein the material of the insulator is an oxide film.
KR1020000067717A 2000-11-15 2000-11-15 Method of Fabricating Microwave Guide KR100617075B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000067717A KR100617075B1 (en) 2000-11-15 2000-11-15 Method of Fabricating Microwave Guide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000067717A KR100617075B1 (en) 2000-11-15 2000-11-15 Method of Fabricating Microwave Guide

Publications (2)

Publication Number Publication Date
KR20020037812A KR20020037812A (en) 2002-05-23
KR100617075B1 true KR100617075B1 (en) 2006-08-30

Family

ID=19699086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000067717A KR100617075B1 (en) 2000-11-15 2000-11-15 Method of Fabricating Microwave Guide

Country Status (1)

Country Link
KR (1) KR100617075B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263312B2 (en) * 2016-09-30 2019-04-16 Intel Corporation Plurality of dielectric waveguides including dielectric waveguide cores for connecting first and second server boards

Also Published As

Publication number Publication date
KR20020037812A (en) 2002-05-23

Similar Documents

Publication Publication Date Title
US6251791B1 (en) Eliminating etching microloading effect by in situ deposition and etching
JPH0869992A (en) Formation of aperture into insulation layer
KR100617075B1 (en) Method of Fabricating Microwave Guide
KR20050014440A (en) Manufacturing method for semiconductor device using poly silicon etching mask
US6998321B2 (en) Method for forming inductor in semiconductor device
JP3740272B2 (en) Manufacturing method of IC for communication equipment
JPH10189727A (en) Manufacture of semiconductor device
KR20030000592A (en) method for manufacturing of semiconductor device with STI/DTI structure
KR100373358B1 (en) Method for fabricating semiconductor device using via first dual damscene process
KR0161878B1 (en) Formation method of contact hole in semiconductor device
KR100528795B1 (en) Method of manufacturing inductor in a semiconductor device
KR100214536B1 (en) Method of forming a device isolation structure of semiconductor device
KR100384864B1 (en) Method for forming gateelectrode in semiconductor device
KR101073008B1 (en) Method of manufacturing a semiconductor device
KR0182176B1 (en) Method for forming meatal contact hall of semiconductor device
KR100451757B1 (en) Contact hole formation method of semiconductor device
KR20010038381A (en) Contact formation method of semiconductor device
KR20040059935A (en) Method for forming metal bit line in semiconductor device
KR20010087650A (en) Method for fabricating micro trench
KR20010003687A (en) Improved dual damascene process in semiconductor device
KR100342394B1 (en) manufacturing method of semiconductor devices
KR100186504B1 (en) Manufacturing method of poly plug in semiconductor device
KR100413043B1 (en) Gate electrode formation method of semiconductor device
JPH11260755A (en) Contact hole of semiconductor device and its forming method
KR19990003213A (en) High frequency semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee