KR100615258B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100615258B1
KR100615258B1 KR1020040081096A KR20040081096A KR100615258B1 KR 100615258 B1 KR100615258 B1 KR 100615258B1 KR 1020040081096 A KR1020040081096 A KR 1020040081096A KR 20040081096 A KR20040081096 A KR 20040081096A KR 100615258 B1 KR100615258 B1 KR 100615258B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
electrode lines
pulse
discharge
Prior art date
Application number
KR1020040081096A
Other languages
Korean (ko)
Other versions
KR20060032083A (en
Inventor
정은영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040081096A priority Critical patent/KR100615258B1/en
Publication of KR20060032083A publication Critical patent/KR20060032083A/en
Application granted granted Critical
Publication of KR100615258B1 publication Critical patent/KR100615258B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0228Increasing the driving margin in plasma displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/46Connecting or feeding means, e.g. leading-in conductors

Abstract

본 발명은, 3 전극 면방전 구조이면서, 주사전극과 유지전극사이의 거리가 주사전극과 어드레스 전극사이의 거리보다 길게 형성된 플라즈마 디스플레이 패널에 있어서, 방전효율, 휘도 및 패널의 수명을 개선하는 것을 목적으로 한다. SUMMARY OF THE INVENTION An object of the present invention is to improve the discharge efficiency, brightness, and lifetime of a panel in a plasma display panel having a three-electrode surface discharge structure, wherein the distance between the scan electrode and the sustain electrode is longer than the distance between the scan electrode and the address electrode. It is done.

이와 같은 목적을 달성하기 위하여, 본 발명은, 전면기판과 상기 전면기판에 평행하게 배치된 후면기판; 전면기판과 후면기판 사이에 배치되고, 방전을 일으키는 방전셀들을 한정하는 격벽들; 전면기판 상에 후면기판 방향으로 형성되는 전방유전체층 내에 배치되고, 방전셀들이 연장되는 일 방향으로 연장되는 주사전극 라인들과 유지전극 라인들; 후면기판 상에 전면기판 방향으로 형성되는 후방유전체층 내에 배치되고, 주사전극 라인들과 유지전극 라인들이 연장되는 방향과 교차하도록 연장되는 어드레스 전극 라인들; 방전셀들 내에 배치되고, 어드레스 전극 라인들 상부에 위치하는 형광체층; 및 방전셀들 내에 있는 방전가스;를 구비하고, 방전셀들을 구획하는 주사전극 라인들과 유지전극 라인들 사이의 거리는 어드레스 전극 라인들과 주사전극 라인들과의 거리보다 더 길도록 형성되고, 리셋 구간, 어드레스 구간, 유지방전 구간을 갖는 구동신호에 의해 구동되고,In order to achieve the above object, the present invention, the front substrate and the rear substrate disposed in parallel to the front substrate; Barrier ribs disposed between the front substrate and the rear substrate and defining discharge cells generating discharge; Scan electrode lines and sustain electrode lines disposed in a front dielectric layer formed on a front substrate in a rear substrate direction and extending in one direction in which discharge cells extend; Address electrode lines disposed in the rear dielectric layer formed on the rear substrate in the front substrate direction and extending to cross the direction in which the scan electrode lines and the sustain electrode lines extend; A phosphor layer disposed in the discharge cells and positioned above the address electrode lines; And a discharge gas in the discharge cells; wherein the distance between the scan electrode lines and the sustain electrode lines that partition the discharge cells is longer than the distance between the address electrode lines and the scan electrode lines, and is reset. Driven by a drive signal having a section, an address section, and a sustain discharge section,

유지방전 구간에서, 상승 기울기를 갖으며 제 1 전압에 도달하고 하강 기울기를 갖으며 그라운드 전압에 도달하는 제 1 유지펄스 및 제 2 유지펄스는 각각 주사전극 라인들과 유지전극 라인들에 교호하게 인가되고, 제 1 유지펄스와 제 2 유지펄스에서 제 1 전압이 인가되는 구간이 시간적으로 서로 중첩되며, 어드레스 전 극 라인들에는 숏 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.In the sustain discharge period, the first sustain pulse and the second sustain pulse having the rising slope reaching the first voltage and the falling slope reaching the ground voltage are alternately applied to the scan electrode lines and the sustain electrode lines, respectively. And a section in which the first voltage is applied in the first sustain pulse and the second sustain pulse overlap each other in time, and a short pulse is applied to the address electrode lines.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 종래의 구동신호의 일예를 설명하기 위한 타이밍도이다.1 is a timing diagram for explaining an example of a conventional driving signal.

도 2는 도 1의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 2 is a timing diagram for describing in detail the driving signal of the sustain discharge period of FIG. 1.

도 3은 본 발명의 플라즈마 디스플레이 패널을 도시하는 분리 사시도이다.3 is an exploded perspective view showing the plasma display panel of the present invention.

도 4는 도 3의 플라즈마 디스플레이 패널을 Ⅱ-Ⅱ선을 따라 취한 평면도이다.4 is a plan view of the plasma display panel of FIG. 3 taken along line II-II.

도 5는 도 3의 플라즈마 디스플레이 패널의 전극 배치를 간략히 보여주는 도면이다.5 is a view schematically illustrating an electrode arrangement of the plasma display panel of FIG. 3.

도 6은 도 3 의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.FIG. 6 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 3.

도 7은 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 구동방법의 일예로서 Y 전극 라인들에 대한 어드레스-디스플레이 분리 구동방법을 보여준다.FIG. 7 illustrates an address-display separation driving method for Y electrode lines as an example of a driving method for driving the plasma display panel of FIG. 3.

도 8은 도 3의 플라즈마 디스플레이 패널의 구동신호로서 제 1 실시예를 설명하기 위한 타이밍도이다.FIG. 8 is a timing diagram for describing the first embodiment as a drive signal of the plasma display panel of FIG. 3.

도 9는 도 8의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 9 is a timing diagram for describing in detail the driving signal of the sustain discharge period of FIG. 8.

도 10은 도 3의 플라즈마 디스플레이 패널의 구동신호로서 제 2 실시예를 설명하기 위한 타이밍도이다.FIG. 10 is a timing diagram for describing a second embodiment as a drive signal of the plasma display panel of FIG. 3.

도 11은 도 10의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 11 is a timing diagram for describing the driving signal of the sustain discharge period of FIG. 10 in detail.

도 12는 도 3의 플라즈마 디스플레이 패널의 구동신호로서 제 3 실시예를 설명하기 위한 타이밍도이다.FIG. 12 is a timing diagram for describing a third embodiment as a drive signal of the plasma display panel of FIG. 3.

도 13은 도 12의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 13 is a timing diagram for describing the driving signal of the sustain discharge period of FIG. 12 in detail.

도 14의 a1내지 a6은 도 1의 구동신호를, b1내지 b6은 도 8의 구동신호를 도 3의 플라즈마 디스플레이 패널에 인가하였을 때의 유지방전시 방전셀 내부의 전압 분포, 전자밀도, 147nm의 자외선 분포, 173nm의 자외선 분포, 제논(Xe) 이온 분포, 네온(Ne) 이온 분포를 각각 보여주는 도면이다. A1 to A6 of FIG. 14 show the drive signal of FIG. 1 and b1 to b6 show the voltage distribution, electron density, and ultraviolet ray of 147 nm in the discharge cell during the sustain discharge when the drive signal of FIG. 8 is applied to the plasma display panel of FIG. Distribution, 173 nm ultraviolet distribution, xenon (Xe) ion distribution, and neon (Ne) ion distribution, respectively.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1...플라즈마 디스플레이 패널, 110...전방패널,1 ... plasma display panel, 110 ... front panel,

111...전면기판, 112...주사전극,111 front panel, 112 scanning electrode,

113...유지전극, 115...전방유전체층,113 holding electrode, 115 front dielectric layer,

116...전방보호막, 120...후방패널,116 front shield, 120 rear panel,

121...후면기판, 122...어드레스 전극,121 back panel, 122 address electrode,

123...후방유전체층, 124...격벽,123 rear dielectric layer, 124 bulkhead,

125...형광체층, 128...후방보호막,125 phosphor layer, 128 rear shield,

Ce...방전셀, Ce ...

Y1, ..., Yn...주사전극 라인들,Y1, ..., Yn ... scanning electrode lines,

X1, ..., Xn...유지전극 라인들,X1, ..., Xn ... holding electrode lines,

A1, A2, ..., Am...어드레스 전극 라인들,A1, A2, ..., Am ... address electrode lines,

Vs...제 1 전압, Vset...제 2 전압,Vs ... first voltage, Vset ... second voltage,

Vset+Vs...제 3 전압, Vnf...제 4 전압,Vset + Vs ... third voltage, Vnf ... fourth voltage,

Vb...제 5 전압, Vsch...제 6 전압,Vb ... fifth voltage, Vsch ... sixth voltage,

Vscl...제 7 전압, Va...제 8 전압,Vscl ... 7th voltage, Va ... 8th voltage,

400...영상처리부, 402...논리제어부,400 image processing unit, 402 logic control unit,

404...Y 구동부, 406...어드레스 구동부,404 ... Y drive, 406 ... address drive,

408...X 구동부, Vs1...도 8의 숏 펄스 전압,408 ... X driver, Vs1 ... short pulse voltage of Fig. 8,

Vs2...도 10의 숏 펄스 전압, Vs3...도 12의 숏 펄스 전압.Vs2 ... short pulse voltage of FIG. 10, Vs3 ... short pulse voltage of FIG.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는, 3 전극 면방전 구조이면서, 주사전극과 유지전극사이의 거리가 주사전극과 어드레스 전극사이의 거리보다 길게 형성된 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having a three-electrode surface discharge structure, wherein a distance between a scan electrode and a sustain electrode is longer than a distance between a scan electrode and an address electrode.

일본공개공보 1999-120924호에는 통상적인 플라즈마 디스플레이 패널의 구조가 개시되어 있다. 즉, 통상적인 플라즈마 디스플레이 패널의 전면 및 후면기판 사 이에는, 어드레스 전극 라인들, 유전체층, 주사전극 라인들, 유지전극 라인들, 형광체층, 격벽 및 일산화마그네슘 (MgO) 보호층이 마련되어 있다.Japanese Laid-Open Patent Publication No. 1999-120924 discloses a structure of a conventional plasma display panel. That is, between the front and rear substrates of a conventional plasma display panel, address electrode lines, dielectric layers, scan electrode lines, sustain electrode lines, phosphor layers, barrier ribs, and magnesium monoxide (MgO) protective layers are provided.

어드레스 전극 라인들은 후면기판의 앞쪽에 일정한 패턴으로 형성된다. 후방유전체층은 어드레스 전극 라인들의 앞쪽에 도포된다. 후방유전체층의 앞쪽에는 격벽들이 어드레스 전극 라인들과 평행한 방향으로 형성된다. 이 격벽들은 각 방전셀의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층은 격벽들 사이에서 어드레스 전극 라인들 상의 후방유전체층의 앞에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층, 청색발광 형광체층이 배치된다.The address electrode lines are formed in a predetermined pattern on the front side of the back substrate. The back dielectric layer is applied to the front of the address electrode lines. In the front of the rear dielectric layer, barrier ribs are formed in a direction parallel to the address electrode lines. These partitions partition the discharge area of each discharge cell and serve to prevent optical interference between the discharge cells. The phosphor layer is applied in front of the rear dielectric layer on the address electrode lines between the partition walls, and a red light emitting phosphor layer, a green light emitting phosphor layer, and a blue light emitting phosphor layer are sequentially disposed.

유지전극 라인들과 주사전극 라인들은 어드레스 전극 라인들과 직교되도록 전면기판의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 유지전극 라인과 각 주사전극 라인은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극(버스 전극) 라인이 결합되어 형성될 수 있다. 전방유전체층층은 유지전극 라인들과 주사전극 라인들의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층 예를 들어, 일산화마그네슘(MgO)층은 전방유전체층층의 뒤쪽에 전면 도포되어 형성된다. 방전 공간에는 플라즈마 형성용 가스가 밀봉된다.The sustain electrode lines and the scan electrode lines are formed in a constant pattern on the rear side of the front substrate so as to be orthogonal to the address electrode lines. Each intersection sets a corresponding display cell. Each sustain electrode line and each scan electrode line may be formed by combining a transparent electrode line of a transparent conductive material such as indium tin oxide (ITO) and a metal electrode (bus electrode) line for increasing conductivity. The front dielectric layer is formed by coating the entire surface behind the sustain electrode lines and the scan electrode lines. A protective layer for protecting the panel from a strong electric field, for example, a magnesium monoxide (MgO) layer is formed by applying the entire surface to the rear of the front dielectric layer layer. The plasma forming gas is sealed in the discharge space.

종래의 플라즈마 디스플레이 패널을 구동하기 위한 구동신호로 도 1의 구동신호가 사용된다. 즉, 한 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전 기간(PS)을 구비하고, 어드레스 전극 라인들(A1, A2, ..., Am), 유지전극 라인들(X1, ..., Xn) 및 주사전극 라인들(Y1, ... , Yn)에 각각 구동신호가 인가된다.The driving signal of FIG. 1 is used as a driving signal for driving a conventional plasma display panel. That is, one subfield SF has a reset period PR, an address period PA, and a sustain discharge period PS, and address electrode lines A1, A2, ..., Am, and sustain electrode line. Driving signals are applied to the fields X1, ..., Xn and the scan electrode lines Y1, ..., Yn, respectively.

먼저 리셋 기간(PR)은 모든 주사 전극 라인들(Y1, ... , Yn)에 대해 리셋펄스를 인가하여, 리셋 방전을 수행함으로써, 전체 방전셀의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 이를 위하여, 도 1 과 같이 주사전극 라인들(Y1, ... , Yn)에는 먼저 그라운드 전압(Vg)이 인가되고, 다음에 유지방전 전압(Vs)이 인가되며, 상기 유지방전 전압(Vs)부터 상승 램프 신호가 인가되어 상승전압(Vset)만큼 상승한 최고 상승 전압(Vset+Vs)에 도달하고, 다음에 유지방전 전압(Vs)까지 급격히 하강하며, 상기 유지방전 전압(Vs)부터 하강 램프 신호가 인가되어 하강 최저 전압(Vnf)까지 도달하도록 한다. 어드레스 전극 라인들(A1, A2, ..., Am)에는 리셋 기간(PR) 동안 그라운드 전압(Vg)이 인가되며, 유지전극 라인들(X1, ..., Xn)에는 상기 하강 램프 신호 인가시부터 바이어스 전압(Vb)이 계속 인가된다. First, the reset period PR applies a reset pulse to all the scan electrode lines Y1,..., And Yn to perform reset discharge, thereby initializing the wall charge state of all the discharge cells. The reset period PR is carried out before entering the address period PA, which is carried out over the entire screen, thus making it possible to create a fairly even and evenly distributed wall charge arrangement. To this end, as shown in FIG. 1, the ground voltage Vg is first applied to the scan electrode lines Y1,..., And Yn, and then the sustain discharge voltage Vs is applied, and the sustain discharge voltage Vs is applied. The rising ramp signal is applied to reach the highest rising voltage (Vset + Vs), which is increased by the rising voltage (Vset), and then rapidly falls to the sustaining discharge voltage (Vs), and falls from the sustaining discharge voltage (Vs). Is applied to reach the lowest falling voltage (Vnf). The ground voltage Vg is applied to the address electrode lines A1, A2, ..., Am during the reset period PR, and the falling ramp signal is applied to the sustain electrode lines X1, ..., Xn. The bias voltage Vb is continuously applied from time to time.

다음에, 어드레스 기간(PA)에는, 켜져야 할 셀을 선택하기 위해, 유지전극 라인들(X1, ..., Xn)에 바이어스 전압(Vb)이 인가되고, 주사전극 라인들(Y1, ... , Yn)에는 스캔 하이 전압(Vsch)이 인가되면서, 주사전극 라인별(Y1, ..., Yn)로 순차적으로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가된다. 어드레스 전극 라인들(A1, A2, ..., Am)에는 어드레스 전압(Va)을 갖는 표시 데이터 신호가 인가된다. 주사펄스와 표시 데이터 신호가 인가됨에 따라 선택된 방전셀에서 어드레스 방전이 수행된다.Next, in the address period PA, in order to select a cell to be turned on, a bias voltage Vb is applied to the sustain electrode lines X1, ..., Xn, and the scan electrode lines Y1,. The scan high voltage Vsch is applied to Yn, and the scan pulses having the scan low voltage Vscl are sequentially applied to the scan electrode lines Y1, ..., Yn. A display data signal having an address voltage Va is applied to the address electrode lines A1, A2, ..., Am. As the scan pulse and the display data signal are applied, address discharge is performed in the selected discharge cell.

다음에, 유지방전 기간(PS)에는, 어드레스 기간(PA)에서 선택된 켜져야 할 셀에서 유지방전이 수행되도록, 유지전극 라인들(X1, ..., Xn)과 주사전극 라인들(Y1, ... , Yn)에 유지방전 전압(Vs)을 갖는 유지펄스를 교대로 인가한다. 상기 유지펄스는 상승 기울기를 갖으며 유지방전 전압에 도달하고, 하강 기울기를 갖으며 그라운드 전압에 도달한다. 도 2를 참고하여 상세히 설명하면, 주사전극(Y)에 인가되는 유지펄스는 시간 ta에서 tb까지 상승 기울기를 갖으며 최종적으로 유지방전 전압(Vs)에 도달하고, 시간 tb에서 tc까지 계속 유지방전 전압(Vs)을 유지한다. 시간 tc에서 td까지 하강 기울기를 가지며, 최종적으로는 그라운드 전압(Vg)에 도달하며, 시간 td에서 tg까지 계속 그라운드 전압을 갖는다. 유지전극(X)에 인가되는 유지펄스는 시간 ta에서 td까지 그라운드 전압이 인가되고, 시간 td에서 te까지 상승 기울기를 가지며, 최종적으로는 유지방전 전압(Vs)에 도달하며, 시간 te에서 tf까지 계속 유지방전 전압(Vs)이 인가되고, 시간 tf에서 tg까지 하강 기울기를 가지며, 최종적으로 그라운드 전압(Vg)에 도달한다. 도 2 에 도시된 대로 주사전극(Y)과 유지전극(X)에는 유지방전 전압(Vs)을 공통으로 갖는 구간이 전혀 존재하지 않는 유지펄스가 교호하게 인가된다. 어드레스 방전에 의해 선택된 방전셀 내부에서 축적된 벽전하와 인가된 유지방전 전압(Vs)에 의해 유지방전이 수행된다. 유지방전을 수행하는 방전셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 방전셀들의 형광체가 여기되어 빛이 발생된다.Next, in the sustain discharge period PS, the sustain electrode lines X1,..., Xn and the scan electrode lines Y1, so that the sustain discharge is performed in the cell to be turned on selected in the address period PA. ..., and a sustain pulse having a sustain discharge voltage Vs is applied alternately. The sustain pulse has a rising slope and reaches a sustain discharge voltage, and has a falling slope and reaches a ground voltage. 2, the sustain pulse applied to the scan electrode Y has a rising slope from time ta to tb and finally reaches the sustain discharge voltage Vs, and the sustain discharge continues from time tb to tc. Maintain the voltage (Vs). It has a falling slope from time tc to td, and finally reaches ground voltage Vg, and continues to have ground voltage from time td to tg. The sustain pulse applied to the sustain electrode X is applied with a ground voltage from time ta to td, has a rising slope from time td to te, and finally reaches the sustain discharge voltage Vs, from time te to tf. The sustain discharge voltage Vs is continuously applied, has a falling slope to tg at a time tf, and finally reaches the ground voltage Vg. As shown in FIG. 2, a sustain pulse in which no section having a common sustain discharge voltage Vs is present is alternately applied to the scan electrode Y and the sustain electrode X. The sustain discharge is performed by the wall charge accumulated in the discharge cell selected by the address discharge and the applied sustain discharge voltage Vs. Plasma is formed from the plasma forming gas of the discharge cells which perform the sustain discharge, and the phosphors of the discharge cells are excited by ultraviolet radiation from the plasma to generate light.

상기에서 설명된 종래의 플라즈마 디스플레이 패널은 3 전극 면방전 방식의 구조로서, 주사전극(Y)과 유지전극(X)이 전면기판의 후방에 나란히 배치되어 있다. 이로 인하여, 도 1 및 도 2와 같은 구동신호를 인가하여 패널을 구동하는 경우 중 유지방전시, 이온입자가 주사전극(Y)과 유지전극(X)에 인가된 전위에 의해 형성된 전기장에 의해 가속되고, 방전가스에 충돌하여 방전을 일으키더라도, 전기장에 의해 가속된 이온입자의 이동경로가 전면기판의 후방의 일정범위에 제한되어 짧게 이동하므로 방전가스와의 충돌확률이 극히 저하되어, 방전이 방전셀 내부의 일부 공간에 집중되어 결과적으로, 플라즈마 디스플레이 패널의 방전 효율이 낮고, 휘도가 좋지 않은 문제점을 갖고 있었다. The conventional plasma display panel described above has a three-electrode surface discharge structure, in which the scan electrodes Y and the sustain electrodes X are arranged side by side behind the front substrate. Therefore, during sustain discharge during the driving of the panel by applying the driving signals as shown in FIGS. 1 and 2, the ion particles are accelerated by the electric field formed by the potential applied to the scan electrode Y and the sustain electrode X. Even if the discharge gas collides with the discharge gas, the movement path of the ion particles accelerated by the electric field is limited to a certain range at the rear of the front substrate, so that the collision probability with the discharge gas is extremely low, and the discharge cell is discharged. As a result, the plasma display panel has a problem of low discharge efficiency and poor luminance.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 3 전극 면방전 구조이면서, 주사전극과 유지전극사이의 거리가 주사전극과 어드레스 전극사이의 거리보다 길게 형성된 플라즈마 디스플레이 패널에 있어서, 방전효율, 휘도 및 패널의 수명을 개선하는 것을 목적으로 한다. In order to solve the above problems, a plasma display panel having a three-electrode surface discharge structure and having a distance between a scan electrode and a sustain electrode longer than a distance between a scan electrode and an address electrode is provided. The purpose is to improve the life of the panel.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 전면기판과 상기 전면기판에 평행하게 배치된 후면기판; 전면기판과 후면기판 사이에 배치되고, 방전을 일으키는 방전셀들을 한정하는 격벽들; 전면기판 상에 후면기판 방향으로 형성되는 전방유전체층 내에 배치되고, 방전셀들이 연장되는 일 방향으로 연장되는 주사전극 라인들과 유지전극 라인들; 후면기판 상에 전면기판 방향으로 형성되는 후방유전체 층 내에 배치되고, 주사전극 라인들과 유지전극 라인들이 연장되는 방향과 교차하도록 연장되는 어드레스 전극 라인들; 방전셀들 내에 배치되고, 어드레스 전극 라인들 상부에 위치하는 형광체층; 및 방전셀들 내에 있는 방전가스;를 구비하고, 방전셀들을 구획하는 주사전극 라인들과 유지전극 라인들 사이의 거리는 어드레스 전극 라인들과 주사전극 라인들과의 거리보다 더 길도록 형성되고, 리셋 구간, 어드레스 구간, 유지방전 구간을 갖는 구동신호에 의해 구동되고,In order to achieve the above object, the present invention, the front substrate and the rear substrate disposed in parallel to the front substrate; Barrier ribs disposed between the front substrate and the rear substrate and defining discharge cells generating discharge; Scan electrode lines and sustain electrode lines disposed in a front dielectric layer formed on a front substrate in a rear substrate direction and extending in one direction in which discharge cells extend; Address electrode lines disposed in a rear dielectric layer formed on a rear substrate in a front substrate direction and extending to cross a direction in which the scan electrode lines and the sustain electrode lines extend; A phosphor layer disposed in the discharge cells and positioned above the address electrode lines; And a discharge gas in the discharge cells; wherein the distance between the scan electrode lines and the sustain electrode lines that partition the discharge cells is longer than the distance between the address electrode lines and the scan electrode lines, and is reset. Driven by a drive signal having a section, an address section, and a sustain discharge section,

유지방전 구간에서, 상승 기울기를 갖으며 제 1 전압에 도달하고 하강 기울기를 갖으며 그라운드 전압에 도달하는 제 1 유지펄스 및 제 2 유지펄스는 각각 주사전극 라인들과 유지전극 라인들에 교호하게 인가되고, 제 1 유지펄스와 제 2 유지펄스에서 제 1 전압이 인가되는 구간이 시간적으로 서로 중첩되며, 어드레스 전극 라인들에 숏 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.In the sustain discharge period, the first sustain pulse and the second sustain pulse having the rising slope reaching the first voltage and the falling slope reaching the ground voltage are alternately applied to the scan electrode lines and the sustain electrode lines, respectively. And a section in which the first voltage is applied in the first sustain pulse and the second sustain pulse overlap each other in time, and a short pulse is applied to the address electrode lines.

이러한 본 발명의 다른 특징에 의하면, 상기 플라즈마 디스플레이 패널은,According to another aspect of the present invention, the plasma display panel,

상기 리셋 구간에서, 주사전극 라인들에, 제 1 전압에서 상승 램프 신호가 인가되어 최종적으로 제 2 전압만큼 상승한 제 3 전압에 도달하고, 상기 제 1 전압에서 하강 램프 신호가 인가되어 최종적으로 제 4 전압에 도달하고, 유지전극 라인들에 상기 하강 램프 신호 인가시부터 제 5 전압이 인가되고, 어드레스 전극 라인들에 그라운드 전압이 인가되고,In the reset period, the rising ramp signal is applied to the scan electrode lines at the first voltage to finally reach the third voltage which is increased by the second voltage, and the falling ramp signal is applied at the first voltage to finally the fourth voltage. A voltage is reached, a fifth voltage is applied from the falling ramp signal to the sustain electrode lines, and a ground voltage is applied to the address electrode lines;

상기 어드레스 구간에서, 주사전극 라인들에 제 6 전압이 인가되면서 순차적으로 제 7 전압을 갖는 주사펄스가 각각 인가되고, 어드레스 전극들에 주사펄스에 따라 제 8전압을 갖는 표시 데이터 신호가 인가되고, 주사전극 라인들에 계속 제 5 전압이 인가될 수 있다. In the address period, scan pulses having a seventh voltage are sequentially applied to sixth voltages to scan electrode lines, and display data signals having an eighth voltage are applied to address electrodes according to scan pulses. The fifth voltage may be continuously applied to the scan electrode lines.

본 발명의 또 다른 특징에 의하면, 상기 숏 펄스의 펄스폭은 제 1 유지펄스 및 제 2 유지펄스의 펄스폭의 절반보다 작을 수 있다. According to another feature of the invention, the pulse width of the short pulse may be less than half of the pulse width of the first sustain pulse and the second sustain pulse.

본 발명의 또 다른 특징에 의하면, 상기 숏 펄스는, 제 8 전압의 크기보다 작거나 동일한 제 9 전압을 가지며, 제 9 전압은 제 1 유지펄스와 제 2 유지펄스가 제 1 전압에 도달하는 순간에 인가될 수 있다.According to another feature of the invention, the short pulse has a ninth voltage less than or equal to the magnitude of the eighth voltage, the ninth voltage is the moment when the first sustain pulse and the second sustain pulse reaches the first voltage; Can be applied to.

본 발명의 또 다른 특징에 의하면, 상기 숏 펄스는, 제 8 전압의 크기보다 작거나 동일한 제 10 전압을 가지며, 제 10 전압은 제 1 유지펄스가 제 1 전압에 도달하는 순간에 인가될 수 있다.According to another feature of the invention, the short pulse has a tenth voltage less than or equal to the magnitude of the eighth voltage, the tenth voltage may be applied at the moment the first sustain pulse reaches the first voltage. .

본 발명의 또 다른 특징에 의하면, 상기 숏 펄스는, 제 8 전압의 크기보다 작거나 동일한 제 11 전압을 가지며, 제 11 전압은 제 2 유지펄스가 제 1 전압에 도달하는 순간에 인가될 수 있다.According to another feature of the present invention, the short pulse has an eleventh voltage less than or equal to the magnitude of the eighth voltage, and the eleventh voltage may be applied at the moment when the second sustain pulse reaches the first voltage. .

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 발명의 플라즈마 디스플레이 패널을 도시하는 분리 사시도이다.3 is an exploded perspective view showing the plasma display panel of the present invention.

도 4는 도 3의 플라즈마 디스플레이 패널을 Ⅱ-Ⅱ선을 따라 취한 평면도이다.4 is a plan view of the plasma display panel of FIG. 3 taken along line II-II.

이하에서 도 3 내지 도 4를 참조하여 설명한다. A description with reference to FIGS. 3 to 4 is as follows.

도 3의 플라즈마 디스플레이 패널(1)은 전방패널(110)과 후방패널(120)을 구비하며, 상기 전방패널(110)은 전면기판(111)을, 상기 후방패널(120)은 후면기판(121)을 구비한다. 상기 플라즈마 디스플레이 패널(1)은 상기 전면기판(111) 및 후면기판(121) 사이에 배치되며, 화상을 구현하기 위해 방전을 일으키고 광을 발생시키는 공간인 방전셀(Ce)들을 한정하는 격벽(124)들을 구비한다. The plasma display panel 1 of FIG. 3 includes a front panel 110 and a rear panel 120, the front panel 110 having a front substrate 111, and the rear panel 120 having a rear substrate 121. ). The plasma display panel 1 is disposed between the front substrate 111 and the rear substrate 121, and partition walls 124 defining discharge cells Ce, which are spaces for generating discharge and generating light, for realizing an image. ).

상기 전방패널(110)은 상기 전면기판(111)의 후방 즉, 상기 전면기판의 배면에 배치되고, 후술하는 주사전극 라인(112)들 및 유지전극 라인(113)들을 덮도록 배치되는 전방유전체층(115)을 구비한다. 상기 주사전극 라인(112)들 및 유지전극 라인(113)들은 전도도를 높이기 위한 금속성 재질의 버스전극(112a,113a)과, ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명전극(112b,113b)을 구비한다. 상기 주사전극 라인(112)들 및 유지전극 라인(113)들은 상기 방전셀(Ce)들이 연장되는 일 방향으로 연장된다.The front panel 110 is disposed on the rear of the front substrate 111, that is, the rear surface of the front substrate, and includes a front dielectric layer disposed to cover the scan electrode lines 112 and the sustain electrode lines 113, which will be described later. 115). The scan electrode lines 112 and the sustain electrode lines 113 are bus electrodes 112a and 113a made of a metallic material to increase conductivity, and transparent electrodes 112b and 113b made of a transparent conductive material such as indium tin oxide (ITO). ). The scan electrode lines 112 and the sustain electrode lines 113 extend in one direction in which the discharge cells Ce extend.

상기 전방유전체층(115)의 배면에는 상기 전방유전체층(115)을 보호하기 위한 전방보호막(116)이 구비되는 것이 바람직하다.The front passivation layer 116 for protecting the front dielectric layer 115 is preferably provided on the rear surface of the front dielectric layer 115.

상기 후방패널(120)은 상기 후면기판(121)과, 상기 후면기판(121) 상에 상기 전면기판(121) 방향으로 형성되는 후방유전체층(123)을 구비할 수 있다. 상기 후방유전체층(123)내에는 상기 주사전극 라인(112)들 및 유지전극 라인(113)들이 연장되는 방향과 직교하는 방향으로 어드레스 전극 라인(122)들이 연장되어 배치된다. The rear panel 120 may include the rear substrate 121 and a rear dielectric layer 123 formed on the rear substrate 121 in the direction of the front substrate 121. In the rear dielectric layer 123, address electrode lines 122 extend in a direction orthogonal to a direction in which the scan electrode lines 112 and the sustain electrode line 113 extend.

또한, 상기 후방패널은(120)은 상기 후방유전체층(123)의 상부에 방전셀들을 구획하는 격벽(124)들이 배치되고, 상기 격벽(124)들에 의하여 한정되는 공간 내에 배치된 형광체층(125)을 구비한다. 상기 형광체층(125)을 보호하기위해 형광체층(125)의 전면에 후방보호박(128)을 구비하는 것이 바람직하다. In addition, the rear panel 120 has partition walls 124 partitioning discharge cells on the rear dielectric layer 123, and the phosphor layer 125 disposed in a space defined by the partition walls 124. ). In order to protect the phosphor layer 125, it is preferable to provide a rear protective foil 128 on the entire surface of the phosphor layer 125.

상기 전방패널(110)과 후방패널(120)은 프릿트(frit, 미도시)와 같은 결합부재에 의해 결합되어 밀봉되는 것이 바람직하며, 반드시 프릿트와 같은 결합부재에 의해 결합될 필요는 없으며, 상기 방전셀(Ce)들 내에 있는 방전가스가 진공상태인 경우, 상기 진공상태에 따른 압력으로 결합될 수도 있다. 한편, 상기 방전셀(Ce)들 내부에는 10% 전,후의 제논(Xe)가스를 포함한 네온(Ne), 헬륨(He),또는 아르곤(Ar)중의 어느 하나 혹은 이들 중 둘 이상의 혼합가스로 이루어진 방전가스가 충전된다. 한편, 방전가스 중 제논(Xe)가스의 함량비가 10% 이상 되도록 하는 것도 가능하다. The front panel 110 and the rear panel 120 are preferably coupled and sealed by a coupling member such as a frit (not shown), and need not necessarily be coupled by a coupling member such as frit, When the discharge gas in the discharge cells (Ce) is in a vacuum state, it may be combined at a pressure according to the vacuum state. On the other hand, the discharge cells (Ce) is made of any one or two or more of the mixed gas of neon (Ne), helium (He), or argon (Ar) including xenon (Xe) gas before and after 10%. The discharge gas is charged. On the other hand, it is also possible to make the content ratio of xenon (Xe) gas in the discharge gas to 10% or more.

상기 전면기판(111)과 후면기판(121)은 유리로 형성되는 것이 일반적이며, 상기 전면기판은 광 투과율이 높은 물질로 형성되는 것이 바람직하다. 한편, 상기 후면기판(121)은 반드시 광이 투과될 필요는 없으며, 상기 전면기판(111)에 비해 재료의 선택폭이 넓어 반드시 유리등의 광 투과율이 높은 물질일 필요는 없다. 오히려, 광 반사율이 높거나, 무효전력을 줄일 수 있는 재료의 다양한 사용이 더 바람직할 수 있다. The front substrate 111 and the rear substrate 121 are generally formed of glass, and the front substrate is preferably formed of a material having high light transmittance. On the other hand, the rear substrate 121 does not necessarily need to transmit light, and a wider selection range of materials than the front substrate 111 does not necessarily require a material having a high light transmittance such as glass. Rather, it may be more desirable to use a variety of materials that have high light reflectance or that can reduce reactive power.

한편, 상기 플라즈마 디스플레이 패널의 휘도를 향상시키기 위해 상기 후면기판(121)의 상면 또는 상기 후방유전체층(123)의 상면에 반사층(미도시)이 배치되거나 상기 후방유전체층(123)에 광반사 물질을 포함시켜 상기 형광체에서 발생하는 가시광이 효율적으로 전방으로 반사될 수 있도록 할 수 있다.In order to improve the brightness of the plasma display panel, a reflective layer (not shown) is disposed on the top surface of the rear substrate 121 or the top surface of the rear dielectric layer 123 or includes a light reflective material in the rear dielectric layer 123. The visible light generated by the phosphor may be efficiently reflected forward.

상기 주사전극 라인(112)들 및 유지전극 라인(113)들 중 투명전극(112b,113b)은 전면기판(111)의 배면에 배치되므로, 상기 형광체층(125)에서 발생하는 가시광을 용이하게 투과시킬 수 있어야 한다. 광 투과율이 양호한 투명전극(112)의 재료로는 ITO, SnO2, ZnO등의 재료가 사용될 수 있으며, ITO가 사용되는 것이 바람직하다. 한편, 어드레스 전극 라인(122)들은 광 투과율이 고려될 필요가 없으므로, 전극 재료의 선택 폭이 넓으며, 전기전도율이 높은 Ag, Cu, Cr등이 사용되는 것이 바람직하다. 전방유전체층(115)의 배면에는 전방보호막(116)이 형성될 수 있으며, 상기 전방보호막(116)은 상기 전방유전체층(115)을 보호하고, 2차 전자를 방출하여 상기 방전이 용이하게 일어날 수 있도록 도와줄 수 있다. Since the transparent electrodes 112b and 113b of the scan electrode lines 112 and the sustain electrode lines 113 are disposed on the rear surface of the front substrate 111, the transparent electrodes 112b and 113b easily transmit visible light generated from the phosphor layer 125. You should be able to. As a material of the transparent electrode 112 having a good light transmittance, a material such as ITO, SnO 2, or ZnO may be used, and ITO is preferably used. On the other hand, since the light transmittance does not have to be considered in the address electrode lines 122, it is preferable that Ag, Cu, Cr, etc. having a wide selection range of electrode materials and high electrical conductivity are used. A front passivation layer 116 may be formed on the rear surface of the front dielectric layer 115, and the front passivation layer 116 may protect the front dielectric layer 115 and emit secondary electrons so that the discharge may occur easily. I can help.

상기 방전셀(Ce) 내의 주사전극 라인(112)과 유지전극 라인(113) 사이의 거리(이하에서 d1 이라한다)는 상기 방전셀(ce)내의 주사전극 라인(112) 또는 유지전극 라인(113)과 어드레스 전극 사이의 거리(이하에서 d2라 한다)보다 길게 형성되는 것을 특징으로 한다. d1은 100μm이상 되게 하는 것이 바람직하다.The distance between the scan electrode line 112 and the sustain electrode line 113 in the discharge cell Ce (hereinafter referred to as d1) is the scan electrode line 112 or the sustain electrode line 113 in the discharge cell ce. ) And a distance between the address electrode and the address electrode (hereinafter referred to as d2). It is preferable to make d1 into 100 micrometers or more.

한편, 상기 전면기판(111) 및 후면기판(121) 사이에 배치된 격벽(124)들은 상기 전면기판(111) 및 후면기판(121)과 함께 방전셀(Ce)들을 한정하도록 형성된다. 도 3에는 격벽(124)들이 방전셀(Ce)들을 매트릭스 형태로 구획하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니고, 벌집형태, 델타 형태 등과 같은 다양한 형태로 구획될 수 있다. 또한, 도 4에는 방전셀(Ce)의 횡단면이 사각형인 것으로 도시되어 있으나, 이에 한정되는 것은 아니고, 삼각형, 오각형등의 다각형, 또는 원형, 타원형 등일 수 있다. Meanwhile, the partition walls 124 disposed between the front substrate 111 and the rear substrate 121 are formed to define discharge cells Ce together with the front substrate 111 and the rear substrate 121. In FIG. 3, the partition walls 124 divide the discharge cells Ce into a matrix, but are not limited thereto, and may be partitioned into various shapes such as a honeycomb form and a delta form. In addition, although the cross section of the discharge cell Ce is illustrated in FIG. 4 as being rectangular, the present invention is not limited thereto and may be a polygon such as a triangle, a pentagon, or a circle, an ellipse, or the like.

상기 후방유전체층(123)의 상부에는 상기 격벽(124)들이 형성될 수 있으며, Pb, B, Si, Al, 및 O 등과 같은 원소를 포함하는 유리성분 등으로 형성될 수 있으며, 여기에 필요에 따라, ZrO2, TiO2, 및 Al2O3 와 같은 필러(filler)와 Cr, Cu, Co, Fe, TiO2 와 같은 안료가 포함될 수 있다. 격벽(124)들은 형광체층(125)이 도포될 수 있는 공간을 확보함과 아울러, 상기 전방격벽(115)들과 함께 상기 전방패널(110)과 후방패널(120)내부에 충전되는 방전가스의 진공상태(예를 들면 0.5 atm)로 인하여 발생하는 압력을 지지하고, 상기 방전셀(Ce)의 공간을 확보하며, 상기 방전셀(Ce)간의 크로스 토크(cross talk)를 방지하는 역할을 수행할 수 있다. 상기 격벽(124)들에 의해 한정되는 공간에는 적색발광, 녹색발광, 또는 청색발광 형광체층(125)이 배치될 수 있으며, 상기 격벽(124)들에 의해 상기 형광체층(125)이 구획된다.The barrier ribs 124 may be formed on the rear dielectric layer 123, and may be formed of a glass component including elements such as Pb, B, Si, Al, and O, and the like, as necessary. Fillers such as, ZrO 2, TiO 2, and Al 2 O 3 and pigments such as Cr, Cu, Co, Fe, TiO 2 may be included. The partition walls 124 secure a space in which the phosphor layer 125 may be applied, and together with the front partition walls 115, the partition walls 124 may be formed of discharge gas charged inside the front panel 110 and the rear panel 120. It supports the pressure generated due to the vacuum state (for example 0.5 atm), secures the space of the discharge cell (Ce), and serves to prevent cross talk between the discharge cells (Ce). Can be. A red, green, or blue light emitting phosphor layer 125 may be disposed in a space defined by the partitions 124, and the phosphor layer 125 is partitioned by the partitions 124.

상기 형광체층(125)은 적색발광 형광체, 녹색발광 형광체, 청색발광 형광체중 어느 하나의 형광체, 솔벤트, 및 바인더가 혼합된 형광체 페이스트가 후방유전체층(123)의 전면과 후방격벽(124)들에 도포된 후에 건조 및 소성공정을 거침으로써 형성된다. 상기 적색발광 형광체로서는 Y(V,P)O4:Eu 등이 있고, 녹색발광 형광체로서는 ZnSi04:Mn, YBO3:Tb 등이 있으며, 청색발광 형광체로서는 BAM:Eu 등 이 있다. The phosphor layer 125 is a phosphor paste in which any one of a phosphor, a solvent, and a binder of a red light emitting phosphor, a green light emitting phosphor, and a blue light emitting phosphor is mixed is applied to the front and rear partitions 124 of the rear dielectric layer 123. After forming and drying and firing. Examples of the red light emitting phosphor include Y (V, P) O 4: Eu, and examples of the green light emitting phosphor include ZnSi 4 4: Mn, YBO 3: Tb, and the blue light emitting phosphor include BAM: Eu.

상기 형광체층(125)의 전면에는 MgO 등으로 이루어진 후방보호막(128)이 형성될 수 있다. 상기 후방보호막(128)은 상기 방전셀(Ce)내에서 방전이 발생할 때, 방전입자의 충돌로 인해 상기 형광체층이 열화되는 것을 방지하고, 2차전자를 방출 하여 상기 방전이 용이하게 일어날 수 있도록 도와줄 수 있다. A rear passivation layer 128 made of MgO or the like may be formed on the entire surface of the phosphor layer 125. The rear passivation layer 128 prevents the phosphor layer from deteriorating due to collision of discharge particles when discharge occurs in the discharge cell Ce, and emits secondary electrons so that the discharge can easily occur. I can help.

도 5는 도 3의 플라즈마 디스플레이 패널의 전극 배치를 간략히 보여주는 도면이다.5 is a view schematically illustrating an electrode arrangement of the plasma display panel of FIG. 3.

도 3 내지 도 5를 참고하여 설명하면, 주사전극 라인들(Y1, ... , Yn)과 유지전극 라인들(X1, ... , Xn)이 나란히 평행하게 배치된다. 즉, 전방유전체층(115)들 내에 주사전극 라인들(Y1, ... , Yn) 및 유지전극 라인들(X1, ... , Xn)이 배치되게 된다. 상기 주사전극 라인들(Y1, ... , Yn) 및 유지전극 라인들(X1, ... , Xn)에 직교하도록 어드레스 전극 라인들(A1, A2, ... , Am)이 배치된다. 상기 주사전극 라인들(Y1, ... , Yn) 및 유지전극 라인들(X1, ... , Xn) 과 상기 어드레스 전극 라인들(A1, A2, ... , Am)이 교차하는 영역에 방전셀(Ce)들이 구획된다.Referring to FIGS. 3 to 5, the scan electrode lines Y1,..., Yn and the sustain electrode lines X1,..., Xn are arranged in parallel in parallel. That is, scan electrode lines Y1,..., Yn and sustain electrode lines X1,..., Xn are disposed in the front dielectric layers 115. Address electrode lines A1, A2, ..., Am are disposed so as to be orthogonal to the scan electrode lines Y1, ..., Yn and sustain electrode lines X1, ..., Xn. In the region where the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn intersect with the address electrode lines A1, A2, ..., Am. The discharge cells Ce are partitioned.

도 6은 도 3 의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.FIG. 6 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 3.

도 5 및 도 6을 참조하여 설명하면, 플라즈마 디스플레이 패널의 구동장치는, 영상처리부(400), 논리제어부(402), Y 구동부(404), 어드레스 구동부(406), X 구동부(408) 및 플라즈마 표시 패널(1)을 구비한다.Referring to FIGS. 5 and 6, the driving apparatus of the plasma display panel includes an image processor 400, a logic controller 402, a Y driver 404, an address driver 406, an X driver 408, and a plasma. The display panel 1 is provided.

영상처리부(400)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.The image processor 400 receives an external video signal such as a PC signal, a DVD signal, a video signal, or a TV signal from the outside, converts an analog signal into a digital signal, and processes the digital signal into an internal video signal. The internal video signals are 8-bit red (R), green (G), and blue (B) image data, clock signals, and vertical and horizontal sync signals, respectively.

논리제어부(402)는 영상처리부(400)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, 어드레스 구동 제어신호(SA), Y 구동 제어신호(SY) 및 X 구동 제어신호(SX)를 출력한다. The logic controller 402 receives an internal image signal from the image processor 400 and undergoes a gamma correction, an automatic power control (APC) step, and the like, such as an address driving control signal SA, a Y driving control signal SY, and Outputs the X drive control signal SX.

Y 구동부(404)는 논리제어부(402)로부터의 Y 구동 제어신호(SY)를 입력받아, 리셋 기간(도 8의 PR)에 초기화 방전을 위해서 소거 전압을 갖는 소거 펄스와, 어드레스 기간(도 8의 PA)에 정극성의 스캔 하이 전압(도 8의 Vsch)이 인가되다가 패널(1)의 상하방향에 따라 순차적으로 부극성의 스캔 로우 전압(도 8의 Vscl)을 갖는 주사신호와, 유지방전 기간(도 8의 PS)에서 정극성의 유지방전 전압(도 8의 Vs)및 그라운드 전압(도 8의 Vg)을 갖는 유지펄스를 플라즈마 표시 패널(1)의 주사 전극 라인들(Y1, ... , Yn)에 인가한다. The Y driver 404 receives the Y drive control signal SY from the logic controller 402, and has an erase pulse having an erase voltage for initialization discharge in the reset period (PR of FIG. 8), and an address period (FIG. 8). And a scan signal having a negative scan low voltage (Vscl in FIG. 8) sequentially along the vertical direction of the panel 1 while a positive scan high voltage (Vsch in FIG. 8) is applied to PA). The sustain pulses having the positive sustain discharge voltage (Vs in FIG. 8) and the ground voltage (Vg in FIG. 8) in the PS of FIG. 8 are connected to the scan electrode lines Y1, ..., of the plasma display panel 1. Yn).

어드레스 구동부(406)는 논리제어부(402)로부터의 어드레스 구동 제어신호(SA)를 입력받아 어드레스 기간(도 8의 PA)에 전체 셀 중 켜져야 할 셀에 어드레스 전압(도 8의 Va)을 갖는 표시 데이터 신호를 플라즈마 표시 패널(1)의 어드레스 전극 라인들에 출력한다. 또한 본 발명과 관련하여, 유지방전 기간(도 8의 Vs)에 숏 펄스를 인가한다. 상기 숏 펄스의 전압은 어드레스 전압(도 8의 Va)보다 작거나 동일한 전압일 수 있다. The address driver 406 receives the address drive control signal SA from the logic controller 402 and has an address voltage (Va in FIG. 8) in a cell to be turned on among all cells in the address period (PA in FIG. 8). The display data signal is output to the address electrode lines of the plasma display panel 1. Also in connection with the present invention, a short pulse is applied in the sustain discharge period (Vs in FIG. 8). The voltage of the short pulse may be less than or equal to the address voltage Va of FIG. 8.

X 구동부(408)는 논리제어부(402)로부터의 X 구동 제어신호(SX)를 입력받아, 리셋 기간(도 8의 PR) 및 어드레스 기간(도 8의 PA)에서 바이어스 전압(도 8의 Vb)과, 유지방전 기간(도 8의 PS)에서 정극성의 유지방전 전압(도 8의 Vs)및 그라운드 전압(도 8의 Vg)을 갖는 유지펄스를 플라즈마 표시 패널(1)의 유지 전극 라인들 (X1, ... , Xn)에 인가한다. The X driving unit 408 receives the X driving control signal SX from the logic control unit 402, and the bias voltage (Vb of FIG. 8) in the reset period (PR of FIG. 8) and the address period (PA of FIG. 8). And a sustain pulse having a positive sustain discharge voltage (Vs in FIG. 8) and a ground voltage (Vg in FIG. 8) in the sustain discharge period (PS in FIG. 8). , ..., Xn).

도 7은 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 구동방법의 일예로서 Y 전극 라인들에 대한 어드레스-디스플레이 분리 구동방법을 보여준다.FIG. 7 illustrates an address-display separation driving method for Y electrode lines as an example of a driving method for driving the plasma display panel of FIG. 3.

도 5 및 도 7을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 유지방전 구간(S1, ..., S8)로 분할된다.5 and 7, a unit frame may be divided into a predetermined number, for example, eight subfields SF1,..., SF8 to realize time division gray scale display. Further, each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8, and a sustain discharge section S1, ..., S8. .

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극 라인들(A1, A2, ... , Am)에 표시 데이터 신호가 인가됨과 동시에 각 주사전극 라인들(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode lines A1, A2, ..., Am and at the same time, the scan electrode lines Y1, ..., Yn Are sequentially applied.

각 유지방전 구간(S1, ...,S8)에서는, 주사전극 라인들(Y1, ..., Yn)과 유지전극 라인들(X1, ..., Xn)에 유지펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 유지방전을 일으킨다.In each sustain discharge section S1, ..., S8, sustain pulses are alternately applied to the scan electrode lines Y1, ..., Yn and sustain electrode lines X1, ..., Xn. , Sustain discharge occurs in the discharge cells in which wall charges are formed in the address periods A1, ..., A8.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 구간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge sections S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield is kept different at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128 in turn. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be addressed and sustained and discharged during the subfield 1 period, the subfield 3 period, and the subfield 8 period.

각 서브필드에 할당되는 유지방전 수는, APC(Automatic Power Control)단계 에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34. In addition, the number of subfields forming one frame can be variously modified according to design specifications.

도 8은 도 3의 플라즈마 디스플레이 패널의 구동신호로서 제 1 실시예를 설명하기 위한 타이밍도이다.FIG. 8 is a timing diagram for describing the first embodiment as a drive signal of the plasma display panel of FIG. 3.

도 9는 도 8의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 9 is a timing diagram for describing in detail the driving signal of the sustain discharge period of FIG. 8.

도 3과 도 8 및 도 9를 참고하여 설명하면, 먼저 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA), 유지방전 기간(PS)으로 구성된다. Referring to FIGS. 3, 8, and 9, first, the subfield SF includes a reset period PR, an address period PA, and a sustain discharge period PS.

리셋 기간(PR)에서, 주사전극 라인들(Y1, ... , Yn)에 먼저 그라운드 전압(Vg)이 인가된다. 다음에, 제 1 전압인 유지방전 전압(Vs)이 급격하게 인가되며, 상기 제 1 전압(Vs)에서부터 상승 램프 신호가 인가되어 제 2 전압인 상승 전압(Vset)만큼 상승한 제 3 전압인 최고 상승 전압(Vset+Vs)에 도달한다. 급격하지 않은 기울기를 갖는 상승 램프 신호가 인가됨으로 인하여 약방전이 발생하고, 상기 약방전이 발생하면서 주사전극 라인들(Y1, ... , Yn) 부근에 음전하들이 쌓이기 시작한다. 다음에 상기 제 1 전압(Vs)까지 급격하게 하강한 후, 하강 램프 신호가 인가되어 제 4 전압인 최저 하강 전압(Vnf)까지 도달한다. 급격하지 않은 기울기를 갖는 하강 램프 신호가 인가됨으로 인하여 약방전이 발생하고, 상기 약방전이 발생 하면서 주사전극 라인들(Y1, ... , Yn) 부근에 쌓였던 음전하들의 일부가 방출된다. 결국 주사전극 라인들(Y1, ... , Yn) 부근에는 어드레스 방전이 발생하기에 적당한 양의 음전하가 잔류하게 된다. 상기 주사전극 라인들(Y1, ... , Yn)에 상기 하강 램프 신호 인가시부터, 유지전극 라인들(X1, ... , Xn)에는 제 5 전압인 바이어스 전압(Vb)이 인가된다. 어드레스 전극 라인들(A1, A2, ... , Am)에는 리셋 기간(PR)동안 그라운드 전압(Vg)이 인가된다.In the reset period PR, the ground voltage Vg is first applied to the scan electrode lines Y1, ..., Yn. Next, the sustain discharge voltage Vs, which is the first voltage, is rapidly applied, and the rising ramp signal is applied from the first voltage Vs, and the highest rise is the third voltage that is raised by the rising voltage Vset, which is the second voltage. The voltage Vset + Vs is reached. The weak discharge occurs due to the application of the rising ramp signal having an inclined slope, and the negative discharge starts to accumulate in the vicinity of the scan electrode lines Y1,..., And Yn. Next, after rapidly falling to the first voltage Vs, a falling ramp signal is applied to reach the fourth falling voltage Vnf. A weak discharge is generated by applying a falling ramp signal having a steep slope, and a portion of the negative charges accumulated near the scan electrode lines Y1, ..., Yn is emitted while the weak discharge is generated. As a result, a negative amount of negative charge suitable for generating an address discharge remains in the vicinity of the scan electrode lines Y1, ..., and Yn. Since the falling ramp signal is applied to the scan electrode lines Y1,..., And Yn, a bias voltage Vb, which is a fifth voltage, is applied to the sustain electrode lines X1,..., Xn. The ground voltage Vg is applied to the address electrode lines A1, A2, ..., Am during the reset period PR.

다음에, 어드레스 기간(PA)에는 켜져야 할 셀을 선택하기 위해, 주사전극 라인들(Y1, ... , Yn)에 먼저 제 6 전압인 스캔 하이 전압(Vsch)이 인가되다가 순차적으로 주사전극 라인별로 제 7 전압인 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가된다. 어드레스 전극 라인들(A1, A2, ... , Am)에 제 8 전압인 어드레스 전압(Va)을 갖는 표시 데이터 신호가 상기 주사펄스에 맞춰 인가된다. 유지전극 라인들(X1, ... , Xn)에는 계속해서 상기 제 5 전압(Vb)이 인가된다. 제 8 전압(Va)과, 제 7 전압(Vscl)과, 주사 전극(Y) 부근의 음전하에 의한 벽전압 및 어드레스 전극(A) 부근의 양전하에 의한 벽전압에 의해 어드레스 방전이 수행된다. 상기 어드레스 방전 수행 후 주사전극(Y) 부근에는 양전하가 축적되며, 유지전극(X) 부근에는 음전하가 축적된다.Next, in order to select a cell to be turned on in the address period PA, a scan high voltage Vsch, which is a sixth voltage, is first applied to the scan electrode lines Y1,. A scan pulse having a scan low voltage Vscl, which is a seventh voltage, is applied to each line. A display data signal having an address voltage Va, which is an eighth voltage, is applied to the address electrode lines A1, A2, ..., Am in accordance with the scan pulse. The fifth voltage Vb is continuously applied to the sustain electrode lines X1,..., And Xn. The address discharge is performed by the eighth voltage Va, the seventh voltage Vscl, the wall voltage caused by the negative charge near the scan electrode Y, and the wall voltage caused by the positive charge near the address electrode A. After the address discharge is performed, positive charges are accumulated near the scan electrode Y, and negative charges are accumulated near the sustain electrode X.

유지방전 기간(PS)에서, 상승 기울기를 갖으며 제 1 전압(Vs)에 도달하고 하강 기울기를 갖으며 그라운드 전압(Vg)에 도달하는 제 1 유지펄스와 제 2 유지펄스가 각각 주사전극 라인들(Y1, ... , Yn)과 유지전극 라인들(X1, ... , Xn)에 서로 교호하게 인가되고, 상기 제 1 유지펄스와 제 2 유지펄스에서 상기 제 1전압(Vs)을 갖는 구간이 시간적으로 중첩된다. In the sustain discharge period PS, the first sustain pulse and the second sustain pulse having the rising slope reaching the first voltage Vs and having the falling slope reaching the ground voltage Vg are respectively the scan electrode lines. (Y1, ..., Yn) and sustain electrode lines (X1, ..., Xn) are alternately applied to each other, and have the first voltage (Vs) at the first sustain pulse and the second sustain pulse. The sections overlap in time.

어드레스 전극 라인들(A1, A2, ... , Am)에는 숏 펄스가 인가되며, 상기 숏 펄스는 유지방전시의 방전 효율을 향상시키기 위한 것으로, 제 1 유지펄스 및 제 2 유지펄스에서 제 1 전압(Vs)이 인가되는 순간에 숏 펄스가 인가되는 것이 바람직하다. 또한 숏 펄스의 펄스폭은 제 1 유지펄스 및 제 2 유지펄스의 펄스폭의 절반보다 작을 수 있다. 또한 숏 펄스는 제 9 전압(Vs1)을 갖으며, 상기 제 9 전압(Vs1)의 크기는 상기 제 8 전압(Va)의 크기보다 작거나 동일할 수도 있다. A short pulse is applied to the address electrode lines A1, A2, ..., Am, and the short pulse is for improving discharge efficiency during sustain discharge, and the first voltage is applied to the first sustain pulse and the second sustain pulse. It is preferable that a short pulse is applied at the instant (Vs) is applied. In addition, the pulse width of the short pulse may be less than half of the pulse widths of the first sustain pulse and the second sustain pulse. The short pulse may have a ninth voltage Vs1, and the magnitude of the ninth voltage Vs1 may be smaller than or equal to the magnitude of the eighth voltage Va.

도3 에서의 플라즈마 디스플레이 패널의 구조는 방전셀 내의 유지전극과 주사전극 사이의 거리(d1)가 주사전극 또는 유지전극과 어드레스 전극 사이의 거리(d2)보다 긴 것을 특징으로 하고 있다. 예를 들어, d1은 200μm이상 될 수 있다. d1>d2 가 되면, 방전시 방전볼륨이 커지며, 휘도가 개선되는 효과가 발생한다. 다만 d1의 거리가 너무 커지면, 유지전극에 인가되는 전압과 주사전극에 인가되는 전압에 크기를 높여야 유지방전이 수행될 수 있게 되며, 전원공급장치에서 고전압을 공급하여야 하므로 플라즈마 디스플레이 패널의 제조비용이 높아지게 된다. 따라서 d1은 100μm이상 되게 하는 것이 바람직하다. 또한 상기의 문제점을 해결하기 위하여, 첫째로 유지방전시 주사전극에 인가되는 제 1 유지펄스와 유지전극에 인가되는 제 2 유지펄스에서 제 1 전압이 중첩으로 인가되는 구간이 존재하도록 하고, 둘째로 어드레스 전극에 숏 펄스를 인가하는 것이 바람직하다. The structure of the plasma display panel in Fig. 3 is characterized in that the distance d1 between the sustain electrode and the scan electrode in the discharge cell is longer than the distance d2 between the scan electrode or the sustain electrode and the address electrode. For example, d1 may be 200 μm or more. When d1> d2, the discharge volume becomes large at the time of discharge, and the brightness improves. However, if the distance of d1 is too large, the sustain discharge can be performed only by increasing the voltage applied to the sustain electrode and the voltage applied to the scan electrode, and the high voltage must be supplied from the power supply device, thereby increasing the manufacturing cost of the plasma display panel. Will be higher. Therefore, it is preferable to make d1 more than 100 micrometers. In addition, in order to solve the above problems, first, there is a period in which the first voltage is overlapped in the first sustain pulse applied to the scan electrode and the second sustain pulse applied to the sustain electrode during sustain discharge. It is preferable to apply a short pulse to the electrode.

도 8의 제 1 유지펄스와 제 2 유지펄스는 제 1 전압이 인가되는 구간이 서로 중첩되는 중첩파형이다. 도 9를 참조하여 상세히 설명하면, 시간 t1에서 t2까지, 주사전극 라인들(Y1, ... , Yn)에 인가되는 제 1 유지펄스는 상승 기울기를 갖으며 최종적으로 제 1 전압(Vs)에 도달한다. 이때 유지전극 라인들(X1, ... , Xn)에 인가되는 제 2 유지펄스는 그라운드 전압(Vg)을 갖는다. 시간 t2에서 t4까지, 제 1 유지펄스는 제 1 전압(Vs)을 계속 갖는다. 한편, 제 2 유지펄스는 시간 t2에서 t3까지 그라운드 전압(Vg)을 계속 갖으며, 시간 t3에서 t4까지 상승 기울기를 갖으며 최종적으로 제 1 전압(Vs)에 도달한다. 결국 시간 t4에서 제 1 유지펄스와 제 2 유지펄스가 제 1 전압(Vs)을 중첩하여 갖게 된다. 다음에 시간 t4에서 t5까지 제 1 유지펄스는 하강 기울기를 갖으며 최종적으로 그라운드 전압(Vg)에 도달한다. 시간 t4에서 t7까지 제 2 유지펄스는 제 1 전압(Vs)을 갖는다. 시간 t5에서 t6까지, 제 1 유지펄스는 그라운드 전압(Vg)을 갖게 된다. 시간 t6에서 t7까지, 제 1 유지펄스는 상승 기울기를 갖으며, 최종적으로 제 1 전압에 도달하고, 상기의 과정을 반복한다. 시간 t7에서 t8까지 제 2 유지펄스는 하강기울기를 갖으며, 최종적으로 그라운드 전압에 도달하고, 상기 그라운드 전압을 시간 t8에서 t9까지 계속 갖는다. 상기의 상승 기울기와 하강 기울기는 통상적으로 에너지 충전 및 회수를 위하여 사용된다. The first sustain pulse and the second sustain pulse of FIG. 8 are overlapping waveforms in which sections in which the first voltage is applied overlap each other. Referring to FIG. 9 in detail, from time t1 to t2, the first sustain pulse applied to the scan electrode lines Y1, ..., Yn has a rising slope and finally at the first voltage Vs. To reach. At this time, the second sustain pulse applied to the sustain electrode lines X1,..., Xn has a ground voltage Vg. From time t2 to t4, the first sustain pulse continues to have the first voltage Vs. On the other hand, the second sustain pulse continues to have the ground voltage Vg from time t2 to t3, has a rising slope from time t3 to t4, and finally reaches the first voltage Vs. As a result, the first sustain pulse and the second sustain pulse overlap the first voltage Vs at time t4. Then from time t4 to t5, the first sustain pulse has a falling slope and finally reaches the ground voltage Vg. From time t4 to t7, the second sustain pulse has a first voltage Vs. From time t5 to t6, the first sustain pulse has a ground voltage Vg. From time t6 to t7, the first holding pulse has a rising slope, finally reaching the first voltage, and repeating the above process. From time t7 to t8, the second holding pulse has a falling slope, finally reaching the ground voltage, and continuing the ground voltage from time t8 to t9. The rising and falling slopes are typically used for energy charging and recovery.

유지방전 기간(PS)에서의 중첩파형은 주사전극(Y)에 인가되는 제 1 유지펄스와 유지전극(X)에 인가되는 제 2 유지펄스에서 제 1 전압(Vs)을 갖는 구간이 서로 중첩되는 것을 의미하며, 도 9와 같이 시간 t4에서 중첩되는 것에만 한정되지 않고, 더 많은 시간동안 중첩되는 것도 가능하다. 중첩 구간이 길어질수록, 제 1 유지펄스와 제 2 유지펄스의 주기가 짧아질 수 있으며, 또한 유지방전 사이의 간격 이 짧아질 수 있다. 즉, 방전 주파수가 커지면, 유지방전에서 공간 전하를 잘 활용할 수 있으므로, 발광 효율을 향상시킬 수 있다.  The overlapping waveform in the sustain discharge period PS is such that a section having the first voltage Vs overlaps each other in the first sustain pulse applied to the scan electrode Y and the second sustain pulse applied to the sustain electrode X. 9 is not limited to overlapping at time t4 as shown in FIG. 9, and may overlap for more time. The longer the overlapping section, the shorter the period between the first sustain pulse and the second sustain pulse, and the shorter the interval between the sustain discharges. In other words, when the discharge frequency is increased, the space charge can be well utilized in sustain discharge, and the luminous efficiency can be improved.

제 1 유지펄스가 제 1 전압(Vs)을 갖는 경우에, 주사전극(Y)에 인가된 정극성의 제 1 전압(Vs)과, 유지전극(X)에 인가된 그라운드 전압(Vg)과, 주사전극(Y) 부근에 쌓여있던 양전하에 의한 벽전압과, 유지전극(X) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 음전하를 쌓고, 유지전극(X) 부근에는 양전하를 쌓는다. 상기 제 1 유지펄스가 제 1 전압(Vs)에 도달하는 순간에, 어드레스 전극(A)에는 숏 펄스가 인가되며, 이로 인하여, 주사전극(Y)에 쌓이는 음전하의 일부를 어드레스 전극(A) 부근으로 이동시킨다. 어드레스 전극(A)에 숏 펄스의 인가로 인하여 어드레스 전극(A) 부근까지 방전볼륨이 커지게 됨으로써, 원활히 유지방전이 수행되게 되어 방전효율이 증대되고, 휘도도 개선된다. 또한 방전볼륨이 커지므로, 형광체에 방전가스의 하전입자에 의한 이온 스퍼터링(ion sputtering)이 종래에 비해 줄어들어 플라즈마 디스플레이 패널의 수명이 개선되게 된다. In the case where the first sustain pulse has the first voltage Vs, the first positive voltage Vs applied to the scan electrode Y, the ground voltage Vg applied to the sustain electrode X, and the scan As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the electrode Y and the wall voltage due to the negative charge accumulated near the sustain electrode X, a negative charge is accumulated near the scan electrode Y, and the sustain electrode A positive charge builds up near (X). At the moment when the first sustain pulse reaches the first voltage Vs, a short pulse is applied to the address electrode A, whereby a part of the negative charge accumulated on the scan electrode Y is located near the address electrode A. FIG. Move to. As the discharge volume is increased to the vicinity of the address electrode A due to the application of the short pulse to the address electrode A, the sustain discharge is smoothly performed, thereby increasing the discharge efficiency and improving the luminance. In addition, since the discharge volume is increased, ion sputtering by the charged particles of the discharge gas in the phosphor is reduced as compared with the conventional, thereby improving the life of the plasma display panel.

다음에, 제 2 유지펄스가 제 1 전압을 갖는 경우에, 유지전극(X)에 인가된 정극성의 제 1 전압(Vs)과, 주사전극(Y)에 인가된 그라운드 전압(Vg)과, 유지전극(X) 부근에 쌓여있던 양전하에 의한 벽전압과, 주사전극(Y) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 양전하를 쌓고, 유지전극(X) 부근에는 음전하를 쌓는다. 상기 제 2 유지펄스가 제 1 전압(Vs)에 도달하는 순간에, 어드레스 전극(A)에는 숏 펄스가 인가된다. 어드레스 전극(A)에 숏 펄스의 인가로 인하여 어드레스 전극(A) 부근까지 방전볼륨이 커지게 됨으로써, 원활히 유지방전이 수행되게 되어 방전효율이 증대되고, 휘도와 패널 수명이 개선된다. Next, when the second sustain pulse has the first voltage, the first positive voltage Vs applied to the sustain electrode X, the ground voltage Vg applied to the scan electrode Y, and the sustain voltage are applied. As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the electrode X and the wall voltage due to the negative charge accumulated near the scan electrode Y, a positive charge is accumulated near the scan electrode Y, and the sustain electrode A negative charge builds up near (X). At the moment when the second sustain pulse reaches the first voltage Vs, a short pulse is applied to the address electrode A. FIG. As the discharge volume is increased to the vicinity of the address electrode A due to the application of the short pulse to the address electrode A, the sustain discharge is smoothly performed, thereby increasing the discharge efficiency and improving the brightness and the life of the panel.

상기의 단계를 계속적으로 반복하게 되며, 이로 인하여 유지방전이 계속 수행되게 된다. The above steps are repeated continuously, which causes the sustain discharge to continue.

다만, 숏 펄스의 인가로 인하여 다량의 음전하를 주사전극(Y) 또는 유지전극(X)으로부터 가져오지 않도록, 인가되는 숏 펄스의 펄스폭은 제 1 유지펄스 및 제 2 유지펄스의 펄스폭의 절반보다 작은 것이 바람직하며, 숏 펄스가 갖는 제 9전압(Vs1)은 상기 제 8 전압(Va)보다 작은 것이 바람직하다. 다만, 전원공급장치에서 다양한 전원을 공급함으로 인하여 발생하는 제조비용 증대를 고려하면, 상기 제 9전압(Vs1)은 상기 제 8 전압(Va)의 크기와 동일할 수도 있다.However, the pulse width of the applied short pulse is half of the pulse width of the first sustain pulse and the second sustain pulse so that a large amount of negative charges are not taken from the scan electrode Y or the sustain electrode X due to the application of the short pulse. The smaller one is preferable, and the ninth voltage Vs1 of the short pulse is preferably smaller than the eighth voltage Va. However, in consideration of an increase in manufacturing cost caused by supplying various powers from the power supply device, the ninth voltage Vs1 may be equal to the magnitude of the eighth voltage Va.

도 10은 도 3의 플라즈마 디스플레이 패널의 구동신호로서 제 2 실시예를 설명하기 위한 타이밍도이다.FIG. 10 is a timing diagram for describing a second embodiment as a drive signal of the plasma display panel of FIG. 3.

도 11은 도 10의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 11 is a timing diagram for describing the driving signal of the sustain discharge period of FIG. 10 in detail.

도 3과 도 11 및 도 12를 참고하여 설명하면, 먼저 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA), 유지방전 기간(PS)으로 구성된다. Referring to FIGS. 3, 11, and 12, first, the subfield SF includes a reset period PR, an address period PA, and a sustain discharge period PS.

리셋 기간(PR) 및 어드레스 기간(Pa)에서의 구동신호는 도 8과 동일하다.The driving signals in the reset period PR and the address period Pa are the same as in FIG.

유지방전 기간(PS)에서, 상승 기울기를 갖으며 제 1 전압(Vs)에 도달하고, 하강 기울기를 갖으며 그라운드 전압(Vg)에 도달하는 제 1 유지펄스와 제 2 유지펄 스가 각각 주사전극 라인들(Y1, ... , Yn)과 유지전극 라인들(X1, ... , Xn)에 서로 교호하게 인가되고, 상기 제 1 유지펄스와 제 2 유지펄스에서 상기 제 1전압(Vs)을 갖는 구간이 시간적으로 중첩된다. In the sustain discharge period PS, the first sustain pulse and the second sustain pulse having the rising slope reaching the first voltage Vs and having the falling slope reaching the ground voltage Vg are respectively the scan electrode lines. (Y1, ..., Yn) and the sustain electrode lines (X1, ..., Xn) are alternately applied to each other, and the first voltage (Vs) in the first sustain pulse and the second sustain pulse The sections with overlap in time.

어드레스 전극 라인들(A1, A2, ... , Am)에는 숏 펄스가 인가되며, 상기 숏 펄스는 유지방전시의 방전 효율을 향상시키기 위한 것으로, 제 1 유지펄스에서 제 1 전압(Vs)이 인가되는 순간에 숏 펄스가 인가되는 것이 바람직하다. 또한 숏 펄스의 펄스폭은 제 1 유지펄스의 펄스폭의 절반보다 작을 수 있다. 또한 숏 펄스는 제 10 전압(Vs2)을 갖으며, 상기 제 10 전압(Vs2)의 크기는 상기 제 8 전압(Va)의 크기보다 작거나 동일할 수도 있다. A short pulse is applied to the address electrode lines A1, A2, ..., Am, and the short pulse is for improving the discharge efficiency during sustain discharge, and the first voltage Vs is applied from the first sustain pulse. It is preferable that a short pulse is applied at the moment. In addition, the pulse width of the short pulse may be less than half of the pulse width of the first sustain pulse. In addition, the short pulse may have a tenth voltage Vs2, and the magnitude of the tenth voltage Vs2 may be smaller than or equal to the magnitude of the eighth voltage Va.

도 10의 제 1 유지펄스와 제 2 유지펄스는 제 1 전압이 인가되는 구간이 서로 중첩되는 중첩파형이다. 도 11을 참조하여 상세히 설명하면, 시간 t11에서 t12까지, 주사전극 라인들(Y1, ... , Yn)에 인가되는 제 1 유지펄스는 상승 기울기를 갖으며 최종적으로 제 1 전압(Vs)에 도달한다. 이때 유지전극 라인들(X1, ... , Xn)에 인가되는 제 2 유지펄스는 그라운드 전압(Vg)을 갖는다. 시간 t12에서 t14까지, 제 1 유지펄스는 제 1 전압(Vs)을 계속 갖는다. 한편, 제 2 유지펄스는 시간 t12에서 t13까지 그라운드 전압(Vg)을 계속 갖으며, 시간 t13에서 t14까지 상승 기울기를 갖으며 최종적으로 제 1 전압(Vs)에 도달한다. 결국 시간 t14에서 제 1 유지펄스와 제 2 유지펄스가 제 1 전압(Vs)을 중첩하여 갖게 된다. 다음에 시간 t14에서 t15까지 제 1 유지펄스는 하강 기울기를 갖으며 최종적으로 그라운드 전압(Vg)에 도달한다. 시간 t14에서 t17까지 제 2 유지펄스는 제 1 전압(Vs)을 갖는다. 시간 t15에서 t16까지, 제 1 유지펄스는 그라운드 전압(Vg)을 갖게 된다. 시간 t16에서 t17까지, 제 1 유지펄스는 상승 기울기를 갖으며, 최종적으로 제 1 전압에 도달하고, 상기의 과정을 반복한다. 시간 t17에서 t18까지 제 2 유지펄스는 하강기울기를 갖으며, 최종적으로 그라운드 전압에 도달하고, 상기 그라운드 전압을 시간 t18에서 t19까지 계속 갖는다. 상기의 상승 기울기와 하강 기울기는 통상적으로 에너지 충전 및 회수를 위하여 사용된다.The first sustain pulse and the second sustain pulse of FIG. 10 are overlapping waveforms in which sections in which the first voltage is applied overlap each other. Referring to FIG. 11 in detail, from time t11 to t12, the first sustain pulse applied to the scan electrode lines Y1, ..., Yn has a rising slope and finally at the first voltage Vs. To reach. At this time, the second sustain pulse applied to the sustain electrode lines X1,..., Xn has a ground voltage Vg. From time t12 to t14, the first sustain pulse continues to have the first voltage Vs. On the other hand, the second sustain pulse continues to have the ground voltage Vg from time t12 to t13, and has a rising slope from time t13 to t14 and finally reaches the first voltage Vs. As a result, the first sustain pulse and the second sustain pulse overlap the first voltage Vs at time t14. Next, from time t14 to t15, the first sustain pulse has a falling slope and finally reaches the ground voltage Vg. From time t14 to t17, the second sustain pulse has a first voltage Vs. From time t15 to t16, the first sustain pulse has a ground voltage Vg. From time t16 to t17, the first holding pulse has a rising slope, finally reaching the first voltage, and repeating the above process. From time t17 to t18, the second holding pulse has a falling slope, finally reaching the ground voltage, and continuing the ground voltage from time t18 to t19. The rising and falling slopes are typically used for energy charging and recovery.

유지방전 기간(PS)에서의 중첩파형은 주사전극(Y)에 인가되는 제 1 유지펄스와 유지전극(X)에 인가되는 제 2 유지펄스에서 제 1 전압(Vs)을 갖는 구간이 서로 중첩되는 것을 의미하며, 도 11과 같이 시간 t14에서 중첩되는 것에만 한정되지 않고, 더 많은 시간동안 중첩되는 것도 가능하다. 중첩 구간이 길어질수록, 제 1 유지펄스와 제 2 유지펄스의 주기가 짧아질 수 있으며, 또한 유지방전 사이의 간격이 짧아질 수 있다. 즉, 방전 주파수가 커지면, 유지방전에서 공간 전하를 잘 활용할 수 있으므로, 발광 효율을 향상시킬 수 있다. The overlapping waveform in the sustain discharge period PS is such that a section having the first voltage Vs overlaps each other in the first sustain pulse applied to the scan electrode Y and the second sustain pulse applied to the sustain electrode X. It is not limited to overlapping at time t14 as shown in FIG. 11, and may overlap for more time. The longer the overlapping section, the shorter the period between the first sustain pulse and the second sustain pulse, and the shorter the interval between the sustain discharges. In other words, when the discharge frequency is increased, the space charge can be well utilized in sustain discharge, and the luminous efficiency can be improved.

제 1 유지펄스가 제 1 전압(Vs)을 갖는 경우에, 주사전극(Y)에 인가된 정극성의 제 1 전압(Vs)과, 유지전극(X)에 인가된 그라운드 전압(Vg)과, 주사전극(Y) 부근에 쌓여있던 양전하에 의한 벽전압과, 유지전극(X) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 음전하를 쌓고, 유지전극(X) 부근에는 양전하를 쌓는다. 한편, 제 1 유지펄스가 제 1 전압(Vs)에 도달하는 순간에, 어드레스 전극(A)에는 숏 펄스가 인가된다. 상기 숏 펄스에 의해 주사전극(Y) 부근에 쌓이는 음전하가 어드레스 전극(A)부근으로 이동하게 되어 방전볼륨이 커지고 휘도와 패널 수명이 개선되게 된다. 다만, 숏 펄스의 인가로 인하여 다량의 음전하를 주사전극(Y)으로부터 가져오지 않도록, 인가되는 숏 펄스의 펄스폭은 제 1 유지펄스의 펄스폭의 절반보다 작은 것이 바람직하며, 숏 펄스가 갖는 제 10전압(Vs2)은 상기 제 8 전압(Va)보다 작은 것이 바람직하다. 다만, 전원공급장치에서 다양한 전원을 공급함으로 인하여 발생하는 제조비용 증대를 고려하면, 상기 제 10전압(Vs2)은 상기 제 8 전압(Va)의 크기와 동일할 수도 있다. In the case where the first sustain pulse has the first voltage Vs, the first positive voltage Vs applied to the scan electrode Y, the ground voltage Vg applied to the sustain electrode X, and the scan As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the electrode Y and the wall voltage due to the negative charge accumulated near the sustain electrode X, a negative charge is accumulated near the scan electrode Y, and the sustain electrode A positive charge builds up near (X). On the other hand, a short pulse is applied to the address electrode A at the moment when the first sustain pulse reaches the first voltage Vs. Negative charges accumulated near the scan electrode Y move near the address electrode A due to the short pulse, thereby increasing the discharge volume and improving luminance and panel life. However, the pulse width of the applied short pulse is preferably less than half of the pulse width of the first sustain pulse so that a large amount of negative charges are not drawn from the scan electrode Y due to the application of the short pulse. The tenth voltage Vs2 is preferably smaller than the eighth voltage Va. However, in consideration of an increase in manufacturing cost caused by supplying various powers from the power supply device, the tenth voltage Vs2 may be equal to the magnitude of the eighth voltage Va.

다음에, 제 2 유지펄스가 제 1 전압을 갖는 경우에, 유지전극(X)에 인가된 정극성의 제 1 전압(Vs)과, 주사전극(Y)에 인가된 그라운드 전압(Vg)과, 유지전극(X) 부근에 쌓여있던 양전하에 의한 벽전압과, 주사전극(Y) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 양전하를 쌓고, 유지전극(X) 부근에는 음전하를 쌓는다. Next, when the second sustain pulse has the first voltage, the first positive voltage Vs applied to the sustain electrode X, the ground voltage Vg applied to the scan electrode Y, and the sustain voltage are applied. As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the electrode X and the wall voltage due to the negative charge accumulated near the scan electrode Y, a positive charge is accumulated near the scan electrode Y, and the sustain electrode A negative charge builds up near (X).

상기의 단계를 계속적으로 반복하게 되며, 이로 인하여 유지방전이 계속 수행되게 된다.The above steps are repeated continuously, which causes the sustain discharge to continue.

도 12는 도 3의 플라즈마 디스플레이 패널의 구동신호로서 제 3 실시예를 설명하기 위한 타이밍도이다.FIG. 12 is a timing diagram for describing a third embodiment as a drive signal of the plasma display panel of FIG. 3.

도 13은 도 12의 유지방전 기간의 구동신호를 상세히 설명하기위한 타이밍도이다.FIG. 13 is a timing diagram for describing the driving signal of the sustain discharge period of FIG. 12 in detail.

도 3과 도 12 및 도 13을 참고하여 설명한다. This will be described with reference to FIGS. 3, 12, and 13.

리셋 기간(PR) 및 어드레스 기간(Pa)에서의 구동신호는 도 8과 동일하다.The driving signals in the reset period PR and the address period Pa are the same as in FIG.

유지방전 기간(PS)에서, 상승 기울기를 갖으며 제 1 전압(Vs)에 도달하고, 하강 기울기를 갖으며 그라운드 전압(Vg)에 도달하는 제 1 유지펄스와 제 2 유지펄스가 각각 주사전극 라인들(Y1, ... , Yn)과 유지전극 라인들(X1, ... , Xn)에 서로 교호하게 인가되고, 상기 제 1 유지펄스와 제 2 유지펄스에서 상기 제 1전압(Vs)을 갖는 구간이 시간적으로 중첩된다. In the sustain discharge period PS, the first sustain pulse and the second sustain pulse having the rising slope reaching the first voltage Vs and having the falling slope reaching the ground voltage Vg are respectively the scan electrode lines. (Y1, ..., Yn) and the sustain electrode lines (X1, ..., Xn) are alternately applied to each other, and the first voltage (Vs) in the first sustain pulse and the second sustain pulse The sections with overlap in time.

어드레스 전극 라인들(A1, A2, ... , Am)에는 숏 펄스가 인가되며, 상기 숏 펄스는 유지방전시의 방전 효율을 향상시키기 위한 것으로, 제 2 유지펄스에서 제 1 전압(Vs)이 인가되는 순간에 숏 펄스가 인가되는 것이 바람직하다. 또한 숏 펄스의 펄스폭은 제 2 유지펄스의 펄스폭의 절반보다 작을 수 있다. 또한 숏 펄스는 제 11 전압(Vs3)을 갖으며, 상기 제 11 전압(Vs3)의 크기는 상기 제 8 전압(Va)의 크기보다 작거나 동일할 수도 있다. A short pulse is applied to the address electrode lines A1, A2, ..., Am, and the short pulse is for improving the discharge efficiency during sustain discharge, and the first voltage Vs is applied to the second sustain pulse. It is preferable that a short pulse is applied at the moment. In addition, the pulse width of the short pulse may be less than half of the pulse width of the second sustain pulse. In addition, the short pulse may have an eleventh voltage Vs3, and the magnitude of the eleventh voltage Vs3 may be smaller than or equal to the magnitude of the eighth voltage Va.

도 12의 제 1 유지펄스와 제 2 유지펄스는 제 1 전압이 인가되는 구간이 서로 중첩되는 중첩파형이다. 도 13을 참조하여 상세히 설명하면, 시간 t21에서 t22까지, 주사전극 라인들(Y1, ... , Yn)에 인가되는 제 1 유지펄스는 상승 기울기를 갖으며 최종적으로 제 1 전압(Vs)에 도달한다. 이때 유지전극 라인들(X1, ... , Xn)에 인가되는 제 2 유지펄스는 그라운드 전압(Vg)을 갖는다. 시간 t22에서 t24까지, 제 1 유지펄스는 제 1 전압(Vs)을 계속 갖는다. 한편, 제 2 유지펄스는 시간 t22에서 t23까지 그라운드 전압(Vg)을 계속 갖으며, 시간 t23에서 t24까지 상승 기울기를 갖으며 최종적으로 제 1 전압(Vs)에 도달한다. 결국 시간 t24에서 제 1 유지펄스와 제 2 유지펄스가 제 1 전압(Vs)을 중첩하여 갖게 된다. 다음에 시간 t24에서 t25까지 제 1 유지펄스는 하강 기울기를 갖으며 최종적으로 그라운드 전압 (Vg)에 도달한다. 시간 t24에서 t27까지 제 2 유지펄스는 제 1 전압(Vs)을 갖는다. 시간 t25에서 t26까지, 제 1 유지펄스는 그라운드 전압(Vg)을 갖게 된다. 시간 t26에서 t27까지, 제 1 유지펄스는 상승 기울기를 갖으며, 최종적으로 제 1 전압에 도달하고, 상기의 과정을 반복한다. 시간 t27에서 t28까지 제 2 유지펄스는 하강기울기를 갖으며, 최종적으로 그라운드 전압에 도달하고, 상기 그라운드 전압을 시간 t28에서 t29까지 계속 갖는다. 상기의 상승 기울기와 하강 기울기는 통상적으로 에너지 충전 및 회수를 위하여 사용된다.The first sustain pulse and the second sustain pulse of FIG. 12 are overlapping waveforms in which sections to which the first voltage is applied overlap each other. Referring to FIG. 13, from time t21 to t22, the first sustain pulse applied to the scan electrode lines Y1,..., And Yn has a rising slope and finally reaches the first voltage Vs. To reach. At this time, the second sustain pulse applied to the sustain electrode lines X1,..., Xn has a ground voltage Vg. From time t22 to t24, the first sustain pulse continues to have the first voltage Vs. On the other hand, the second sustain pulse continues to have the ground voltage Vg from time t22 to t23, has a rising slope from time t23 to t24, and finally reaches the first voltage Vs. As a result, the first sustain pulse and the second sustain pulse overlap the first voltage Vs at time t24. Then from time t24 to t25 the first sustain pulse has a falling slope and finally reaches ground voltage Vg. From time t24 to t27, the second sustain pulse has a first voltage Vs. From time t25 to t26, the first sustain pulse has a ground voltage Vg. From time t26 to t27, the first holding pulse has a rising slope, finally reaching the first voltage, and repeating the above process. From time t27 to t28, the second holding pulse has a falling slope and finally reaches ground voltage, and the ground voltage continues from time t28 to t29. The rising and falling slopes are typically used for energy charging and recovery.

유지방전 기간(PS)에서의 중첩파형은 주사전극(Y)에 인가되는 제 1 유지펄스와 유지전극(X)에 인가되는 제 2 유지펄스에서 제 1 전압(Vs)을 갖는 구간이 서로 중첩되는 것을 의미하며, 도 13과 같이 시간 t24에서 중첩되는 것에만 한정되지 않고, 더 많은 시간동안 중첩되는 것도 가능하다. 중첩 구간이 길어질수록, 제 1 유지펄스와 제 2 유지펄스의 주기가 짧아질 수 있으며, 또한 유지방전 사이의 간격이 짧아질 수 있다. 즉, 방전 주파수가 커지면, 유지방전에서 공간 전하를 잘 활용할 수 있으므로, 발광 효율을 향상시킬 수 있다. The overlapping waveform in the sustain discharge period PS is such that a section having the first voltage Vs overlaps each other in the first sustain pulse applied to the scan electrode Y and the second sustain pulse applied to the sustain electrode X. It is not limited to overlapping at time t24 as shown in FIG. 13, and may overlap for more time. The longer the overlapping section, the shorter the period between the first sustain pulse and the second sustain pulse, and the shorter the interval between the sustain discharges. In other words, when the discharge frequency is increased, the space charge can be well utilized in sustain discharge, and the luminous efficiency can be improved.

제 1 유지펄스가 제 1 전압(Vs)을 갖는 경우에, 주사전극(Y)에 인가된 정극성의 제 1 전압(Vs)과, 유지전극(X)에 인가된 그라운드 전압(Vg)과, 주사전극(Y) 부근에 쌓여있던 양전하에 의한 벽전압과, 유지전극(X) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 음전하를 쌓고, 유지전극(X) 부근에는 양전하를 쌓는다. In the case where the first sustain pulse has the first voltage Vs, the first positive voltage Vs applied to the scan electrode Y, the ground voltage Vg applied to the sustain electrode X, and the scan As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the electrode Y and the wall voltage due to the negative charge accumulated near the sustain electrode X, a negative charge is accumulated near the scan electrode Y, and the sustain electrode A positive charge builds up near (X).

다음에, 제 2 유지펄스가 제 1 전압을 갖는 경우에, 유지전극(X)에 인가된 정극성의 제 1 전압(Vs)과, 주사전극(Y)에 인가된 그라운드 전압(Vg)과, 유지전극(X) 부근에 쌓여있던 양전하에 의한 벽전압과, 주사전극(Y) 부근에 쌓여있던 음전하에 의한 벽전압으로 인하여 유지방전이 수행되면서, 주사전극(Y) 부근에는 양전하를 쌓고, 유지전극(X) 부근에는 음전하를 쌓는다. 한편, 제 2 유지펄스가 제 1 전압(Vs)에 도달하는 순간에, 어드레스 전극(A)에는 숏 펄스가 인가된다. 상기 숏 펄스에 의해 유지전극(X) 부근에 쌓이는 음전하가 어드레스 전극(A)부근으로 이동하게 되어 방전볼륨이 커지고 휘도와 패널 수명이 개선되게 된다. 다만, 숏 펄스의 인가로 인하여 다량의 음전하를 유지전극(X)으로부터 가져오지 않도록, 인가되는 숏 펄스의 펄스폭은 제 2 유지펄스의 펄스폭의 절반보다 작은 것이 바람직하며, 숏 펄스가 갖는 제 11전압(Vs3)은 상기 제 8 전압(Va)보다 작은 것이 바람직하다. 다만, 전원공급장치에서 다양한 전원을 공급함으로 인하여 발생하는 제조비용 증대를 고려하면, 상기 제 11전압(Vs3)은 상기 제 8 전압(Va)의 크기와 동일할 수도 있다. Next, when the second sustain pulse has the first voltage, the first positive voltage Vs applied to the sustain electrode X, the ground voltage Vg applied to the scan electrode Y, and the sustain voltage are applied. As the sustain discharge is performed due to the wall voltage due to the positive charge accumulated near the electrode X and the wall voltage due to the negative charge accumulated near the scan electrode Y, a positive charge is accumulated near the scan electrode Y, and the sustain electrode A negative charge builds up near (X). On the other hand, a short pulse is applied to the address electrode A when the second sustain pulse reaches the first voltage Vs. The negative charge accumulated near the sustain electrode X is moved to the vicinity of the address electrode A by the short pulse, thereby increasing the discharge volume and improving luminance and panel life. However, the pulse width of the applied short pulse is preferably less than half of the pulse width of the second sustain pulse so that a large amount of negative charges are not drawn from the sustain electrode X due to the application of the short pulse. The eleventh voltage Vs3 is preferably smaller than the eighth voltage Va. However, in consideration of an increase in manufacturing cost caused by supplying various powers from the power supply device, the eleventh voltage Vs3 may be equal to the magnitude of the eighth voltage Va.

상기의 단계를 계속적으로 반복하게 되며, 이로 인하여 유지방전이 계속 수행되게 된다. The above steps are repeated continuously, which causes the sustain discharge to continue.

도 14의 a1내지 a6은 도 1의 구동신호를, b1내지 b6은 도 8의 구동신호를 도 3의 플라즈마 디스플레이 패널에 인가하였을 때의 유지방전시 방전셀 내부의 전위 분포, 전자밀도, 147nm의 자외선 분포, 173nm의 자외선 분포, 제논(Xe) 이온 분포, 네온(Ne) 이온 분포를 각각 보여주는 도면이다. 14A to 14A of FIGS. 14A and 6B show the potential distribution inside the discharge cell, the electron density, and the ultraviolet ray of 147 nm during the sustain discharge when the drive signal of FIG. 1 is applied and the drive signal of FIG. 8 is applied to the plasma display panel of FIG. Distribution, 173 nm ultraviolet distribution, xenon (Xe) ion distribution, and neon (Ne) ion distribution, respectively.

먼저 a1과 b1을 비교하여 보면, b1은 중첩파형과 숏 펄스의 인가로 인하여, 방전셀 내부의 전위가 유지전극과 주사전극에 고르게 확대된 것을 알 수 있다. 다 음에, a2와 b2를 비교하여 보면, b2은 중첩파형과 숏 펄스의 인가로 인하여, 전자밀도의 분포는 유지전극과 주사전극 주위에만 분포되어 있는 a2와 달리 어드레스 전극 부근에도 일부가 분포되는 것을 알 수 있다. 다음에 a3과 b3을 비교하여 보면, b3은 중첩파형과 숏 펄스의 인가로 인하여, 방전셀 내부에 147nm의 자외선 분포가 확대된 것을 알 수 있다. 다음에 a4와 b4를 비교하여 보면, b4는 중첩파형과 숏 펄스의 인가로 인하여, 방전셀 내부에 173nm의 자외선 분포가 확대된 것을 알 수 있다. a5와 b5를 비교하여 보면, b5는 중첩파형과 숏 펄스의 인가로 인하여, 제논(Xe) 이온 분포가 방전셀 내부에서 확대된 것을 알 수 있다. a6과 b6을 비교하여 보면, b6은 중첩파형과 숏 펄스의 인가로 인하여, 네온(Ne) 이온 분포가 방전셀 내부에서 확대된 것을 알 수 있다.First, when comparing a1 and b1, it can be seen that b1 is uniformly enlarged in the sustain electrode and the scan electrode due to the application of the overlapping waveform and the short pulse. Next, when comparing a2 and b2, due to the application of the overlapping waveform and the short pulse, the distribution of electron density is partially distributed near the address electrode, unlike a2, which is distributed only around the sustain electrode and the scan electrode. It can be seen that. Next, comparing a3 and b3, it can be seen that b3 has an enlarged distribution of 147 nm ultraviolet rays inside the discharge cell due to the application of an overlapping waveform and a short pulse. Next, comparing a4 and b4, it can be seen that b4 has an enlarged ultraviolet distribution of 173 nm inside the discharge cell due to the application of the overlapping waveform and the short pulse. Comparing a5 and b5, it can be seen that b5 has an enlarged xenon ion distribution inside the discharge cell due to the application of an overlapping waveform and a short pulse. Comparing a6 and b6, it can be seen that b6 has an enlarged neon (Ne) ion distribution in the discharge cell due to the application of the overlapping waveform and the short pulse.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, 플라즈마 디스플레이 패널에 있어서, 3전극 면방전 구조로 유지전극과 주사전극 사이의 거리가 주사전극 또는 유지전극과 어드레스 전극 사이의 거리보다 길며, 이론 인하여, 방전볼륨이 커져 휘도가 개선되게 된다. First, in the plasma display panel, the distance between the sustain electrode and the scan electrode is longer than the distance between the scan electrode or the sustain electrode and the address electrode in the three-electrode surface discharge structure, and, in theory, the discharge volume is increased to improve luminance.

둘째, 상기의 플라즈마 디스플레이 패널의 구조에서 발생하는 방전시 고전압이 필요한 단점을 해결하기 위하여, 유지방전시 주사전극에 인가되는 제 1 유지펄스와 유지전극에 인가되는 제 2 유지펄스에서 제 1 전압(Vs)이 인가되는 구간이 중첩되도록 함으로써, 방전주기가 빨라져, 패널의 휘도와 방전효율이 개선되며, 유지방전시간을 단축시킬 수 있어, 단축된 시간으로 저계조에서 불리한 어드레스 방전 에 더 많은 시간을 할애할 수도 있다. Second, in order to solve the disadvantage that a high voltage is required in the discharge generated in the structure of the plasma display panel, the first voltage Vs at the first sustain pulse applied to the scan electrode and the second sustain pulse applied to the sustain electrode during sustain discharge. By overlapping the sections where) is applied, the discharge cycle is faster, the brightness and discharge efficiency of the panel are improved, and the sustain discharge time can be shortened. You may.

셋째, 또한 유지방전시 제 1 유지펄스 또는 제 2 유지펄스에서 제 1 전압(Vs)이 인가되는 순간에, 어드레스 전극에 정극성의 전압을 갖는 숏 펄스를 인가함으로써 어드레스 전극 부근으로 음전하를 끌어당김으로써, 방전셀 내부의 전자밀도의 확대, 147nm와 173nm의 자외선 분포의 확대, 제논(Xe)와 네온(Ne) 이온 분포의 확대 등 방전볼륨이 확대되어 방전효율이 향상되며, 이온 입자의 형광체에 대한 이온 스퍼터링(Ion sputtering)이 감소할 수 있어 패널의 수명이 개선되게 된다. Third, by attracting negative charge near the address electrode by applying a short pulse having a positive voltage to the address electrode at the moment when the first voltage Vs is applied from the first sustain pulse or the second sustain pulse during sustain discharge, The discharge volume is improved by increasing the electron density inside the discharge cell, expanding the ultraviolet distribution at 147nm and 173nm, and expanding the Xen and Ne ion distribution, and improving the efficiency of ion particles. Ion sputtering can be reduced, thereby improving the life of the panel.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (6)

전면기판과 상기 전면기판에 평행하게 배치된 후면기판; 상기 전면기판과 후면기판 사이에 배치되고, 방전을 일으키는 방전셀들을 한정하는 격벽들; 상기 전면기판 상에 상기 후면기판 방향으로 형성되는 전방유전체층 내에 배치되고, 상기 방전셀들이 연장되는 일 방향으로 연장되는 주사전극 라인들과 유지전극 라인들; 상기 후면기판 상에 상기 전면기판 방향으로 형성되는 후방유전체층 내에 배치되고, 상기 주사전극 라인들과 유지전극 라인들이 연장되는 방향과 교차하도록 연장되는 어드레스 전극 라인들; 상기 방전셀들 내에 배치되고, 상기 어드레스 전극 라인들 상부에 위치하는 형광체층; 및 상기 방전셀들 내에 있는 방전가스;를 구비하고, 상기 방전셀들을 구획하는 상기 주사전극 라인들과 유지전극 라인들 사이의 거리는 상기 어드레스 전극 라인들과 주사전극 라인들과의 거리보다 더 길도록 형성되고, A rear substrate disposed in parallel with the front substrate and the front substrate; Barrier ribs disposed between the front substrate and the rear substrate and defining discharge cells generating discharge; Scan electrode lines and sustain electrode lines disposed in the front dielectric layer formed on the front substrate in the rear substrate direction and extending in one direction in which the discharge cells extend; Address electrode lines disposed on a rear dielectric layer formed on the rear substrate in a direction toward the front substrate and extending to cross a direction in which the scan electrode lines and the sustain electrode lines extend; A phosphor layer disposed in the discharge cells and positioned above the address electrode lines; And a discharge gas in the discharge cells, wherein a distance between the scan electrode lines and the sustain electrode lines that divide the discharge cells is longer than a distance between the address electrode lines and the scan electrode lines. Formed, 리셋 구간, 어드레스 구간, 유지방전 구간을 갖는 구동신호에 의해 구동되고,Driven by a drive signal having a reset section, an address section, and a sustain discharge section, 상기 유지방전 구간에서, 상승 기울기를 갖으며 상기 제 1 전압에 도달하고 하강 기울기를 갖으며 그라운드 전압에 도달하는 제 1 유지펄스 및 제 2 유지펄스는 각각 상기 주사전극 라인들과 유지전극 라인들에 교호하게 인가되고, 상기 제 1 유지펄스와 상기 제 2 유지펄스에서 상기 제 1 전압이 인가되는 구간이 시간적으로 서로 중첩되며, 상기 어드레스 전극 라인들에는 숏 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.In the sustain discharge period, the first sustain pulse and the second sustain pulse having the rising slope reaching the first voltage and having the falling slope reaching the ground voltage are respectively applied to the scan electrode lines and the sustain electrode lines. Alternately applied, a section in which the first voltage is applied in the first sustain pulse and the second sustain pulse overlap each other in time, and a short pulse is applied to the address electrode lines; . 제 1 항에 있어서, The method of claim 1, 상기 리셋 구간에서, 상기 주사전극 라인들에, 상기 제 1 전압에서 상승 램프 신호가 인가되어 최종적으로 제 2 전압만큼 상승한 제 3 전압에 도달하고, 상기 제 1 전압에서 하강 램프 신호가 인가되어 최종적으로 제 4 전압에 도달하고, 상기 유지전극 라인들에 상기 하강 램프 신호 인가시부터 제 5 전압이 인가되고, 상기 어드레스 전극 라인들에 그라운드 전압이 인가되고,In the reset period, a rising ramp signal is applied to the scan electrode lines at the first voltage to reach a third voltage which is finally increased by a second voltage, and a falling ramp signal is finally applied at the first voltage. Reaches a fourth voltage, a fifth voltage is applied from the falling ramp signal to the sustain electrode lines, and a ground voltage is applied to the address electrode lines; 상기 어드레스 구간에서, 상기 주사전극 라인들에 제 6 전압이 인가되면서 순차적으로 제 7 전압을 갖는 주사펄스가 각각 인가되고, 상기 어드레스 전극들에 상기 주사펄스에 따라 제 8전압을 갖는 표시 데이터 신호가 인가되고, 상기 주사전극 라인들에 계속 상기 제 5 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널. In the address period, a scan pulse having a seventh voltage is sequentially applied to the scan electrode lines while a sixth voltage is applied, and a display data signal having an eighth voltage is applied to the address electrodes according to the scan pulse. And the fifth voltage is continuously applied to the scan electrode lines. 제 2 항에 있어서, The method of claim 2, 상기 숏 펄스의 펄스폭은 상기 제 1 유지펄스 및 제 2 유지펄스의 펄스폭의 절반보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널. And the pulse width of the short pulse is less than half of the pulse widths of the first sustain pulse and the second sustain pulse. 제 3 항에 있어서, 상기 숏 펄스는,The method of claim 3, wherein the short pulse, 상기 제 8 전압의 크기보다 작거나 동일한 제 9 전압을 가지며, 상기 제 9 전압은 상기 제 1 유지펄스와 제 2 유지펄스가 상기 제 1 전압에 도달하는 순간에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a ninth voltage less than or equal to the magnitude of the eighth voltage, wherein the ninth voltage is applied when the first sustain pulse and the second sustain pulse reach the first voltage. . 제 3 항에 있어서, 상기 숏 펄스는,The method of claim 3, wherein the short pulse, 상기 제 8 전압의 크기보다 작거나 동일한 제 10 전압을 가지며, 상기 제 10 전압은 상기 제 1 유지펄스가 상기 제 1 전압에 도달하는 순간에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a tenth voltage less than or equal to the magnitude of the eighth voltage, wherein the tenth voltage is applied at the moment when the first sustain pulse reaches the first voltage. 제 3 항에 있어서, 상기 숏 펄스는,The method of claim 3, wherein the short pulse, 상기 제 8 전압의 크기보다 작거나 동일한 제 11 전압을 가지며, 상기 제 11 전압은 상기 제 2 유지펄스가 상기 제 1 전압에 도달하는 순간에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an eleventh voltage less than or equal to the magnitude of the eighth voltage, wherein the eleventh voltage is applied when the second sustain pulse reaches the first voltage.
KR1020040081096A 2004-10-11 2004-10-11 Plasma display panel KR100615258B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040081096A KR100615258B1 (en) 2004-10-11 2004-10-11 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040081096A KR100615258B1 (en) 2004-10-11 2004-10-11 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20060032083A KR20060032083A (en) 2006-04-14
KR100615258B1 true KR100615258B1 (en) 2006-08-25

Family

ID=37141583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081096A KR100615258B1 (en) 2004-10-11 2004-10-11 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100615258B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820656B1 (en) * 2006-06-09 2008-04-10 엘지전자 주식회사 Plasma Display Panel

Also Published As

Publication number Publication date
KR20060032083A (en) 2006-04-14

Similar Documents

Publication Publication Date Title
US7619592B2 (en) Driving method of plasma display panel
KR100683794B1 (en) Method for driving plasma display panel
KR100683792B1 (en) Method for driving plasma display panel
KR100615258B1 (en) Plasma display panel
JP2005056850A (en) Plasma display panel, its driving method and device
KR100615253B1 (en) Driving method of plasma display panel
KR100615259B1 (en) Plasma display panel
KR100647616B1 (en) Driving method of plasma display panel
KR100581934B1 (en) Plasma display panel
KR100637175B1 (en) Plasma display panel
KR100637176B1 (en) Plasma display panel
KR100592298B1 (en) Plasma display panel
KR100615252B1 (en) Plasma display panel
KR20060032086A (en) Plasma display panel
KR20060032085A (en) Plasma display panel
KR100626069B1 (en) Method of driving plasma display panel
KR100683795B1 (en) Method for driving plasma display panel
KR100563074B1 (en) Plasma display panel and driving method for the same
KR100683793B1 (en) Method for driving plasma display panel
KR100453161B1 (en) Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof
KR100626068B1 (en) Method of driving plasma display panel
KR100615263B1 (en) Driving method of Plasma display panel
KR20050112584A (en) Plasma display panel
US20070210990A1 (en) Plasma display apparatus and driving method thereof
KR20060010914A (en) Driving method of plasm display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee