KR100613089B1 - Pixel and Light Emitting Display Using The Same - Google Patents
Pixel and Light Emitting Display Using The Same Download PDFInfo
- Publication number
- KR100613089B1 KR100613089B1 KR1020040112522A KR20040112522A KR100613089B1 KR 100613089 B1 KR100613089 B1 KR 100613089B1 KR 1020040112522 A KR1020040112522 A KR 1020040112522A KR 20040112522 A KR20040112522 A KR 20040112522A KR 100613089 B1 KR100613089 B1 KR 100613089B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- scan
- data
- pixel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.The present invention relates to a pixel capable of displaying an image of desired luminance.
본 발명의 화소는 발광소자와, 제 1주사선으로부터 공급되는 제 1주사신호에 대응하여 특정 수평기간 동안 턴-온 및 턴오프를 적어도 한번 이상 반복하는 제 1트랜지스터와, 제 2주사선으로부터 공급되는 제 2주사신호에 대응하여 상기 특정 수평기간 동안 턴-온 상태를 유지하는 제 2트랜지스터와, 상기 제 1트랜지스터를 경유하여 데이터선으로부터 공급되는 데이터신호에 대응하는 픽셀전류를 상기 발광소자로 공급하기 위한 구동부를 구비한다.According to an exemplary embodiment of the present invention, a pixel includes a light emitting device, a first transistor configured to repeat turn-on and turn-off at least once in a specific horizontal period in response to a first scan signal supplied from a first scan line, and a first transistor supplied from a second scan line A second transistor for maintaining a turn-on state for the specific horizontal period in response to a two-scan signal, and a pixel current corresponding to a data signal supplied from a data line via the first transistor, to the light emitting element; It has a drive part.
이러한 구성에 의하여, 본 발명에서는 원하는 휘도의 영상을 표시할 수 있다.With this arrangement, the present invention can display an image of desired luminance.
Description
도 1은 종래의 발광 표시장치를 나타내는 도면이다.1 illustrates a conventional light emitting display device.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.
도 3은 도 2에 도시된 화소의 제 1실시예를 나타내는 도면이다.FIG. 3 is a diagram illustrating a first embodiment of the pixel illustrated in FIG. 2.
도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다.4 is a waveform diagram illustrating a method of driving the pixel illustrated in FIG. 3.
도 5는 도 2에 도시된 데이터 집적회로의 실시예를 나타내는 블록도이다.FIG. 5 is a block diagram illustrating an embodiment of a data integrated circuit shown in FIG. 2.
도 6은 도 2에 도시된 데이터 집적회로의 다른 실시예를 나타내는 블록도이다.FIG. 6 is a block diagram illustrating another embodiment of the data integrated circuit shown in FIG. 2.
도 7은 도 5에 도시된 전류 조정부 및 선택부를 상세히 나타내는 도면이다.FIG. 7 is a detailed diagram illustrating the current adjuster and the selector illustrated in FIG. 5.
도 8은 도 7에 도시된 선택부로 공급되는 선택신호를 나타내는 도면이다.FIG. 8 is a diagram illustrating a selection signal supplied to the selection unit illustrated in FIG. 7.
도 9는 도 7에 도시된 전류 제어부를 상세히 나타내는 회로도이다.FIG. 9 is a circuit diagram illustrating in detail the current controller illustrated in FIG. 7.
도 10은 도 7에 도시된 비교부를 상세히 나타내는 회로도이다. FIG. 10 is a circuit diagram illustrating in detail the comparison unit illustrated in FIG. 7.
도 11은 도 2에 도시된 화소의 제 2실시예를 나타내는 도면이다.FIG. 11 is a diagram illustrating a second embodiment of the pixel illustrated in FIG. 2.
도 12는 도 11에 도시된 화소의 구동방법을 나타내는 파형도이다.12 is a waveform diagram illustrating a driving method of the pixel illustrated in FIG. 11.
도 13은 도 2에 도시된 화소의 제 3실시예를 나타내는 도면이다.FIG. 13 is a diagram illustrating a third embodiment of the pixel illustrated in FIG. 2.
도 14는 도 2에 도시된 화소의 제 4실시예를 나타내는 도면이다.FIG. 14 is a diagram illustrating a fourth embodiment of the pixel illustrated in FIG. 2.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10,110 : 주사 구동부 20,120 : 데이터 구동부10,110: scan driver 20,120: data driver
30,130 : 화상 표시부 40,140 : 화소30,130: image display unit 40,140: pixel
50,150 : 타이밍 제어부 129 : 데이터 집적회로50,150: timing controller 129: data integrated circuit
142 : 구동부 200 : 쉬프트 레지스터부142: drive unit 200: shift register unit
210 : 샘플링 래치부 220 : 홀딩 래치부210: sampling latch portion 220: holding latch portion
230 : 전류 디지털-아날로그 변환부 240 : 전류 조종블록230: current digital-analog converter 240: current control block
242 : 비교부 244 : 전류 제어부242: comparison unit 244: current control unit
250 : 선택블록 260 : 레벨 쉬프터부250: selection block 260: level shifter
본 발명은 화소 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.The present invention relates to a pixel and a light emitting display device using the same, and more particularly, to a pixel and a light emitting display device using the same to display an image of a desired brightness.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응되는 전류를 발광소자로 공급함으로써 발광소자에서 빛이 발광되게 한다.Among the flat panel display devices, the light emitting display device is a self-light emitting device that generates light by recombination of electrons and holes. Such a light emitting display device has an advantage in that it has a fast response speed and is driven with low power consumption. In general, a light emitting display device emits light from a light emitting device by supplying a current corresponding to the data signal to the light emitting device using a transistor formed for each pixel.
도 1은 종래의 발광 표시장치를 나타내는 도면이다.1 illustrates a conventional light emitting display device.
도 1을 참조하면, 종래의 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(40)을 포함하는 화상 표시부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.Referring to FIG. 1, a conventional light emitting display device includes an
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.The
주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급 받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.The
데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다. The
화상 표시부(30)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다. The
즉, 종래의 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터의 문턱전압 불균일 등에 의하여 원하는 휘도의 빛이 생성되지 못한다. 그리고, 종래에는 데이터신호에 대응하여 화소들(40) 각각에서 실제 흐르는 전류를 측정 및 제어할 수 있는 방법이 없었다. That is, in the conventional light emitting display device, each of the
따라서, 본 발명의 목적은 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.
Accordingly, an object of the present invention is to provide a pixel capable of displaying an image having a desired luminance and a light emitting display device using the same.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 발광소자와, 제 1주사선으로부터 공급되는 제 1주사신호에 대응하여 특정 수평기간 동안 턴-온 및 턴오프를 적어도 한번 이상 반복하는 제 1트랜지스터와, 제 2주사선으로부터 공급되는 제 2주사신호에 대응하여 상기 특정 수평기간 동안 턴-온 상태를 유지하는 제 2트랜지스터와, 상기 제 1트랜지스터를 경유하여 데이터선으로부터 공급되는 데이터신호에 대응하는 픽셀전류를 상기 발광소자로 공급하기 위한 구동부를 구비하는 화소를 제공한다. In order to achieve the above object, the first aspect of the present invention provides a light emitting device and a first transistor for repeating turn-on and turn-off at least once in a specific horizontal period in response to a first scan signal supplied from the first scan line. And a second transistor that is turned on for the specific horizontal period in response to the second scan signal supplied from the second scan line, and a pixel corresponding to the data signal supplied from the data line via the first transistor. A pixel including a driving unit for supplying current to the light emitting device is provided.
바람직하게, 상기 제 1트랜지스터는 상기 데이터선과 상기 구동부 사이에 접속되며 상기 특정 수평기간 중 제 1기간 동안 턴-온되고, 상기 제 1기간을 제외한 제 2기간 동안 적어도 한번 턴-온 및 턴-오프된다. 상기 제 2트랜지스터는 상기 구동부 및 발광소자의 공통단자와 상기 데이터선 사이에 접속된다. 상기 구동부와 상기 발광소자 사이에 접속되어 발광 제어선으로부터 공급되는 발광 제어신호에 대응하여 상기 특정 수평기간 동안 턴-오프되고, 그 외의 기간동안 턴-온되는 제 3트랜지스터를 더 구비한다. Preferably, the first transistor is connected between the data line and the driver and is turned on for a first period of the specific horizontal period, and is turned on and off at least once for a second period except the first period. do. The second transistor is connected between the common terminal of the driving unit and the light emitting device and the data line. And a third transistor connected between the driving unit and the light emitting element and turned off during the specific horizontal period in response to the light emission control signal supplied from the light emission control line, and turned on for the other period.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 14를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention may be easily implemented by those skilled in the art with reference to FIGS. 2 to 14 as follows.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 제 1주사선(S11 내지 S1n), 제 2주사선들(S21 내지 S2n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 포함하는 화상 표시부(130)와, 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n) 및 발광 제어선들(E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.Referring to FIG. 2, a light emitting display device according to an exemplary embodiment of the present invention includes first scan lines S11 to S1n, second scan lines S21 to S2n, emission control lines E1 to En, and data lines D1 to. The
화상 표시부(130)는 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 구비한다. 화소들(140)은 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(140) 각각은 데이터선(D)으로부터 공급되는 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 픽셀전류를 제어한다. 그리고, 화소들(140)은 수평기간의 일부기간 동안 픽셀전류를 데이터선(D)을 경유하여 데이터 구동부(120)로 공급한다. 이를 위하여, 화소들(140) 각각은 도 3과 같이 구성될 수 있다. 도 3에 도시돤 화소(140)의 상세한 구조는 후술하기로 한다. The
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다. The
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 제 1주사선들(S11 내지 S1n)로 제 1주사신호를 순차적으로 공급함과 동시에 제 2주사선들(S21 내지 S2n)로 제 2주사신호를 순차적으로 공급한다.The
여기서, 주사 구동부(110)는 도 4에 도시된 바와 같이 특정 수평기간의 제 1기간 동안 화소(140)에 포함된 제 1트랜지스터(M1)가 턴-온되고, 제 2기간 동안 제 1트랜지스터(M1)가 적어도 한번 이상 턴-온 및 턴-오프를 반복하도록 제 1주사신호를 공급한다. 그리고, 주사 구동부(110)는 특정 수평기간 동안 화소(140)에 포함된 제 2트랜지스터(M2)가 턴-온되도록 제 2주사신호를 공급한다. 그리고, 주사 구동부(110)는 제 1주사신호 및 제 2주사신호가 공급되는 기간 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프되고, 그 외의 기간동안 턴-온될 수 있도록 발광 제어신호를 공급한다. 즉, 발광 제어신호는 제 1주사신호 및 제 2주사신호와 중첩되게 공급되며 그 폭은 제 2주사신호의 폭과 동일하거나 넓게 설정된다. As illustrated in FIG. 4, in the
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이 터신호를 생성하고, 생성된 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다. 여기서, 데이터 구동부(120)는 전류 싱크(Current Sink) 타입으로 구성된다. 다시 말하여, 데이터 구동부(120)는 데이터신호로써 계조전류에 대응되는 전류를 화소(140)로부터 공급받는다.The data driver 120 receives the data drive control signal DCS from the
그리고, 데이터 구동부(120)는 각각의 수평기간 중 제 2기간의 일부기간, 즉 제 1트랜지스터(M1)가 턴-오프되는 기간 동안 화소들(140)로부터 픽셀전류를 공급받고, 공급받은 픽셀전류가 계조전류에 대응되는 전류값인지 체크한다. 예를 들어, 데이터(Data)의 비트수(또는 계조값)에 대응하여 생성되는 계조전류가 10㎂인 경우 데이터 구동부(120)는 픽셀전류가 10㎂인지 체크한다. 여기서, 화소들(140) 각각에서 원하는 전류가 공급되지 않는 경우 데이터 구동부(120)는 화소들(140) 각각에서 원하는 전류가 흐를 수 있도록 데이터선(D)으로 공급되는 전류값을 증감한다. 이를 위해, 데이터 구동부(120)는 j(j는 자연수)개의 채널로 구성되는 적어도 하나 이상의 데이터 집적회로(129)를 구비한다. 데이터 집적회로(129)의 상세한 구성은 후술하기로 한다. The data driver 120 receives a pixel current from the
도 3은 도 2에 도시된 화소의 제 1실시예를 나타내는 도면이다. 도 3에서는 설명의 편의성을 위하여 제 m데이터선(Dm), n번째 제 1주사선(S1n), n번째 제 2주사선(S2n) 및 제 n발광 제어선(En)과 접속된 화소를 도시하기로 한다.FIG. 3 is a diagram illustrating a first embodiment of the pixel illustrated in FIG. 2. In FIG. 3, pixels connected to the m-th data line Dm, the n-th first scan line S1n, the n-th second scan line S2n, and the n-th emission control line En are illustrated in FIG. 3. do.
도 3을 참조하면, 본 발명의 제 1실시예에 의한 화소(140)는 발광소자(OLED), 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 구동부 (142)를 구비한다.Referring to FIG. 3, the
제 1트랜지스터(M1)는 데이터선(Dm)과 구동부(142) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 1트랜지스터(M1)는 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다. The first transistor M1 is connected between the data line Dm and the
제 2트랜지스터(M2)는 구동부(142) 및 발광소자(OLED)의 공통단자와 데이터선(Dm) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 2트랜지스터(M2)는 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하여 제어된다. The second transistor M2 is connected between the driving
제 3트랜지스터(M3)는 구동부(142)와 발광소자(OLED) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 n발광 제어선(En)으로부터 공급되는 발광 제어신호에 의하여 제어된다. 여기서, 발광 제어신호는 n번째 제 1주사선(S1n) 및 n번째 제 2주사선(S2n)으로 공급되는 제 1 및 제 2주사신호와 중첩되게 공급된다. 제 3트랜지스터(M3)는 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 기간 동안 턴-온된다.The third transistor M3 is connected between the
구동부(142)는 제 1트랜지스터(M1)로부터 공급되는 데이터신호에 대응하여 픽셀전류를 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)로 공급한다. 이를 위해, 구동부(142)는 데이터신호에 대응되는 전압을 충전하기 위한 커패시터(C)와, 커패시터(C)에 충전된 전압에 대응되는 픽셀전류를 공급하기 위한 제 4트랜지스터(M4)를 구비한다. 여기서, 구동부(142)의 구조는 도 3에 도시된 구조에 한정되지 않고, 현재 공지되어 사용되는 다양한 회로들 중 어느 하나로 선택될 수 있다. 그리 고, 도 3에서는 설명의 편의성을 위하여 트래지스터들(M1 내지 M4)을 피모스(PMOS) 도전형으로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다.The
도 3 및 도 4를 참조하여 화소(140)의 동작과정을 상세히 설명하면, 먼저 한 프레임의 특정 수평기간 동안 n번째 제 1주사선(S1n)으로 제 1주사신호가 공급됨과 동시에 n번째 제 2주사선(S2n)으로 제 2주사신호가 공급된다.Referring to FIGS. 3 and 4, the operation of the
n번째 제 2주사선(S2n)으로 공급된 제 2주사신호는 제 2트랜지스터(M2)로 공급된다. 그러면, 제 2트랜지스터(M2)는 특정 수평기간 동안 턴-온 상태를 유지한다. The second scan signal supplied to the nth second scan line S2n is supplied to the second transistor M2. Then, the second transistor M2 remains turned on for a certain horizontal period.
n번째 제 1주사선(S1n)으로 공급된 제 1주사신호는 제 1트랜지스터(M1)로 공급된다. 이때, 특정 수평기간 중 제 1기간 동안 제 1트랜지스터(M1)가 턴-온된다. 제 1기간 동안 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온되었기 때문에 데이터선(Dm), 제 1트랜지스터(M1), 구동부(142) 및 제 2트랜지스터(M2)로 이어지는 전류패스가 형성된다. 그러면, 화소(140)로부터 데이터신호에 대응되는 전류가 데이터 구동부(120)로 공급된다. 실제로, 데이터 구동부(120)는 계조전류에 대응되는 전류를 화소(140)로부터 공급받는다. 이때, 구동부(142)에 포함된 커패시터(C)에 데이터신호에 대응되는 전압이 충전된다. 즉, 제 1기간 동안 커패시터(C)에는 데이터 구동부(120)로 싱크되는 전류(데이터신호)에 대응되는 전압에 충전된다. The first scan signal supplied to the nth first scan line S1n is supplied to the first transistor M1. At this time, the first transistor M1 is turned on during the first period of the specific horizontal period. Since the first transistor M1 and the second transistor M2 are turned on during the first period, currents leading to the data line Dm, the first transistor M1, the
이후, 제 2기간 중 적어도 한번 이상 제 1트랜지스터(M1)가 턴-오프된다. 제 1트랜지스터(M1)가 턴-오프되면 커패시터(C)에 충전된 전압에 대응되는 픽셀전류가 구동부(142)로부터 제 2트랜지스터(M2), 데이터선(Dm)을 경유하여 데이터 구 동부(120)로 공급된다. 픽셀전류를 공급받은 데이터 구동부(120)는 화소(140)에서 원하는 픽셀전류가 흐를 수 있도록 데이터선(Dm)으로 공급될 전류값을 증감한다. Thereafter, the first transistor M1 is turned off at least once in the second period. When the first transistor M1 is turned off, the pixel current corresponding to the voltage charged in the capacitor C is driven from the
이후, 제 2기간 중 제 1트랜지스터(M1)가 턴-온되면 데이터 구동부(120)에서 증감된 전류에 대응되는 전압이 커패시터(C)에 충전된다. 실제로, 본 발명에서는 제 2기간 동안 제 1트랜지스터(M1)를 적어도 한번 이상 턴-온 및 턴-오프시키면서 원하는 픽셀전류가 흐를 수 있도록 커패시터(C)의 충전전압을 제어한다. 이와 같은 본 발명에서 제 1기간 및 제 2기간을 합한 기간은 1수평기간과 동일하거나, 1수평기간 보다 작게 설정된다. Thereafter, when the first transistor M1 is turned on during the second period, a voltage corresponding to the current increased or decreased by the data driver 120 is charged in the capacitor C. FIG. In fact, in the present invention, the charging voltage of the capacitor C is controlled so that the desired pixel current can flow while the first transistor M1 is turned on and off at least once during the second period. In the present invention as described above, the sum of the first and second periods is set equal to or less than one horizontal period.
한편, 특정 수평기간 동안 제 n발광 제어선(En)으로 발광 제어신호가 공급되기 때문에 제 3트랜지스터(M3)가 턴-오프되고, 이에 따라 발광소자(OLED)로 픽셀전류가 공급되지 않는다. 그리고, 특정 수평기간 이후에 제 n발광 제어선(En)으로 발광 제어신호가 공급되지 않기 때문에 픽셀전류가 발광소자(OLED)로 공급된다. 여기서, 픽셀전류는 특정 수평기간 동안 원하는 전류값으로 설정되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.On the other hand, since the emission control signal is supplied to the nth emission control line En during the specific horizontal period, the third transistor M3 is turned off, and thus the pixel current is not supplied to the light emitting element OLED. Since the emission control signal is not supplied to the nth emission control line En after the specific horizontal period, the pixel current is supplied to the light emitting element OLED. Here, since the pixel current is set to a desired current value for a specific horizontal period, the light emitting device OLED may generate light having a desired luminance.
도 5는 도 2에 도시된 데이터 집적회로를 상세히 나타내는 도면이다. 도 5는 설명의 편의성을 위하여 데이터 집적회로(129)가 j개의 채널을 갖는다고 가정하기로 한다.FIG. 5 is a diagram illustrating in detail the data integrated circuit shown in FIG. 2. 5 assumes that the data integrated
도 5를 참조하면, 데이터 집적회로(129)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(200)와, 생플링 신호에 응답하여 데이터(Data)를 순차 적으로 저장하기 위한 샘플링 래치부(210)와, 샘플링 래치부(210)의 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 전류 디지털-아날로그 변환부(이하 "IDAC부"라 함)(230)로 공급하기 위한 홀딩 래치부(220)와, 데이터(Data)의 계조값에 대응하여 계조전류(Idata)를 생성하는 IDAC부(230)와, 픽셀전류(Ipixel)에 대응하여 화소(140)로부터 공급되는 전류값을 제어하기 위한 전류 조정블록(240)과, 수평기간의 일부 기간 동안 화소(140)로부터의 픽셀전류(Ipixel)를 전류 조정블록(240)으로 공급하기 위한 선택블록(250)을 구비한다.Referring to FIG. 5, the data integrated
쉬프트 레지스터부(200)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(200)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링신호를 생성한다. 이를 위해, 쉬프트 레지스터부(200)는 j개의 쉬프트 레지스터(2001 내지 200j)를 구비한다.The
샘플링 래치부(210)는 쉬프트 레지스터(200)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(210)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2101 내지 210j)를 구비한다. 그리고, 각각의 샘플링 래치들(2101 내지 210j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2101 내지 210j) 각각은 k비트의 크기로 설정된다. The
홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치 부(210)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 자신에게 저장된 데이터(Data)를 IDAC부(230)로 공급한다. 이를 위해, 홀딩 래치부(220)는 k비트로 설정된 j개의 홀딩 래치(2201 내지 220j)를 구비한다. The holding
IDAC부(230)는 데이터(Data)의 비트값에 대응하여 계조전류(Idata)를 생성하고, 생성된 계조전류(Idata) 만큼 데이터선(D)을 경유하여 화소(140)로부터 전류를 공급받는다. 즉, IDAC부(230)는 데이터(Data)의 비트값에 대응하여 계조전류(Idata) 만큼 전류를 싱크한다. 이를 위해, IDAC부(230)는 j개의 전류 생성부(2301 내지 230j)를 구비한다.The
전류 조정블록(240)은 계조전류(Idata) 및 픽셀전류(Ipixel)를 공급받는다. 계조전류(idata) 및 픽셀전류(Ipixel)를 공급받은 전류 조정블록(240)은 계조전류(idata)와 픽셀전류(Ipixel)의 전류값을 비교하고, 비교된 전류차에 대응하여 화소(140)로 공급되는 전류값을 제어한다. 실제로, 전류 조정블록(240)은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 전류값을 재조정한다. 이를 위해, 전류 조정블록(240)은 j개의 전류 조정부(2401 내지 240j)를 구비한다. The
선택블록(250)은 수평기간의 제 1기간 동안 IDAC부(230)와 데이터선들(D1 내지 Dm)을 접속시킨다. IDAC부(230)와 데이터선들(D1 내지 Dm)이 전기적으로 접속되면 계조전류(Idata)에 대응되는 전류가 화소들(140)로부터 IDAC부(230)로 공급된다. 그리고, 선택블록(250)은 제 2기간의 일부기간 동안 데이터선들(D1 내지 Dm)을 전류 조정블록(240)과 접속시킨다. 이때, 화소(140)로부터의 픽셀전류(Ipixel) 가 전류 조정블록(240)으로 공급된다. 이를 위해, 선택블록(250)은 j개의 선택부(2501 내지 250j)를 구비한다. The
한편, 본 발명의 데이터 집적회로는 도 6과 같이 홀딩 래치부(220)와 IDAC부(230)의 사이에 레벨 쉬프터부(260)를 더 포함할 수 있다. 레벨 쉬프터부(260)는 홀딩 래치부(220)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 IDAC부(230)로 공급한다. 외부 시스템으로부터 데이터 집적회로(129)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 집적회로(129)외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬트터부(260)에서 높은 전압레벨로 승압시킨다.Meanwhile, the data integrated circuit of the present invention may further include a
도 7은 도 5에 도시된 전류 조정부 및 선택부를 상세히 나타내는 도면이다. 도 7에서는 설명의 편의성을 위하여 j번째 전류 조정부(240j) 및 선택부(250j)를 도시하기로 한다.FIG. 7 is a detailed diagram illustrating the current adjuster and the selector illustrated in FIG. 5. In FIG. 7, the j th
도 7을 참조하면, 본 발명의 선택부(250j)는 전류 생성부(230j) 및 데이터선(Dj) 사이에 접속되는 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)와, 데이터선(Dj)과 전류 조정부(240j) 사이에 접속되는 제 7트랜지스터(M7)와, 전류 조정부(240j)와 전류 생성부(230j) 사이에 접속되는 제 8트랜지스터(M8)를 구비한다. Referring to FIG. 7, the
제 5트랜지스터(M5) 및 제 6트랜지스터(M6)는 동시에 턴-온되면서 데이터선(Dj)을 전류 생성부(230j)에 접속시킨다. 이를 위해, 제 5트랜지스터(M5) 및 제 6 트랜지스터(M6)는 제어라인(CL)으로부터 공급되는 선택신호에 의하여 제어된다. The fifth transistor M5 and the sixth transistor M6 are turned on at the same time to connect the data line Dj to the
제 7트랜지스터(M7) 및 제 8트랜지스터(M8)는 제 5트랜지스터(M5)와 교번적으로 턴-온된다. 이를 위해, 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)는 제 5트랜지스터(M5)와 다른 도전형으로 형성된다. 제 7트랜지스터(M7)가 턴-온되면 데이터선(Dj)이 전류 조정부(240j)에 접속된다. 제 8트랜지스터(M8)가 턴-온되면 전류 조정부(240j)와 전류 생성부(230j)가 접속된다. The seventh transistor M7 and the eighth transistor M8 are alternately turned on with the fifth transistor M5. To this end, the seventh transistor M7 and the eighth transistor M8 are formed in a different conductivity type from the fifth transistor M5. When the seventh transistor M7 is turned on, the data line Dj is connected to the
선택신호는 도 8에 도시된 바와 같이 수평기간 중 제 1기간 동안 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온될 수 있도록 공급된다. 그리고, 선택신호는 제 2기간 동안 제 5 및 제 6트랜지스터(M5,M6)와 제 7 및 제 8트랜지스터(M8)가 교번적으로 턴-온되도록 공급된다. 선택신호는 제 2기간 동안 제 1트랜지스터(M1)와 동일하게 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온 및 턴-오프되게 공급된다. As shown in FIG. 8, the selection signal is supplied such that the fifth transistor M5 and the sixth transistor M6 can be turned on during the first period of the horizontal period. The selection signal is supplied such that the fifth and sixth transistors M5 and M6 and the seventh and eighth transistors M8 are alternately turned on during the second period. During the second period, the selection signal is supplied such that the fifth transistor M5 and the sixth transistor M6 are turned on and off in the same manner as the first transistor M1.
전류 생성부(230j)는 전류 싱크형으로 구성된다. 다시 말하여, 전류 생성부(230j)는 데이터(Data)에 대응하는 계조전류(Idata) 만큼 전류를 외부(화소(140) 또는 전류 조정부(240j))로부터 공급받는다. The
전류 조정부(240j)는 비교부(242) 및 전류 제어부(244)를 구비한다. 비교부(242)는 전류 생성부(230j)로 공급되는 계조전류(Idata)와 화소(140)로부터 공급되는 픽셀전류(Ipixel)를 공급받는다. 픽셀전류(Ipixel)를 공급받은 비교부(242)는 계조전류(Idata)와 픽셀전류(Ipixel)를 비교하고, 비교된 결과에 대응하는 제어신호를 전압 증감부(244)로 공급한다. 예를 들어, 비교부(242)는 계조전류(Idata)가 픽셀전류(Ipixel)보다 큰 경우 제 1제어신호를 생성하고, 계조전류(Idata)가 픽셀전류(Ipixel)보다 작은 경우 제 2제어신호를 생성하여 전류감부(244)로 공급한다. The
전류 제어부(244)는 비교부(242)로부터 공급되는 제어신호에 대응하여 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)의 공통단자인 제 1노드(N1)의 전류값을 제어한다. 그러면, 화소(140)로 공급되는 전류값이 증가 또는 감소되면서 구동부(142)에 포함된 커패시터(C)의 충전 전압값이 변화된다. 여기서, 전류 제어부(244)는 픽셀전류(Ipixel)와 계조전류(Idata)가 유사해질 수 있도록 화소(140)로 공급되는 전류값을 제어한다. The
도 4, 도 7 및 도 8을 결부하여 동작과정을 상세히 설명하면, 먼저 특정 수평기간의 제 1기간 동안 제 1주사신호 및 제 2주사신호에 의하여 화소(140)에 포함된 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. 그리고, 수평 기간의 제 1기간 동안 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온된다. 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온되면 전류 생성부(230j)와 화소(140)가 전기적으로 접속되고, 이에 따라 계조전류(Idata)에 대응되는 전류가 화소(140)로부터 전류 생성부(230j)로 공급된다. 이때, 화소(140)에 포함된 커패시터(C)에는 계조전류(Idata)에 대응되는 소정의 전압이 충전된다. 실제로, 제 1기간은 화소(140)에 포함된 커패시터(C)에 계조전류(Idata)에 대응되는 전압이 충전되도록 그 기간이 설정된다. 4, 7 and 8, the operation process will be described in detail. First, the first transistor M1 included in the
화소(140)에 포함된 커패시터(C)에 소정의 전압이 충전된 후 제 2기간이 시작될 때 선택신호에 의하여 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-오프 되고, 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)가 턴-온된다. 그리고, 제 2기간이 시작될 때 제 1트랜지스터(M1)가 턴-오프된다. When the second period begins after a predetermined voltage is charged in the capacitor C included in the
제 7트랜지스터(M7)가 턴-온되면 화소(140)로부터의 픽셀전류(Ipixel)가 제 2트랜지스터(M2) 및 제 7트랜지스터(M7)를 경유하여 비교부(242)로 공급된다. 제 8트랜지스터(M8)가 턴-온되면 계조전류(Idata)가 비교부(242)로 공급된다.(실제로, 계조전류(Idata)에 대응되는 전류가 비교부(242)로부터 전류 생성부(230j)로 공급된다.) 이때, 비교부(242)는 계조전류(Idata)와 픽셀전류(Ipixel)를 비교하고, 비교결과에 대응하는 제어신호를 전류 제어부(244)로 공급한다. When the seventh transistor M7 is turned on, the pixel current Ipixel from the
전류 제어부(244)는 비교부(242)로부터 공급되는 비교결과에 대응하여 제 1노드(N1)로 전류를 공급하거나, 제 1노드(N1)로부터 전류를 공급받는다. 즉, 비교부(242)는 비교결과에 대응하여 제 1노드(N1)의 전류값을 증가 또는 감소시킨다. 여기서, 전류 제어부(244)는 픽셀전류(Ipixel)와 계조전류(Idata)가 동일 또는 유사해질 수 있도록 전류값을 증감한다. The
이후, 선택신호에 의하여 제 7 및 제 8트랜지스터(M7,M8)가 턴-오프되고, 제 5 및 제 6트랜지스터(M5,M6)가 턴-온된다. 그리고, 제 1주사신호에 의하여 제 1트랜지스터(M1)가 턴-온된다. 이 경우, 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온되기 때문에 화소(140)로부터 소정의 전류가 제 1노드(N1)로 공급된다.Thereafter, the seventh and eighth transistors M7 and M8 are turned off by the selection signal, and the fifth and sixth transistors M5 and M6 are turned on. The first transistor M1 is turned on by the first scan signal. In this case, since the first transistor M1, the second transistor M2, the fifth transistor M5, and the sixth transistor M6 are turned on, a predetermined current from the
여기서, 화소(140)로부터 제 1노드(N1)로 공급되는 전류는 전류 제어부(244)에서 증감되는 전류값에 의하여 제어된다. 예를 들어, 전류 제어부(244)에서 소정 전류(Iid)를 제 1노드(N1)로 공급한다면 화소(140)에서 제 1노드(N1)로 공급되는 픽셀전류(Ipixel)는 계조전류(Idata)에서 소정전류(Iid)를 감한 값으로 결정된다. 즉, 제 1기간 보다 감소된 픽셀전류(Ipixel)가 화소(140)로부터 공급되고, 이에 따라 커패시터(C)에 충전되는 전압값이 변화된다. Here, the current supplied from the
그리고, 제 1노드(N1)로부터 전류 제어부(244)로 소정전류(Iid)가 공급된다면 화소(140)에서 제 1노드(N1)로 공급되는 픽셀전류(Ipixel)는 계조전류(Idata)에서 소정전류(Iid)를 더한 값으로 결정된다. 즉, 제 1기간 보다 증가된 픽셀전류(Ipixel)가 화소(140)로부터 공급되고, 이에 따라 커패시터(C)에 충전되는 전압값이 변화된다. If the predetermined current Iid is supplied from the first node N1 to the
실제로, 본 발명에서는 제2기간 동안 계조전류(Idata)와 픽셀전류(Ipixel)가 유사 또는 동일해지도록 제 1트랜지스터(M1)를 적어도 한번 이상 턴-온 및 턴-오프시킨다. 그리고, 제 1트랜지스터(M1)와 동일하게 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)를 턴-온 및 턴-오프시키고, 제 1트랜지스터(M1)와 교번되도록 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)를 턴-온시킨다. 본 발명에서는 이와 같은 과정을 소정횟수 반복하면서 화소(140)에서 원하는 픽셀전류(Ipixel)가 흐르도록 제어한다. In fact, in the present invention, the first transistor M1 is turned on and turned off at least once so that the gradation current Idata and the pixel current Ipixel become similar or the same during the second period. In addition, the fifth transistor M5 and the sixth transistor M6 are turned on and off in the same manner as the first transistor M1, and the seventh transistor M7 and the first transistor M1 are alternated with each other. The eighth transistor M8 is turned on. In the present invention, such a process is repeated a predetermined number of times, so that the desired pixel current Ipixel flows in the
도 9는 도 7에 도시된 전류 제어부의 일례를 나타내는 도면이다.9 is a diagram illustrating an example of the current controller illustrated in FIG. 7.
도 9를 참조하면, 본 발명의 전류 제어부(244)는 고정 전압원(VCC)과 기저 전압원(GND) 사이에 접속되는 제 1트랜지스터(M11)와 제 2트랜지스터(M12)를 구비 한다. 제 1트랜지스터(M11)와 제 2트랜지스터(M12)는 서로 다른 도전형으로 형성된다. 따라서, 비교부(242)로부터 공급되는 제어신호에 대응하여 제 1트랜지스터(M11) 및 제 2트랜지스터(M12) 중 어느 하나가 턴-온된다. 여기서, 제 1트랜지스터(M11)가 턴-온되면 제 2노드(N2)로부터 제 1노드(N1)의 소정전류(Iid)가 공급된다. 그리고, 제 2트랜지스터(M12)가 턴-온되면 제 1노드(N1)로부터 제 2노드(N2)로 소정전류(Iid)가 공급된다. Referring to FIG. 9, the
그리고, 전류 제어부전류 제어부1트랜지스터(M11)와 제 2트랜지스터(M12) 사이에 접속되는 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)를 더 구비한다. 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)는 도 8과 같이 제어라인(CL)으로 공급되는 선택신호에 의하여 제어된다. 즉, 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)는 제 5트랜지스터(M15) 및 제 6트랜지스터(M16)와 동일하게 턴-온 및 턴-오프된다. And a third transistor M13 and a fourth transistor M14 connected between the current controller current control unit 1 transistor M11 and the second transistor M12. The third transistor M13 and the fourth transistor M14 are controlled by the selection signal supplied to the control line CL as shown in FIG. 8. That is, the third transistor M13 and the fourth transistor M14 are turned on and turned off in the same manner as the fifth transistor M15 and the sixth transistor M16.
도 10은 도 7에 도시된 비교부의 일례를 나타내는 도면이다. 도 10에 도시된 비교부는 1992년 IEEE(Institute of Electrical and Electronics Engineers)에서 공지되었다. 실제로, 본 발명에서는 전류값을 비교할 수 있는 공지된 다양한 비교부들이 사용될 수 있다. FIG. 10 is a diagram illustrating an example of the comparison unit illustrated in FIG. 7. The comparison unit shown in FIG. 10 was known from the Institute of Electrical and Electronics Engineers (IEEE) in 1992. In practice, various known comparison units capable of comparing current values can be used in the present invention.
도 10을 참조하면, 제 3노드(N3)에는 픽셀전류(Ipixel)와 계조전류(Idata)의 차에 대응하는 전류가 공급된다. 제 3노드(N3)로 공급된 전류는 인버터로 구성된 제 3트랜지스터(M23) 및 제 4트랜지스터(M24)의 게이트단자로 공급된다. 그러면, 제 3트랜지스터(M23) 및 제 4트랜지스터(M24) 중 어느 하나의 트랜지스터가 턴-온되어 출력부에 하이전압(VCC) 또는 로우전압(GND)이 인가된다. 여기서, 출력부에 인가된 전압은 제 1트랜지스터(M21) 및 제 2트랜지스터(M21)의 게이트단자로 공급되어 출력부의 전압이 안정적으로 유지되도록 한다. Referring to FIG. 10, the third node N3 is supplied with a current corresponding to the difference between the pixel current Ipixel and the gradation current Idata. The current supplied to the third node N3 is supplied to the gate terminals of the third transistor M23 and the fourth transistor M24 composed of inverters. Then, any one of the third transistor M23 and the fourth transistor M24 is turned on and the high voltage VCC or the low voltage GND is applied to the output. Here, the voltage applied to the output unit is supplied to the gate terminals of the first transistor M21 and the second transistor M21 so that the voltage of the output unit is stably maintained.
도 11은 본 발명의 제 2실시예에 의한 화소를 나타내는 도면이다. 11 is a diagram illustrating a pixel according to a second exemplary embodiment of the present invention.
도 11을 참조하면, 본 발명의 제 2실시예에 의한 화소는 발광소자(OLED), 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 구동부(142)를 구비한다.Referring to FIG. 11, a pixel according to a second embodiment of the present invention includes a light emitting device OLED, a first transistor M1, a second transistor M2, a third transistor M3, and a
제 1트랜지스터(M1)는 데이터선(Dm)과 구동부(142) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 1트랜지스터(M1)는 도 12에 도시된 바와 같이 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다.The first transistor M1 is connected between the data line Dm and the
제 2트랜지스터(M2)는 구동부(142) 및 발광소자(OLED)의 공통단자와 데이터선(Dm) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 2트랜지스터는 도 12에 도시된 바와 같이 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하여 제어된다. The second transistor M2 is connected between the driving
제 3트랜지스터(M3)는 구동부(142)와 발광소자(OLED) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 2트랜지스터(M2)가 턴-온될 때 턴-오프되고, 제 2트랜지스터(M2)가 턴-오프될 때 턴-온된다. 이를 위해, 제 3트랜지스터(M3)는 제 2트랜지스터(M2)와 다른 도전형으로 형성되며 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하여 제어된다. The third transistor M3 is connected between the
구동부(142)는 데이터신호에 대응하는 픽셀전류를 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)로 공급한다. 이를 위해, 구동부(142)는 데이터신호에 대응되는 전압을 충전하기 위한 커패시터(C)와, 커패시터(C)에 충전된 전압에 대응하는 픽셀전류를 공급하기 위한 제 4트랜지스터(M4)를 구비한다. The
도 11 및 도 12를 결부하여 동작과정을 상세히 설명하면, 먼저 한 프레임의 특정 수평기간 동안 n번째 제 1주사선(S1n)으로 제 1주사신호가 공급됨과 동시에 n번째 제 2주사선(S2n)으로 제 2주사신호가 공급된다.11 and 12, the operation process is described in detail. First, the first scan signal is supplied to the nth first scan line S1n during a specific horizontal period of one frame, and the nth second scan line S2n is applied to the nth second scan line S2n. Two scan signals are supplied.
n번째 제 2주사선(S2n)으로 제 2주사신호가 공급되면 특정 수평기간 동안 제 2트랜지스터(M2)가 턴-온된다. 그리고, 제 2주사신호가 공급되면 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프된다. When the second scan signal is supplied to the nth second scan line S2n, the second transistor M2 is turned on for a specific horizontal period. When the second scan signal is supplied, the third transistor M3 is turned off for a specific horizontal period.
n번째 제 1주사선(S1n)으로 제 1주사신호가 공급되면 특정 수평기간의 제 1기간 동안 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 계조전류에 대응하는 소정의 전류가 화소로부터 데이터 구동부(120)로 공급된다. 이때, 구동부(142)에 포함된 커패시터(C)에는 소정의 전류에 대응하는 전압이 충전된다. 그리고, 제 2기간 중 제 1트랜지스터(M1)가 턴-오프될 때 커패시터(C)에 충전된 전압에 대응하는 픽셀전류가 데이터 구동부(120)로 공급된다. 픽셀전류를 공급받은 데이터 구동부(120)는 화소(140)에서 원하는 픽셀전류가 흐를 수 있도록 데이터선(Dm)으로 공급될 전류값을 증감한다. 실제로, 제 2기간 동안 제 1트랜지스터 (M1)는 적어도 한번 턴-온 및 턴-오프를 반복하면서 원하는 픽셀전류가 흐를 수 있도록 커패시터(C)에 충전된 전압값을 제어한다. When the first scan signal is supplied to the nth first scan line S1n, the first transistor M1 is turned on during the first period of the specific horizontal period. When the first transistor M1 is turned on, a predetermined current corresponding to the gradation current is supplied from the pixel to the data driver 120. At this time, the capacitor C included in the
한편, 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프되기 때문에 발광소자(OLED)로 픽셀전류가 공급되지 않는다. 그리고, 특정 수평기간 이후에 제 2주사신호에 대응하여 제 3트랜지스터(M3)가 턴-온되면 픽셀전류가 발광소자(OLED)로 공급된다. 여기서, 픽셀전류는 특정 수평기간 동안 원하는 전류값으로 변화되었기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다. On the other hand, the pixel current is not supplied to the light emitting device OLED because the third transistor M3 is turned off during the specific horizontal period. When the third transistor M3 is turned on in response to the second scan signal after the specific horizontal period, the pixel current is supplied to the light emitting device OLED. Here, since the pixel current is changed to a desired current value during a specific horizontal period, the light emitting device OLED may generate light having a desired brightness.
도 13은 본 발명의 제 3실시예에 의한 화소를 나타내는 도면이다.13 is a diagram illustrating a pixel according to a third exemplary embodiment of the present invention.
도 13을 참조하면, 본 발명의 제 3실시예에 의한 화소는 발광소자(OLED), 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3), 접속 트랜지스터(MT) 및 구동부(142)를 구비한다.Referring to FIG. 13, a pixel according to a third exemplary embodiment of the present invention includes a light emitting device OLED, a first transistor M1, a second transistor M2, a third transistor M3, a connection transistor MT, and the like. The driving
제 1트랜지스터(M1)는 데이터선(Dj)과 구동부(142) 사이에 접속되어 데이터선(Dj)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 1트랜지스터(M1)는 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다.The first transistor M1 is connected between the data line Dj and the
제 2트랜지스터(M2)는 구동부(142) 및 발광소자(OLED)의 공통단자와 피드백선(Fj) 사이에 접속되어 피드백선(Fj)과 구동부(142)를 전기적으로 접속시킨다. 여기서, 피드백선(Fj)은 제 7트랜지스터(M7)를 경유하여 전류 조정부(240j)와 접속된다. 따라서, 제 7트랜지스터(M7)와 데이터선(Dm)은 전기적으로 격리된다. 이와 같은 제 2트랜지스터는 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하 여 제어된다. The second transistor M2 is connected between the driving
접속 트랜지스터(MT)는 제 1트랜지스터(M1)와 제 2트랜지스터(M2) 사이에 접속되어 데이터선(Dm)과 피드백선(Fm)을 전기적으로 접속시킨다. 이와 같은 접속 트랜지스터(MT)는 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다. 즉, 접속 트랜지스터(MT)는 제 1트랜지스터(M1)와 동일하게 턴-온 및 턴-오프된다.The connection transistor MT is connected between the first transistor M1 and the second transistor M2 to electrically connect the data line Dm and the feedback line Fm. The connection transistor MT is controlled by the first scan signal supplied to the n-th first scan line S1n. That is, the connection transistor MT is turned on and turned off in the same manner as the first transistor M1.
제 3트랜지스터(M3)는 구동부(142)와 발광소자(OLED) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 2트랜지스터(M2)가 턴-온될 때 턴-오프되고, 제 2트랜지스터(M2)가 턴-오프될 때 턴-온된다. 이를 위해, 제 3트랜지스터(M3)는 도 4와 같이 발광 제어선(En)으로부터 공급되는 발광 제어신호에 의하여 제어된다. The third transistor M3 is connected between the
구동부(142)는 데이터신호에 대응하는 픽셀전류를 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)로 공급한다. 이를 위해, 구동부(142)는 데이터신호에 대응되는 전압을 충전하기 위한 커패시터(C)와, 커패시터(C)에 충전된 전압에 대응하는 픽셀전류를 공급하기 위한 제 4트랜지스터(M4)를 구비한다. The
도 4와 도 13을 결부하여 동작과정을 상세히 설명하면, 먼저 한 프레임의 특정 수평기간 동안 n번째 제 1주사선(S1n)으로 제 1주사신호가 공급됨과 동시에 n번째 제 2주사선(S2n)으로 제 2주사신호가 공급된다. 그리고, 특정 수평기간 동안 발광 제어선(En)으로 발광 제어신호가 공급된다.4 and 13, the operation process will be described in detail. First, the first scan signal is supplied to the n th first scan line S1n during a specific horizontal period of one frame and the n th second scan line S2n is simultaneously applied. Two scan signals are supplied. The light emission control signal is supplied to the light emission control line En during the specific horizontal period.
n번째 제 2주사선(S2n)으로 제 2주사신호가 공급되면 특정 수평기간 동안 제 2트랜지스터(M2)가 턴-온된다. 발광 제어선(En)으로 발광 제어신호가 공급되면 특 정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프된다. When the second scan signal is supplied to the nth second scan line S2n, the second transistor M2 is turned on for a specific horizontal period. When the emission control signal is supplied to the emission control line En, the third transistor M3 is turned off for a specific horizontal period.
n번째 제 1주사선(S1n)으로 제 1주사신호가 공급되면 특정 수평기간의 제 1기간 동안 제 1트랜지스터(M1) 및 접속 트랜지스터(M5)가 턴-온된다. 제 1트랜지스터(M1) 및 접속 트랜지스터(M5)가 턴-온되면 계조전류에 대응하는 소정의 전류가 화소로부터 데이터 구동부(120)로 공급된다. 이때, 구동부(142)에 포함된 커패시터(C)에는 소정의 전류에 대응하는 전압이 충전된다. When the first scan signal is supplied to the nth first scan line S1n, the first transistor M1 and the connection transistor M5 are turned on during the first period of the specific horizontal period. When the first transistor M1 and the connection transistor M5 are turned on, a predetermined current corresponding to the gradation current is supplied from the pixel to the data driver 120. At this time, the capacitor C included in the
그리고, 제 2기간 중 일부기간 동안 제 1트랜지스터(M1)가 턴-오프된다. 이때, 구동부(142)로부터의 픽셀전류가 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급된다. 픽셀전류를 공급받은 데이터 구동부(120)는 화소(140)에서 원하는 픽셀전류가 흐를 수 있도록 데이터선(Dj)으로 공급될 전류값을 증감한다. 실제로, 제 2기간 동안 제 1트랜지스터(M1)는 적어도 한번 턴-온 및 턴-오프를 반복하면서 원하는 픽셀전류가 흐를 수 있도록 커패시터(C)에 충전된 전압값을 제어한다. Then, the first transistor M1 is turned off for a part of the second period. At this time, the pixel current from the
한편, 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프되기 때문에 발광소자(OLED)로 픽셀전류가 공급되지 않는다. 그리고, 특정 수평기간 이후에 제 3트랜지스터(M3)가 턴-온되면 픽셀전류가 발광소자(OLED)로 공급된다. 여기서, 픽셀전류는 특정 수평기간 동안 원하는 전류값으로 변화되었기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다. On the other hand, the pixel current is not supplied to the light emitting device OLED because the third transistor M3 is turned off during the specific horizontal period. When the third transistor M3 is turned on after the specific horizontal period, the pixel current is supplied to the light emitting device OLED. Here, since the pixel current is changed to a desired current value during a specific horizontal period, the light emitting device OLED may generate light having a desired brightness.
한편, 본 발명에서 설명된 화소들은 도 14에 도시된 바와 같이 엔모스 트랜지스터들로 변경될 수 있다. 실제로, 도 14에 도시된 화소는 도 3에 도시된 피모스 트랜지스터들을 엔모스 트랜지스터로 변경하여 구성된다. 도 14와 같이 화소들 이 엔모스 트래지스터로 변경되면 당업자에게 널리 알려진 바와 같이 신호들((제 1주사신호, 제 2주사신호, 발광 제어신호 등)의 극성이 반전될 뿐 그 외의 동작과정은 동일하다. Meanwhile, the pixels described in the present invention may be changed to NMOS transistors as shown in FIG. 14. In fact, the pixel shown in FIG. 14 is configured by changing the PMOS transistors shown in FIG. 3 to NMOS transistors. When the pixels are changed to the NMOS transistor as shown in FIG. 14, the polarities of the signals (the first scan signal, the second scan signal, the light emission control signal, etc.) are reversed as is well known to those skilled in the art. same.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Accordingly, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 발광 표시장치에 의하면 데이터에 대응하는 계조전류와 화소에서 흐르는 픽셀전류를 비교하고, 비교된 결과에 대응하여 픽셀전류가 계조전류와 유사한 전류값으로 변화되도록 화소로 공급되는 전류값을 제어한다. 즉, 본 발명에서는 화소에서 원하는 픽셀전류가 흐르도록 제어할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.As described above, according to the pixel and the light emitting display device using the same according to the embodiment of the present invention, the gradation current corresponding to the data and the pixel current flowing in the pixel are compared, and the pixel current is similar to the gradation current in response to the comparison result. The current value supplied to the pixel is controlled to be changed to the current value. That is, in the present invention, it is possible to control the desired pixel current to flow through the pixel, thereby displaying an image having a desired brightness.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040112522A KR100613089B1 (en) | 2004-12-24 | 2004-12-24 | Pixel and Light Emitting Display Using The Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040112522A KR100613089B1 (en) | 2004-12-24 | 2004-12-24 | Pixel and Light Emitting Display Using The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060073686A KR20060073686A (en) | 2006-06-28 |
KR100613089B1 true KR100613089B1 (en) | 2006-08-16 |
Family
ID=37166585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040112522A KR100613089B1 (en) | 2004-12-24 | 2004-12-24 | Pixel and Light Emitting Display Using The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100613089B1 (en) |
-
2004
- 2004-12-24 KR KR1020040112522A patent/KR100613089B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20060073686A (en) | 2006-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100613091B1 (en) | Data Integrated Circuit and Driving Method of Light Emitting Display Using The Same | |
KR100707623B1 (en) | Pixel and Light Emitting Display Using the same | |
KR100604066B1 (en) | Pixel and Light Emitting Display Using The Same | |
JP4461301B2 (en) | Data integrated circuit and light emitting display device having data integrated circuit | |
JP4437109B2 (en) | Integrated circuit and light emitting display device | |
KR100703430B1 (en) | Pixel and Organic Light Emitting Display Using the same | |
KR100700846B1 (en) | Data driver and light emitting display for the same | |
KR100645696B1 (en) | Pixel and Light Emitting Display Using The Same | |
KR100703429B1 (en) | Pixel and Organic Light Emitting Display Using the same | |
KR100611914B1 (en) | Data Integrated Circuit and Driving Method of Light Emitting Display Using The Same | |
KR100645695B1 (en) | Pixel and Light Emitting Display Using the same | |
KR100629576B1 (en) | Buffer and light emitting display with integrated circuit using the same | |
KR100604067B1 (en) | Buffer and Light Emitting Display with Data integrated Circuit Using the same | |
KR100613089B1 (en) | Pixel and Light Emitting Display Using The Same | |
KR100707625B1 (en) | Pixel and Driving Mehtod of Light Emitting Display Using The Same | |
KR100658266B1 (en) | Data driving circuit and driving method of light emitting display using the same | |
KR100613090B1 (en) | Pixel and Light Emitting Display Using The Same | |
KR100629577B1 (en) | Buffer and light emitting display with integrated circuit using the same | |
KR100613094B1 (en) | Data driver and light emitting display for the same | |
KR100611913B1 (en) | Data driver and light emitting display for the same | |
KR100613087B1 (en) | Pixel and Light Emitting Display Using The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |