KR100703429B1 - Pixel and Organic Light Emitting Display Using the same - Google Patents

Pixel and Organic Light Emitting Display Using the same Download PDF

Info

Publication number
KR100703429B1
KR100703429B1 KR20050070435A KR20050070435A KR100703429B1 KR 100703429 B1 KR100703429 B1 KR 100703429B1 KR 20050070435 A KR20050070435 A KR 20050070435A KR 20050070435 A KR20050070435 A KR 20050070435A KR 100703429 B1 KR100703429 B1 KR 100703429B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
turned
supplied
capacitor
Prior art date
Application number
KR20050070435A
Other languages
Korean (ko)
Other versions
KR20070015824A (en
Inventor
권오경
류도형
정보용
Original Assignee
삼성에스디아이 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사, 한양대학교 산학협력단 filed Critical 삼성에스디아이 주식회사
Priority to KR20050070435A priority Critical patent/KR100703429B1/en
Publication of KR20070015824A publication Critical patent/KR20070015824A/en
Application granted granted Critical
Publication of KR100703429B1 publication Critical patent/KR100703429B1/en

Links

Images

Abstract

본 발명은 균일한 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다. The present invention relates to a pixel to display an image of uniform luminance.
본 발명의 화소는 제 1커패시터 및 제 2커패시터와, 현재 주사선으로 주사신호가 공급될 때 턴-온되어 데이터선으로 공급되는 데이터신호를 상기 제 1커패시터 및 제 2커패시터 중 적어도 하나의 커패시터로 전달하는 제 1트랜지스터와, 상기 현재 주사선으로 주사신호가 공급될 때 턴-온되어 전류 경로를 제공하는 제 2트랜지스터와, 상기 제 1커패시터 및 제 2커패시터에 충전된 전압에 대응하여 제 1전원으로부터 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 제 3트랜지스터와, 상기 제 3트랜지스터와 상기 제 1전원 사이에 위치되어 상기 현재 주사선으로 주사신호가 공급되는 기간동안 턴-온 상태를 유지하는 제 4트랜지스터를 구비한다. The pixel of the present invention includes a first capacitor and a second capacitor, and turned on when the scan signal is supplied to the current scan line is turned on passing the data signal supplied to the data line to the at least one capacitor of the first capacitor and a second capacitor the first transistor and turned on when a scan signal is supplied to the current scan line, which - with a second transistor which is turned on providing a current path, in response to the voltage charged in the first capacitor and the second capacitor the organic from the first power source a fourth transistor for maintaining the on state and the third transistor for controlling the amount of current flowing through the light emitting diode, is positioned between the third transistor and the first power source turns during a period in which the scan signal is supplied to the current scan line do.

Description

화소 및 이를 이용한 유기 발광 표시장치{Pixel and Organic Light Emitting Display Using the same} A pixel and an organic light emitting display device using the same {Pixel and Organic Light Emitting Display Using the same}

도 1은 종래의 유기 발광 표시장치를 나타내는 도면이다. 1 is a view showing a conventional organic light emitting display device.

도 2는 본 발명의 실시예에 의한 유기 발광 표시장치를 나타내는 도면이다. 2 is a diagram showing an OLED display according to an embodiment of the present invention.

도 3은 도 2에 도시된 화소의 일례를 나타내는 회로도이다. 3 is a circuit diagram showing an example of the pixel shown in FIG.

도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다. Figure 4 is a waveform chart showing a method of driving the pixel shown in FIG.

도 5는 도 2에 도시된 화소의 다른례를 나타내는 회로도이다. 5 is a circuit diagram showing another example of the pixel shown in FIG.

도 6은 도 2에 도시된 데이터 구동회로의 제 1실시예를 나타내는 블록도이다. Figure 6 is a block diagram showing a first embodiment of a data driving circuit illustrated in FIG.

도 7은 도 2에 도시된 데이터 구동회로의 제 2실시예를 나타내는 블록도이다. Figure 7 is a block diagram showing a second embodiment of a data driving circuit illustrated in FIG.

도 8은 도 6에 도시된 전압 생성부, 디지털-아날로그 변환기, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소의 연결관계를 나타내는 도면이다. A diagram showing a connection relationship of the analog converter, the first buffer, the second buffer, the switching unit, the current sink unit and the pixel-8 is a voltage generator, a digital shown in Fig.

도 9는 도 8에 도시된 제어신호의 구동파형을 나타내는 파형도이다. 9 is a waveform chart showing driving waveforms of the control signal shown in Fig.

도 10은 도 8에 도시된 스위칭부의 다른례를 나타내는 도면이다. 10 is a view showing another case the switching unit shown in Fig.

도 11은 도 6에 도시된 전압 생성부, 디지털-아날로그 변환기, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소 연결관계의 다른례를 나타내는 도면이다. Figure 11 is a voltage generator, a digital shown in Figure 6 - a view showing a to-analog converter, a first buffer, a second buffer, the switching unit, the current sink unit and pixels other cases the connection relationship.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

110 : 주사 구동부 120 : 데이터 구동부 110: scan driver 120: data driver

130 : 화소부 140 : 화소 130: display unit 140: the pixel

142 : 화소회로 150 : 타이밍 제어부 142: the pixel circuit 150: signal controller

200 : 데이터 구동회로 210 : 쉬프트 레지스터부 200: shift register 210 to the data drive circuit

220 : 샘플링 래치부 230 : 홀딩 래치부 220: sampling latch unit 230: holding latch

240 : 감마 전압부 250 : 디지털-아날로그 변환부 240: a gamma voltage unit 250: digital-to-analog converter

260,270 : 버퍼부 280 : 전류 공급부 260 270: buffer unit 280: current supply

290 : 선택부 300 : 레벨 쉬프터부 290: select unit 300: level shifter unit

본 발명은 화소 및 이를 이용한 유기 발광 표시장치에 관한 것으로, 특히 균일한 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 유기 발광 표시장치에 관한 것이다. The present invention relates to a pixel and an organic light emitting display device using the same to be displayed, in particular image of uniform luminance to be about the pixel and the organic light emitting diode display using the same.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. Recently, the CRT (Cathode Ray Tube) various flat panel display devices that can be reduced weight and volume have been developed. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 발광 표시장치(Organic Light Emitting Display) 등이 있다. The flat panel display device to have a liquid crystal display (Liquid Crystal Display), field emission display (Field Emission Display), PDP (Plasma Display Panel), and OLED display (Organic Light Emitting Display).

평판 표시장치 중 유기 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. The flat panel display of the organic light emitting display device displays an image using an organic light emitting diode (Organic Light Emitting Diode) which generates light by electron-hole recombination. 이러한, 유기 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. The organic light emitting display has advantages that is driven with low power consumption and at the same time having a high response speed.

도 1은 종래의 유기 발광 표시장치를 나타내는 도면이다. 1 is a view showing a conventional organic light emitting display device.

도 1을 참조하면, 종래의 유기 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)과 접속된 복수의 화소들(40)을 포함하는 화소부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다. And 1, the conventional organic light emitting display device includes a scan lines (S1 to Sn) and data lines, a pixel portion 30 including a plurality of pixels 40 connected with the (D1 to Dm), the scan lines (S1 to Sn) the timing for controlling the scan driver 10 and the data lines (D1 to Dm), the data driver 20 and the scan driver 10 and the data driver 20 for driving to drive and a control unit (50).

타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. The timing controller 50 generates in response to synchronizing signals supplied from an external data control signal (DCS) and a scan drive control signal (SCS). 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. The data driving control signal (DCS) generated in the timing controller 50 is supplied to the data driver 20, the scan driving control signal (SCS) is supplied to the scan driver 10. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다. Then, the timing controller 50 supplies data (Data) supplied from the outside to the data driver 20.

주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급 받는다. The scan driver 10 receives the scan driving control signal (SCS) from the timing controller 50. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. Scan control signal scan driver 10 that received the (SCS) generates a scan signal and sequentially supplies the generated scan signals with the scanning line (S1 to Sn).

데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. The data driver 20 receives the data driving control signal (DCS) from the timing controller 50. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다. Data that received the data driving control signal (DCS) driving unit 20 supplies the generated data signal, and generating data signals to the data lines (D1 to Dm) in synchronization with the scan signal.

화소부(30)는 외부로부터 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받아 각각의 화소들(40)로 공급한다. Display unit 30 when supplied with the first power source (ELVDD) and second power source (ELVSS) from the outside and supplies it to each of the pixels 40. 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제 2전원(ELVSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다. A first power source (ELVDD) and second power source pixels received supply (ELVSS) (40) each via the OLED from the first power source (ELVDD) corresponding to the data signal the current flowing to the second power (ELVSS) by controlling generates light corresponding to the data signal.

즉, 종래의 유기 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. That is, the respective pixels 40 in the conventional organic light emitting display is corresponding to the data signal generates light with a luminance. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터들의 문턱전압 불균일 및 전자 이동도(electron mobility)의 편차에 의하여 원하는 휘도의 영상을 표시하지 못하는 문제점이 있다. However, conventionally, there is a non-uniform threshold voltage and electron mobility problems that can not display an image with desired luminance by the deviation of the (electron mobility) of the transistors included in the respective pixels 40. 실제로, 화소들(40) 각각에 포함되는 트랜지스터들의 문턱전압은 화소들(40)에 포함되는 화소회로의 구조를 제어함으로써 어느 정도 보상할 수 있으나, 전자 이동도의 편차는 보상되지 못한다. In fact, the pixels 40. The threshold voltage of the transistors included in each, but can be compensated to some extent by controlling the structure of a pixel circuit included in the pixels 40, the variation of the electron mobility can not be compensated. 따라서, 전자 이동도의 편차와 무관하게 균일한 화상을 표시할 수 있는 발광 표시장치가 요구되고 있다. Therefore, the light emitting display device that can display a uniform image regardless of the variations in electron mobility has been demanded.

따라서, 본 발명의 목적은 균일한 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 유기 발광 표시장치를 제공하는 것이다. It is therefore an object of the present invention is to provide a pixel and an organic light emitting display device using the same to display an image of uniform luminance.

상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 제 1커패시터 및 제 2커패시터와, 현재 주사선으로 주사신호가 공급될 때 턴-온되어 데이터선으로 공급되는 데이터신호를 상기 제 1커패시터 및 제 2커패시터 중 적어도 하나의 커패시터로 전달하는 제 1트랜지스터와, 상기 현재 주사선으로 주사신호가 공급될 때 턴-온되어 전류 경로를 제공하는 제 2트랜지스터와, 상기 제 1커패시터 및 제 2커패시터에 충전된 전압에 대응하여 제 1전원으로부터 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 제 3트랜지스터와, 상기 제 3트랜지스터와 상기 제 1전원 사이에 위치되어 상기 현재 주사선으로 주사신호가 공급되는 기간동안 턴-온 상태를 유지하는 제 4트랜지스터를 구비하는 화소를 제공한다. In order to achieve the above object, a first aspect of the first capacitor and the second capacitor, and turned on when a scan signal is supplied to the current scan line of the present invention have been the data signal supplied to the data line a first capacitor and a 2 and a first transistor for passing the at least one capacitor of the capacitor, and turned on when a scan signal is supplied to the current scan line is turned on charged to the second transistor and the first capacitor and a second capacitor to provide a current path and a third transistor for in response to a voltage to control the amount of current flowing through the organic light emitting diodes from the first power source, the third transistor and the first is located between the power supply turn during a period in which the scan signal is supplied to the current scan line -one It provides a pixel comprising a fourth transistor to maintain the state.

바람직하게, 상기 제 1트랜지스터의 제 2전극과 기준전원 사이에 접속되어 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터와, 상기 제 3트랜지스터의 제 2전극과 게이트전극 사이에 접속되어 상기 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 6트랜지스터와, 상기 제 3트랜지스터와 상기 유기 발광 다이오드 사이에 접속되어 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 구비한다. Connected to the between the second electrode and the gate electrode of the fifth transistor being turned on, the third transistor preferably is connected between the second electrode and the reference voltage source of the first transistor is turned on when the scan signal is supplied to the previous scan line is turned on when the scan signal is supplied to the previous scan line and the sixth transistor being turned on, the third transistor and is connected between the organic light emitting diode turned on when supplied with the light emission control signal to the emission control line - a seventh is turned off and a transistor. 상기 제 4트랜지스터는 보조선으로 공급되는 보 조신호에 의하여 상기 제 5트랜지스터가 턴-온되는 시점으로부터 상기 제 7트랜지스터가 턴-오프되는 시점 동안 턴-온프된다. The fourth transistor, by Beam josinho supplied to the auxiliary line and the fifth transistor turn-is the seventh transistor being turned on from the time turned-onpeu turn-over time is turned off.

본 발명의 제 2측면은 주사선들, 데이터선들, 발광 제어선들 및 보조선들과 접속되도록 위치되는 복수의 화소를 포함하는 화소부와; The second aspect is a pixel portion including a plurality of pixels that are located so as to be connected with the scan lines, data lines, emission control lines and auxiliary lines of the present invention and; 상기 주사선들로 주사신호를 순차적으로 공급하며 상기 발광 제어선들로 발광 제어신호를 순차적으로 공급하고, 상기 보조선들로 보조신호를 순차적으로 공급하기 위한 주사 구동부와; A scan driver for supplying scan signals sequentially to said scanning lines, and supplying emission control signals to the emission control lines in sequence, and supplying an auxiliary signal in order to the auxiliary lines; 수평기간의 일부기간인 제 1기간 동안 상기 데이터선들로 흐르는 소정의 전류에 대응하여 발생되는 보상전압들을 이용하여 계조전압들의 전압값을 재설정하고, 상기 재설정된 계조전압들을 이용하여 생성되는 데이터신호들을 상기 수평기간 중 제 1기간을 제외한 제 2기간 동안 상기 데이터선들로 공급하기 위한 데이터 구동부를 구비하며; Using the compensation voltage generated in response to the predetermined electric current flows to the data line during a first period of time, some period of the horizontal period and the reset voltage value of a gradation voltage, the data signal is generated using the reset gray scale voltages during a second period excluding the first period of the horizontal period includes a data driver for supplying to the data line; 상기 화소들 각각은 제 1커패시터 및 제 2커패시터와; And each of the pixels includes a first capacitor and a second capacitor; 현재 주사선으로 주사신호가 공급될 때 턴-온되어 상기 데이터신호를 상기 제 1커패시터 및 제 2커패시터 중 적어도 하나로 전달하기 위한 제 1트랜지스터와; Turned on when the scan signal is supplied to the current scan line is turned on and the first transistor for at least one transmission of the first capacitor and second capacitor to the data signal; 상기 현재 주사선으로 주사신호가 공급될 때 턴-온되어 상기 소정의 전류가 흐를 수 있도록 전류경로를 제공하는 제 2트랜지스터와; Turned on when the scan signal is supplied to the current scan line is turned on and the second transistor providing a current path to flow a predetermined current; 상기 제 1커패시터 및 제 2커패시터에 충전된 전압에 대응하여 제 1전원으로부터 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 제 3트랜지스터와; A third transistor corresponding to the voltage charged in the first capacitor and the second capacitor, for controlling the amount of current flowing through the organic light emitting diodes from the first power source; 상기 제 3트랜지스터와 상기 제 1전원 사이에 위치되어 상기 현재 주사선으로 주사신호가 공급되는 기간동안 턴-온 상태를 유지하는 제 4트랜지스터를 제공한다. The first is located between the third transistor and the first power source turns during a period in which the scan signal is supplied to the current scan line to provide a fourth transistor that maintains the ON state.

바람직하게, 상기 데이터 구동부는 적어도 하나의 데이터 구동회로를 구비하며 상기 데이터 구동회로 각각은 상기 화소로부터 상기 소정의 전류를 공급받기 위한 적어도 하나의 전류 싱크부와, 상기 보상전압을 이용하여 상기 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와, 외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와, 상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부와, 상기 디지털-아날로그 변환기와 상기 스위칭부 사이에 설치되는 적어도 하나의 제 1버퍼와, 상기 전류 싱크부와 상기 전압 생성부 사이에 설치되는 적어도 하나의 제 2버퍼를 구비한다. Preferably, the data driving unit, each using at least one of the current sink unit and the compensation voltage for receiving supply of the predetermined current from the pixel wherein the gray-scale voltage, and having a at least one data driver to the data drive circuit and an analog converter, - at least one digital to select any of the gray-scale voltage among the gray scale voltages as a data signal corresponding to the bit value of the at least one voltage generator for reset of the voltage value, the data supplied from the outside and at least one switching unit for supplying the data signal to the data line, the digital-to at least one of the first buffer provided between the to-analog converter and the switching unit, in between the current sink and the voltage generator and a at least one second buffer is installed.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 11을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, the present invention is in the art with reference to Figures 2 to 11 characters of ordinary skill attached to a preferred embodiment which can easily carry out the present invention will be described in detail as follows.

도 2는 본 발명의 실시예에 의한 유기 발광 표시장치를 나타내는 도면이다. 2 is a diagram showing an OLED display according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 의한 유기 발광 표시장치는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En), 데이터선들(D1 내지 Dm) 및 보조선들(A1 내지 An)과 접속되는 복수의 화소들(140)을 포함하는 화소부(130)와, 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 보조선들(A1 내지 An)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부 (120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다. 2, the OLED display according to an embodiment of the present invention, the scan lines (S1 to Sn), light emission control lines (E1 to En), data lines (D1 to Dm) and the auxiliary lines (A1 to An ) and the pixel portion 130 including a plurality of pixels 140 that are connected to, the scan lines (S1 to Sn), light emission control lines (E1 to En) and the extension line of the (A1 to an) a for driving and a timing controller 150 for controlling the scan driver 110 and the data lines (D1 to Dm), the data driver 120, a scan driver 110 and the data driver 120 for driving.

화소부(130)는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En), 보조선들(A1 내지 An) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 구비한다. The pixel unit 130 scan lines (S1 to Sn), light emission control lines (E1 to En), the extension lines of the (A1 to An) and the data lines pixels formed in the divided area by (D1 to Dm) ( comprises 140). 화소들(140)은 외부로부터 제 1전원(ELVDD), 제 2전원(ELVSS) 및 기준전원(Vref)을 공급받는다. Pixels 140 is supplied to the first power source (ELVDD), the second power (ELVSS), and a reference voltage source (Vref) from the outside. 기준전원(Vref)을 공급받은 화소들(140) 각각은 기준전원(Vref)과 제 1전원(ELVDD)의 차값을 이용하여 제 1전원(ELVDD)의 전압강하를 보상한다. The pixels that received the reference voltage (Vref) (140) each using a differential value of the reference voltage source (Vref) and the first power source (ELVDD) to compensate for the voltage drop of the first power source (ELVDD). 그리고, 화소들(140) 각각은 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제 2전원(ELVSS)으로 소정의 전류를 공급한다. And, each of the pixels 140 is via the organic light emitting diode (not shown) from the first power source (ELVDD) corresponding to the data signal and supplies the predetermined current to the second power source (ELVSS). 이를 위하여, 화소들(140) 각각은 도 3 또는 도 5와 같이 구성될 수 있다. For this purpose, the pixels 140 each of which may be configured as shown in FIG. 3 or FIG. 도 3 또는 도 5에 도시된 화소(140)의 상세한 구조는 후술하기로 한다. 3 or the detailed structure of the pixel 140 shown in Figure 5 will be described later.

타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. The timing controller 150 generates a response to synchronizing signals supplied from an external data control signal (DCS) and a scan drive control signal (SCS). 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. The data driving control signal (DCS) generated in the timing controller 150 is supplied to the data driver 120, the scan driving control signal (SCS) is supplied to the scan driver 110. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다. Then, the timing controller 150 supplies the data (Data) supplied from the outside to the data driver 120.

주사 구동부(110)는 주사 구동제어신호(SCS)를 공급받는다. The scan driver 110 receives the scan driving control signal (SCS). 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급하고, 발광 제어선들(E1 내지 En)로 발광 제어신호를 순차적으로 공 급한다. Scan control signal scan driver 110 that received the (SCS) is the scan lines (S1 to Sn) to supply scan signals in sequence, the light emitting control lines (E1 to En) as to supply the emission control signals in sequence . 여기서, 발광 제어신호는 2개의 주사신호와 중첩되도록 공급된다. Here, the emission control signal is supplied so as to be overlapped with two scan signals. 이를 위하여, 발광 제어신호의 폭은 주사신호의 폭과 같거나 넓게 설정된다. For this purpose, the width of the emission control signal is set equal to the width of the scan signal or wide. 그리고, 주사 구동부(110)는 보조선들(A1 내지 An)로 보조신호를 순차적으로 공급한다. Then, the scan driver 110 supplies an auxiliary signal to the auxiliary lines (A1 to An) in order. 여기서, 보조신호는 발광 제어신호의 상승시점과 중첩되도록 공급된다. Here, the auxiliary signal is supplied so as to overlap with the rise time of the light emission control signal.

데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. The data driver 120 receives a data drive control signal (DCS) from the timing controller 150. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다. The data driver 120 supplies the received data driving control signal (DCS) and supplies the generated data signal, and generating data signals to the data lines (D1 to Dm). 여기서, 데이터 구동부(120)는 1수평기간(1H)중 제 1기간 동안 데이터선들(D1 내지 Dm)로 소정의 전류를 공급하고, 1수평기간(1H)중 제 1기간을 제외한 제 2기간 동안 데이터선들(D1 내지 Dm)로 소정의 전압을 공급한다. Here, the data driver 120 during a second period excluding the first period of one horizontal period (1H) of the second during the first period the data lines (D1 to Dm) by supplying a predetermined current, one horizontal period (1H) to the data lines (D1 to Dm) supplies a predetermined voltage. 이를 위해, 데이터 구동부(120)는 적어도 하나의 데이터 구동회로(200)를 구비한다. For this purpose, the data driver 120 is provided with a 200 to the at least one data driving circuit. 이후, 설명의 편의성을 위하여 제 2기간 동안 데이터선들(D1 내지 Dm)로 공급되는 전압을 데이터신호라 하기로 한다. Then, the second voltage supplied to the data lines (D1 to Dm) during the second period for convenience of description will be referred to a data signal.

도 3은 도 2에 도시된 화소의 일례를 나타내는 도면이다. Figure 3 is a view showing an example of the pixel shown in FIG. 도 3에서는 설명의 편의성을 위하여 제 m데이터선(Dm), 제 n-1 및 제 n주사선(Sn-1, Sn), 제 n보조선(An) 및 제 n발광 제어선(En)과 접속된 화소를 도시하기로 한다. In Figure 3 for convenience of explanation the m data line (Dm), the n-1 and the n th scan line (Sn-1, Sn), the n-th auxiliary line (An) and the n-th emission control line (En) and the connection the pixel will be shown.

도 3을 참조하면, 본 발명의 화소(140)는 유기 발광 다이오드(OLED), 유기 발광 다이오드(OLED)로 전류를 공급하기 위한 화소회로(142)를 구비한다. 3, the pixel 140 of the present invention includes a pixel circuit 142 for supplying current to the organic light emitting diode (OLED), organic light emitting diode (OLED).

유기 발광 다이오드(OLED)는 화소회로(142)로부터 공급되는 전류에 대응하여 소정 색의 빛을 생성한다. The organic light emitting diode (OLED) in response to the current supplied from the pixel circuit 142 generates light of a predetermined color.

화소회로(142)는 제 n-1주사선(Sn-1)(이전 주사선)으로 주사신호가 공급될 때 제 1전원(ELVDD)의 전압강하와 제 3트랜지스터(M3)의 문턱전압을 보상하고, 제 n주사선(Sn)(현재 주사선)으로 주사신호가 공급될 때 데이터신호에 대응되는 전압을 충전한다. The pixel circuit 142 compensates for a threshold voltage of the n-1 scan line (Sn-1) (previous scan line) to the first power source (ELVDD), the voltage drop and the third transistor (M3) when the supply a scan signal, the n th scan line (Sn) when the scan signal is supplied to (the current scan line) to charge a voltage corresponding to the data signal. 그리고, 화소회로(142)는 제 n보조선(An)으로 보조신호가 공급될 때 제 1전원(ELVDD)으로부터 유기 발광 다이오드(OLED)로 흐르는 전류를 차단함으로써 콘트라스트를 향상시킨다. The pixel circuit 142 is to improve the contrast by blocking the current flowing through the organic light emitting diode (OLED) from the first power source (ELVDD) when the auxiliary signal is supplied to the n auxiliary line (An). 이를 위해, 화소회로(142)는 제 1 내지 제 7트랜지스터(M1 내지 M7)와, 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다. For this purpose, the pixel circuit 142 is provided with a first to seventh transistors (M1 to M7), a first capacitor (C1) and second capacitor (C2).

제 1트랜지스터(M1)의 제 1전극은 데이터선(Dm)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. A first electrode of the first transistor (M1) is connected to the data line (Dm), a second electrode connected to the first node (N1). 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 n주사선(Sn)에 접속된다. A gate electrode of the first transistor (M1) is connected to the n th scan line (Sn). 이와 같은 제 1트랜지스터(M1)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 1노드(N1)를 전기적으로 접속시킨다. Electrically connected to the turns on the data line (Dm) and the first node (N1) - The first transistor (M1) is turned on when a scan signal is supplied to the n th scan line (Sn).

제 2트랜지스터(M2)의 제 1전극은 데이터선(Dm)에 접속되고, 제 2전극은 제 3트랜지스터(M3)의 제 2전극에 접속된다. A first electrode of the second transistor (M2) is connected to the data line (Dm), a second electrode connected to the second electrode of the third transistor (M3). 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 n주사선(Sn)에 접속된다. A gate electrode of the second transistor (M2) is connected to the n th scan line (Sn). 이와 같은 제 2트랜지스터(M2)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 3트랜지스터(M3)의 제 2전극을 전기적으로 접속시킨다. Thereby electrically connecting the second electrode of the one data line (Dm) and the third transistor (M3) - The second transistor (M2) is the n-th scanning line turned on when a scan signal is supplied to the (Sn).

제 3트랜지스터(M3)의 제 1전극은 제 4트랜지스터(M4)의 제 2전극에 접속되고, 제 2전극은 제 7트랜지스터(M7)의 제 1전극에 접속된다. A first electrode of the third transistor (M3) is connected to the second electrode of the fourth transistor (M4), a second electrode connected to a first electrode of the seventh transistor (M7). 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 2노드(N2)에 접속된다. A gate electrode of the third transistor (M3) is coupled to a second node (N2). 이와 같은 제 3트랜지스터 (M3)는 제 2노드(N2)에 인가되는 전압, 즉 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압에 대응되는 전류를 제 7트랜지스터(M7)의 제 1전극으로 공급한다. Such a third transistor (M3) to the second node, the voltage applied to the (N2), a first capacitor (C1) and second capacitor (C2) the seventh transistor (M7) the current corresponding to the voltage charged in the (C2) It is supplied to the first electrode.

제 4트랜지스터(M4)의 제 1전극은 제 1전원(ELVDD)에 접속되고, 제 2전극은 제 3트랜지스터(M3)의 제 1전극에 접속된다. A first electrode of the fourth transistor (M4) is connected to a first power source (ELVDD), the second electrode is connected to a first electrode of the third transistor (M3). 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 n보조선(An)에 접속된다. A gate electrode of the fourth transistor (M4) is connected to the n-th auxiliary line (An). 이와 같은 제 4트랜지스터(M4)는 제 n보조선(An)으로 보조신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. The fourth transistor (M4) is turned on when such a secondary signal is supplied to the n auxiliary line (An) - is turned off, it turned on otherwise-on.

제 5트랜지스터(M5)의 제 1전극은 기준전원(Vref)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. A first electrode of the fifth transistor (M5) is connected to a reference voltage source (Vref), a second electrode connected to the first node (N1). 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. A gate electrode of the fifth transistor (M5) is connected to the n-1 scan line (Sn-1). 이와 같은 제 5트랜지스터(M5)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 기준전원(Vref)과 제 1노드(N1)를 전기적으로 접속시킨다. Thereby electrically connecting the reference voltage source (Vref) and the first node (N1) is turned on - this fifth transistor (M5) is turned on when a scan signal is supplied to the n-1 scan line (Sn-1).

제 6트랜지스터(M6)의 제 2전극은 제 2노드(N2)에 접속되고, 제 1전극은 제 3트랜지스터(M3)의 제 2전극에 접속된다. The second electrode of the sixth transistor (M6) is connected to the second node (N2), a first electrode thereof is coupled to the second electrode of the third transistor (M3). 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. A gate electrode of the sixth transistor (M6) is connected to the n-1 scan line (Sn-1). 이와 같은 제 6트랜지스터(M6)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 제 3트랜지스터(M3)를 다이오드 형태로 접속시킨다. Such a sixth transistor (M6) is turned on when a scan signal is supplied to the n-1 scan line (Sn-1) - is turned on connects the third transistor (M3) diode-.

제 7트랜지스터(M7)의 제 1전극은 제 3트랜지스터(M3)의 제 2전극에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. A first electrode of the seventh transistor (M7) is connected to the second electrode of the third transistor (M3), a second electrode connected to the anode electrode of the organic light emitting diode (OLED). 그리고, 제 7트랜지스터(M7)의 게이트전극은 제 n발광 제어선(En)에 접속된다. A gate electrode of the seventh transistor (M7) is connected to the n-th emission control line (En). 이와 같은 제 7트랜지스터(M7)는 제 n발광 제어선(En)으로 발광 제어신호가 공급될 때 턴-오프되 고, 발광 제어신호가 공급되지 않을 때 턴-온된다. Such a seventh transistor (M7) is turned on when the light emitting control signal is supplied to the n-th emission control line (En) - is the on-time being turned off and not supplied to the emission control signal. 여기서, 제 n발광 제어선(En)으로 공급되는 발광 제어신호는 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 공급되는 주사신호와 중첩되게 공급된다. Here, the emission control signal supplied to the n-th emission control line (En) is supplied to be overlapped with the scan signal supplied to the n-1 scan line (Sn-1) and the n th scan line (Sn). 따라서, 제 7트랜지스터(M7)는 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 주사신호가 공급되어 제 1커패시터(C1) 및 제 2커패시터(C2)에 소정의 전압이 충전될 때 턴-오프되고, 그 외의 경우에 턴-온되어 제 3트랜지스터(M3)와 유기 발광 다이오드(OLED)를 전기적으로 접속시킨다. Thus, the first predetermined voltage to the seventh transistor (M7) is the n-1 scan line (Sn-1) and the n th scan line (Sn) is the scan signal is supplied to the first capacitor (C1) and second capacitor (C2) when charging turned off, and turned on or is out-electrically connected to the turns on the third transistor (M3) and the organic light emitting diode (OLED). 한편, 도 3에서는 설명의 편의성을 위하여 트랜지스터들(M1 내지 M7)을 피모스(PMOS) 타입으로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다. Meanwhile, although in FIG. 3 for ease of illustration shows the transistors (M1 to M7) by PMOS (PMOS) type, but the invention is not limited to this.

그리고, 도 3에 도시된 화소에서 기준전원(Vref)은 유기 발광 다이오드(OLED)로 전류를 공급하지 않는다. Then, the reference voltage (Vref) in the pixel shown in Fig. 3 does not supply a current to the organic light emitting diode (OLED). 즉, 기준전원(Vref)은 화소들(140)로 전류를 공급하지 않기 때문에 전압강하가 발생되지 않고, 이에 따라 화소들(140)의 위치와 무관하게 동일한 전압값을 유지할 수 있다. That is, a reference voltage source (Vref) is, without the voltage drop is not generated, so that it is possible to maintain the same voltage value independent of the location of the pixel 140 does not supply current to the pixels 140. 여기서, 기준전원(Vref)의 전압값은 제 1전원(ELVDD)과 동일하게 설정되거나, 상이하게 설정될 수 있다. Here, the voltage value of the reference voltage source (Vref), or is set equal to the first power source (ELVDD), it can be configured differently.

도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다. Figure 4 is a waveform chart showing a method of driving the pixel shown in FIG. 도 4에서 각 수평기간(H)은 제 1기간 및 제 2기간으로 나뉘어 구동된다. Each horizontal period (H) in Figure 4 is driven is divided into a first period and a second period. 제 1기간 동안 데이터선들(D1 내지 Dm)에는 소정의 전류(PC : Predetermined Current)가 흐르고, 제 2기간 동안 데이터신호(DS)가 공급된다. During a first period of the data lines (D1 to Dm), the predetermined current: the (PC Predetermined Current) flows, it is supplied with a data signal (DS) during the second period. 실제로, 제 1기간 동안에는 화소(140)로부터 데이터 구동회로(200)로 소정의 전류(PC)가 공급된다.(Current Sink) 그리고, 제 2기간 동안에는 데이터 구동회로(200)로부터 화소(140)로 데이터신호(DS)가 공급된다. In fact, the predetermined current (PC) is supplied to the first pixel to the data driving circuit 200 from the unit 140 during the period. (Current Sink) and, in the pixel 140 from the first to the data drive circuit during the second period 200 the data signal (DS) is supplied. 이후, 설명의 편의성을 위하여 기준전원(Vref)과 제 1전원(ELVDD)의 초기 전압값이 동일하게 설정된다고 가정하기로 한다. Then, it is assumed that the same initial voltage level of a reference voltage source (Vref) and the first power source (ELVDD) to settings for convenience of explanation.

도 3 및 도 4를 결부하여 동작과정을 상세히 설명하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 3 and described in detail when the operation of the Figure 4 coupled, is supplied to the first n-1 scanning line scanned in the (Sn-1) signal. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온된다. When the scan signal is supplied to the n-1 scan line (Sn-1) a fifth transistor (M5) and a sixth transistor is turned on (M6) - it is turned on. 제 6트랜지스터(M6)가 턴-온되면 제 3트랜지스터(M3)가 다이오드 형태로 접속된다. A sixth transistor (M6) is turned on, the third transistor (M3) is connected in a diode form. 제 3트랜지스터(M3)가 다이오드 형태로 접속되면 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 3트랜지스터(M3)의 문턱전압을 감한 전압값이 인가된다. A third transistor (M3) is connected to a diode when the second node (N2) is applied to the voltage value obtained by subtracting the threshold voltage of the third transistor (M3) from the first power source (ELVDD).

그리고, 제 5트랜지스터(M5)가 턴-온되면 기준전원(Vref)의 전압이 제 1노드(N1)로 인가된다. And, a fifth transistor (M5) turned on, the voltage of the reference power supply (Vref) is applied to the first node (N1). 이때, 제 2커패시터(C2)는 제 1노드(N1)와 제 2노드(N2)의 차에 대응되는 전압을 충전한다. At this time, the second capacitor (C2) is charged with a voltage corresponding to the difference between the first node (N1) and a second node (N2). 이 경우, 기준전원(Vref)과 제 1전원(ELVDD)의 전압값이 동일하다고 가정하면 제 2커패시터(C2)에는 제 3트랜지스터(M3)의 문턱전압에 대응되는 전압이 충전된다. In this case, assuming that the same voltage value of the reference voltage source (Vref) and the first power source (ELVDD) a second capacitor (C2), the voltage corresponding to the threshold voltage of the third transistor (M3) is charged. 그리고, 제 1전원(ELVDD)에서 소정의 전압강하가 발생된다면 제 2커패시터(C2)에는 제 3트랜지스터(M3)의 문턱전압 및 제 1전원(ELVDD)의 전압강하 전압이 충전된다. The first, if the predetermined voltage drop across the power source (ELVDD) generating a second capacitor (C2), the voltage drop in the voltage of the third transistor (M3) and the threshold voltage of the first power source (ELVDD) is filled in. 즉, 본 발명에서는 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간 동안 제 1전원(ELVDD)의 전압강하 전압 및 제 3트랜지스터(M3)의 문턱전압이 제 2커패시터(C2)에 충전되고, 이에 따라 제 1전원(ELVDD)의 전압강하를 보상할 수 있다. That is, in the present invention, the n-1 scan line the second capacitor and the threshold voltage of the voltage drop voltage and the third transistor (M3) of the first power source (ELVDD) for a period in which the scan signal is supplied to the (Sn-1) (C2) to be charged, so that it is possible to compensate for the voltage drop of the first power source (ELVDD).

제 2커패시터(C2)에 소정의 전압이 충전된 후 제 n주사선(Sn)으로 주사신호가 공급된다. A second capacitor (C2) a predetermined voltage after the charge injection to the n th scan line (Sn) is supplied to the signal. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. When the scan signal is supplied to the n th scan line (Sn) a first transistor (M1) and second transistor (M2) is turned on. 제 2트랜지스터(M2)가 턴-온되면 1수평기간의 제 1기간 동안 소정의 전류(PC)가 화소(140)로부터 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. A second transistor (M2) is turned on when supplied with electric current from a first predetermined period (PC) and the pixel 140 for the one horizontal period the data line (Dm) by the data driving circuit 200 by way of the. 실제로, 소정의 전류(PC)는 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 3트랜지스터(M3), 제 2트랜지스터(M2) 및 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. In fact, given the current (PC) a first power source (ELVDD), the fourth transistor (M4), the third transistor (M3), a second transistor (M2) and via the data line (Dm) by the data driving circuit (200 ) it is supplied to the. 이때, 제 1커패시터(C1) 및 제 2커패시터(C2)에는 소정의 전류(PC)에 대응하여 소정의 전압이 충전된다. In this case, the first capacitor (C1) and second capacitor (C2) has a predetermined voltage is charged in response to the predetermined current (PC).

한편, 데이터 구동회로(200)는 소정의 전류(PC)가 싱크될 때 발생되는 소정의 전압값(이후 "보상전압"이라 함)을 이용하여 감마 전압부(도시되지 않음)의 전압을 재설정하고, 재설정된 감마 전압부의 전압을 이용하여 데이터신호(DS)를 생성한다. On the other hand, a data drive circuit 200 by a predetermined voltage value (hereinafter referred to as "compensation voltage") that is generated when the predetermined current (PC) sync and reset the voltage of the gamma voltage unit (not shown) using a voltage reset gamma voltage unit generates a data signal (DS). 이후, 1수평기간의 제 2기간 동안 데이터신호(DS)가 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. Then, during a second period of one horizontal period, the data signal (DS) is via the first transistor (M1) is supplied to the first node (N1). 그러면, 제 1커패시터(C1)에는 데이터신호(DS)와 제 1전원(ELVDD1)의 차값에 대응하는 전압이 충전된다. Then, the first capacitor (C1), the voltage corresponding to the differential value of the data signal (DS) and the first power source (ELVDD1) is charged. 이때, 제 2노드(N2)는 플로팅상태로 설정되기 때문에 제 2커패시터(C2)는 이전에 충전된 전압을 유지한다. At this time, the second node (N2) is a second capacitor (C2), since set in the floating state maintains the voltage charged previously.

즉, 본 발명에서는 이전 주사선으로 주사신호가 공급되는 기간 동안 제 2커패시터(C2)에 제 3트랜지스터(M3)의 문턱전압 및 제 1전원(ELVDD)의 전압강하에 대응하는 전압을 충전함으로써 제 1전원(ELVDD)의 전압강하 및 제 3트랜지스터(M3)의 문턱전압을 보상할 수 있다. That is, in the present invention, first by charging a voltage corresponding to the voltage drop of the threshold voltage and the first power source (ELVDD) of the third transistor (M3) to the second capacitor (C2) during a period in which a scan signal is supplied to the previous scan line and the voltage drop of the power source (ELVDD) may compensate for a threshold voltage of the third transistor (M3). 그리고, 본 발명에서는 현재 주사선으로 주사신호가 공급되는 기간 동안 화소(140)에 포함된 트랜지스터들의 이동도 등이 보상되도록 감마 전압부의 전압을 재설정하고, 재설정된 감마 전압을 이용하여 생성된 데이터 신호를 공급한다. In the present invention, the pixel 140 to the data signal movement of the transistor include such a compensation reset the negative voltage gamma voltage to, and generated by using the reset gamma voltage in a period where the scan signal is supplied to the current scan line supplies. 따라서, 본 발명에서는 트랜지스터의 문턱전압, 이동도 등의 불균일 등을 보상하여 균일한 화상을 표시할 수 있다. Thus, the threshold voltage of the transistor in the present invention, a movement can also display a uniform image to compensate for non-uniformity such as. 감마 전압부의 전압이 재설정되는 과정등은 후술 하기로 한다. The process of resetting the voltage negative gamma voltage or the like will be described later.

한편, 본 발명에서는 제 n-1주사선(Sn-1)으로 주사신호가 공급된 후 T1 기간 이후에 제 n발광 제어선(En)으로 발광 제어신호가 공급되어 제 7트랜지스터(M7)가 턴-오프된다. On the other hand, in the present invention, the n-1 scan line after T1 period after a scan signal is supplied to the (Sn-1) is the n-th emission control signal is supplied to the emission control line (En) to a seventh transistor (M7) is turned on, off. 이와 같이 제 n-1주사선(Sn-1)으로 주사신호가 공급된 후 T1 기간 이후에 발광 제어신호가 공급되어야 제 2커패시터(C2)에 원하는 전압을 충전할 수 있다. Thus, after the scan signal is supplied to the n-1 scan line (Sn-1) it can be charged to a desired voltage to the second capacitor (C2) to be supplied to the light emission control signal after the period T1.

이를 상세히 설명하면, 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)의 전압값이 기준전원(Vref)의 전압으로 상승된다. This will be described in detail, the fifth transistor (M5) is turned on, it is raised to a voltage of the first node (N1) voltage is a reference voltage source (Vref) of the. 제 1노드(N1)의 전압이 기준전원(Vref)의 전압으로 상승되면 제 2커패시터(C2)의 커플링에 의하여 제 2노드(N2)의 전압도 상승된다. If the first node (N1) voltage rises to the voltage of the reference power supply (Vref) it is also rising voltage of the second node (N2) by the coupling of the second capacitor (C2). 여기서, 제 2노드(N2)의 전압이 상승되면 제 2노드(N2)의 전압이 제 1전원(ELVDD)의 전압값에서 제 3트랜지스터(M3)의 문턱전압을 감한 전압값보다 높게 설정될 염려가 있다. Here, the second node (N2) when the voltage rises the second node (N2) the voltage is a first power concerned is set (ELVDD) the third transistor (M3), the threshold voltage higher than the subtracted voltage value in the voltage value of the a. 이를 방지하기 위하여, 제 n-1주사선(Sn-1)으로 주사신호보다 T1 기간 늦게 제 n발광 제어선(En)으로 발광 제어신호를 공급하여 T1 기간 동안 제 7트랜지스터(M7)를 턴-온 상태로 유지한다. In order to prevent this, the n-1 scan line (Sn-1) late in T1 period than the scan signal is the n-th emission control line (En) during the T1 period to supply the emission control signal turns on the seventh transistor (M7) - one It maintains the state. T1 기간 동안 제 7트랜지스터(M7)가 턴-온되면 제 2노드(N2)의 전압이 소정 이상의 전압으로 상승되는 것을 방지할 수 있고, 이에 따라 제 3트랜지스터(M3)를 안정적으로 턴-온시킬 수 있다. Claim for the T1 period seventh transistor (M7) is turned on, then the second, and the voltage at the node (N2) can be prevented from rising to a voltage given above, and thus turns on the third transistor (M3) stably-on to can.

하지만, 이와 같이 제 n-1주사선(Sn-1)으로 공급되는 주사신호보다 T1 기간 늦게 제 n발광 제어선(En)으로 발광 제어신호를 공급하게 되면 콘트라스트가 저하되는 문제점이 발생된다. However, when this way the n-1 scan line time period T1 later than the scan signal supplied to the (Sn-1) to supply the light emitting control signal to the n-th emission control line (En) is a problem in that the contrast is reduced is generated. 다시 말하여, T1 기간 동안 제 7트랜지스터(M7)가 턴-온상태를 유지하기 때문에 원하지 않는 전류가 제 1전원(ELVDD)으로부터 유기 발광 다이오드(OLED)로 공급된다. It is supplied to the unwanted current because it maintains the on state from the first power source (ELVDD) to the organic light emitting diode (OLED) - words, the seventh transistor (M7) for turn-T1 period.

이와 같은 문제점을 방지하기 위하여 본 발명에서는 제 1전원(ELVDD)과 제 3트랜지스터(M3) 사이에 접속된 제 4트랜지스터(M4)를 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 시점 및 제 n발광 제어선(En)으로 발광 제어신호가 공급되는 시점 동안 턴-오프 시킨다. Present invention to prevent the above problems, the first power source (ELVDD) and the third transistor to which a scanning signal is supplied to the fourth transistor (M4) to the n-1 scan line (Sn-1) connected between the (M3) during the time when the emission control signal is supplied to the starting point and the n-th emission control line (En) turned is turned off. 다시 말하여, 본 발명에서 제 n보조선(An)으로 공급되는 보조신호는 T1 기간과 중첩되도록 공급된다. In other words, the auxiliary signal in the present invention is supplied to the n auxiliary line (An) is supplied to overlap with the period T1. 이와 같이 제 4트랜지스터(M4)가 T1기간 동안 턴-오프 상태를 유지하면 제 1전원(ELVDD)으로부터의 전류가 유기 발광 다이오드(OLED)로 공급되지 않고, 이에 따라 콘트라스트를 향상시킬 수 있다. Thus, the fourth transistor (M4) is turned on during period T1 - if sustained in an OFF state, the current from the first power source (ELVDD) is not supplied to the organic light emitting diode (OLED), it is possible to improve the contrast accordingly.

도 5는 도 2에 도시된 화소의 다른례를 나타내는 도면이다. 5 is a circuit diagram showing another example of the pixel shown in FIG. 도 5는 제 1커패시터(C1)가 제 2노드(N2)와 제 1전원(ELVDD) 사이에 설치되는 것을 제외하고는 도 3과 동일한 구성으로 설정된다. Figure 5, except that disposed between the first capacitor (C1) and a second node (N2) and the first power source (ELVDD) is set in the same configuration as FIG.

도 4 및 도 5를 참조하여 동작과정을 상세히 설명하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 4 will be described in detail an operation of the and 5, is, first the scan signal is supplied to the n-1 scan line (Sn-1). 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 5트랜지스터(M5) 및 제 6트랜지터(M6)가 턴-온된다. When the scan signal is supplied to the n-1 scan line (Sn-1) is a fifth transistor (M5) and sixth transient jitter (M6) is turned on. 제 6트랜지스터(M6)가 턴-온되면 제 3트랜지스터(M3)가 다이오드 형태로 접속된다. A sixth transistor (M6) is turned on, the third transistor (M3) is connected in a diode form. 제 3트랜지스터(M3)가 다이오드 형태로 접속되면 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 3트랜지스터 (M3)의 문턱전압을 감한 전압값이 인가된다. A third transistor (M3) is connected to a diode when the second node (N2) is applied to the voltage value obtained by subtracting the threshold voltage of the third transistor (M3) from the first power source (ELVDD). 따라서, 제 1커패시터(C1)에는 제 3트랜지스터(M3)의 문턱전압에 대응되는 전압이 충전된다. Thus, the first capacitor (C1), the voltage corresponding to the threshold voltage of the third transistor (M3) is charged.

그리고, 제 5트랜지스터(M5)가 턴-온되면 기준전원(Vref)의 전압이 제 1노드(N1)로 인가된다. And, a fifth transistor (M5) turned on, the voltage of the reference power supply (Vref) is applied to the first node (N1). 그러면, 제 2커패시터(C2)는 제 1노드(N1)와 제 2노드(N2)의 차에 대응되는 전압이 충전된다. Then, the second capacitor (C2) is the voltage corresponding to the difference between the first node (N1) and a second node (N2) is charged. 여기서, 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간 동안 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-오프되기 때문에 데이터신호(DS)는 화소(140)로 공급되지 않는다. Here, the n-1 scan line first transistor during a period in which the scan signal is supplied to the (Sn-1), (M1) and second transistor (M2) is turned in, since off data signal (DS) is the pixel 140 not supplied.

한편, 제 7트랜지스터(M7)는 제 n발광 제어선(En)으로 공급되는 발광 제어신호에 의하여 제5트랜지스터(M5) 및 제 6트랜지스터(M6) 보다 T1 기간 늦게 턴-오프됨으로써 제 2노드(N2)에 원하는 전압이 인가되도록 한다. The second node being off (- On the other hand, the seventh transistor (M7) is a fifth transistor (M5) and sixth later than T1 period turns transistor (M6) by the emission control signal supplied to the n-th emission control line (En) the desired voltage on N2) should be applied. 또한, 제 4트랜지스터(M6)는 제 n보조선(An)으로 공급되는 보조신호에 대응하여 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 시점에서 제 n발광 제어선(En)으로 발광 제어신호가 공급되는 시점과 중첩되는 기간 동안 턴-오프되어 유기 발광 다이오드(OLED)로 원하지 않는 전류가 공급되는 것을 방지한다. Further, the fourth transistor (M6) is the n-th auxiliary line (An) the n-th emission control line (En) at the point when the scan signal is supplied to the n-1 scan line (Sn-1) in response to the auxiliary signal to be supplied to the during the period that overlaps with the time when the emission control signal supplied to the turn-off is to prevent the unwanted current is supplied that the organic light emitting diode (OLED).

이후, 제 n주사선(Sn)으로 주사신호가 공급되어 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. Then, the first scan signal is supplied to the n th scan line (Sn) a first transistor (M1) and second transistor (M2) is turned on. 제 2트랜지스터(M2)가 턴-온되면 1수평기간의 제 1기간 동안 소정의 전류(PC)가 화소(140)로부터 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. A second transistor (M2) is turned on when supplied with electric current from a first predetermined period (PC) and the pixel 140 for the one horizontal period the data line (Dm) by the data driving circuit 200 by way of the. 실제로, 소정의 전류(PC)는 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 3트랜지스터(M3), 제 2트랜지스터(M2) 및 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. In fact, given the current (PC) a first power source (ELVDD), the fourth transistor (M4), the third transistor (M3), a second transistor (M2) and via the data line (Dm) by the data driving circuit (200 ) it is supplied to the. 이때, 제 1커패시터(C1) 및 제 2커패시터(C2) 에는 소정의 전류(PC)에 대응하여 소정의 전압이 충전된다. In this case, the first capacitor (C1) and second capacitor (C2) has a predetermined voltage is charged in response to the predetermined current (PC).

한편, 데이터 구동회로(200)는 소정의 전류(PC)에 대응하여 인가되는 보상전압을 이용하여 감마 전압부의 전압을 재설정하고, 재설정된감마 전압부의 전압을 이용하여 데이터신호(DS)를 생성한다. On the other hand, a data drive circuit 200 is reset gamma voltage negative voltage using the compensation voltage applied in response to the predetermined current (PC), and by using the voltage reset gamma voltage unit generates a data signal (DS) . 이후, 1수평기간의 제 2기간 동안 데이터신호(DS)가 제 1노드(N1)로 공급된다. Thereafter, the data for a second period of one horizontal period signal (DS) is supplied to the first node (N1). 그러면, 제 1커패시터(C1) 및 제 2커패시터(C2)에는 데이터신호(DS)에 대응하여 소정의 전압이 충전된다. Then, the first corresponding to the capacitor (C1) and second capacitor (C2), the data signal (DS) is charged with a predetermined voltage.

실제로, 데이터신호(DS)가 공급되면 제 1노드(N1)의 전압이 기준전원(Vref)으로부터 데이터신호(DS)의 전압으로 하강된다. In practice, when a data signal (DS) is supplied is lowered to the voltage of the first node (N1) a data signal (DS) from the reference power supply (Vref) voltages. 이때, 제 2노드(N2)가 플로팅되어 있기 때문에 제 1노드(N1)의 전압 하강량에 대응되어 제 2노드(N2)의 전압값도 하강된다. At this time, because the second node (N2) is plotted corresponding to the voltage drop amount of the first node (N1) is lowered, the voltage value of the second node (N2). 이 경우, 제 2노드(N2)에서 하강되는 전압값은 제 1커패시터(C1) 및 제 2커패시터(C2)의 용량에 의해서 결정된다. In this case, the second voltage value is lowered at the node (N2) is determined by the capacitance of the first capacitor (C1) and second capacitor (C2).

제 2노드(N2)이 전압이 하강되면 제 1커패시터(C1)에는 제 2노드(N2)의 전압값에 대응하여 소정의 전압이 충전된다. A second node (N2) when the voltage is lowered a first capacitor (C1) has a predetermined voltage is charged in response to a voltage value of the second node (N2). 여기서, 기준전원(Vref)의 전압값은 고정되어 있기 때문에 제 1커패시터(C1)에 충전되는 전압은 데이터신호(DS)에 의하여 결정된다. Here, since the voltage value of the reference voltage source (Vref) is fixed, the voltage charged in the first capacitor (C1) is determined by the data signal (DS). 다시 말하여, 도 5에 도시된 화소(140)는 기준전원(Vref)과 데이터신호(DS)에 의하여 커패시터들(C1, C2)에 충전되는 전압값이 결정되기 때문에 제 1전원(ELVDD)의 전압강하에 무관하게 원하는 전압을 충전할 수 있다. In other words, the pixel 140 shown in Figure 5 because the voltage values ​​charged in the capacitors (C1, C2) determined by the reference voltage source (Vref) and the data signal (DS) of the first power source (ELVDD) It can charge a desired voltage irrespective of the voltage drop.

그리고, 본 발명에서는 화소(140)에 포함된 트랜지스터들의 이동도 등이 보상되도록 감마 전압부의 전압을 재설정하고, 재설정된 감마 전압을 이용하여 생성된 데이터신호를 공급한다. And, in the present invention, the reset voltage of the gamma voltage unit move so that such a compensation of the transistors included in the pixel 140, and supplies the generated by using the reset gamma voltage data signal. 따라서, 본 발명에서는 트랜지스터의 문턱전압, 이동 도 등의 불균일 등을 보상하여 균일한 화상을 표시할 수 있다. Thus, the threshold voltage of the transistor in the present invention, a movement can also display a uniform image to compensate for non-uniformity such as.

도 6은 도 2에 도시된 데이터 구동회로의 제 1실시예를 나타내는 블록도이다. Figure 6 is a block diagram showing a first embodiment of a data driving circuit illustrated in FIG. 도 6에서는 설명의 편의성을 위하여 데이터 구동회로(200)가 j(j는 2이상의 자연수)개의 채널을 갖는다고 가정하기로 한다. In Figure 6, for convenience of explanation, it is assumed that in the data driving circuit 200 has j (j is a natural number equal to or greater than 2) channels.

도 6을 참조하면, 본 발명의 제 1실시예에 의한 데이터 구동회로(200)는 쉬프트 레지스터부(210), 샘플링 래치부(220), 홀딩 래치부(230), 감마 전압부(240), 디지털-아날로그 변환부(이하 "DAC부"라 함)(250), 제 1버퍼부(270), 제 2버퍼부(260), 전류 공급부(280) 및 선택부(290)를 구비한다. Referring to Figure 6, the data driving circuit according to the first embodiment of the present invention 200 includes a shift register 210, a sampling latch unit 220, a holding latch unit 230, a gamma voltage unit 240, digital-to-analog converter and a (hereinafter "DAC portion" hereinafter) 250, a first buffer 270, second buffer 260, current supply section 280 and the selecting section 290. the

쉬프트 레지스터부(210)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. Shift register 210 is supplied with the source shift clock (SSC) and a source start pulse (SSP) from a timing controller 150. 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(210)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링 신호를 생성한다. From the timing controller 150, a source shift clock (SSC) and a shift register 210 that received the source start pulse (SSP) is sequentially while shifting the source start pulse (SSP) for each one period of the source shift clock (SSC) It generates j sampling signal. 이를 위해, 쉬프트 레지스터부(210)는 j개의 쉬프트 레지스터(2101 내지 210j)를 구비한다. To this end, the shift register 210 comprises j shift registers (2101 through 210j).

샘플링 래치부(220)는 쉬프트 레지스터부(210)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. The sampling latch unit 220 in response to the sampling signals sequentially supplied from the shift register unit 210 stores the data (Data) in order. 여기서, 샘플링 래치부(220)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2201 내지 220j)를 구비한다. Here, the sampling latch unit 220 comprises j sampling latches (2201 through 220j) for storing the j pieces of data (Data). 그리고, 각각의 샘플링 래치들(2201 내지 220j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. And, each of the sampling latches (2201 through 220j) has a size corresponding to the number of bits of the data (Data). 예를 들어, 데이터(Data)들이 k비트 로 구성되는 경우 샘플링 래치(2201 내지 220i) 각각은 k비트의 크기로 설정된다. For example, if the data (Data) are composed of k bits, each sampling latch (2201 to 220i) is set to a size of k bits.

홀딩 래치부(230)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치부(220)로부터 데이터(Data)들을 입력받아 저장한다. The holding latch unit 230 receives and stores the input data (Data) from the sampling latch unit 220 when a source output enable (SOE) signal is input. 그리고, 홀딩 래치부(230)는 소스 출력 인에이블(SOE)가 입력될 때 자신에게 저장된 데이터(Data)들을 DAC부(250)로 공급한다. And, the holding latch unit 230 supplies the data (Data) is stored to them when the source output enable (SOE) is input to the DAC unit 250. 여기서, 홀딩 래치부(230)는 j개의 데이터(Data)를 저장하기 위하여 j개의 홀딩 래치(2301 내지 230j)를 구비한다. Here, the holding latch 230 comprises j holding latches (2301 to 230j) for storing the j pieces of data (Data). 그리고, 각각의 홀딩 래치들(2301 내지 230j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. And, each of the holding latches (2301 to 230j) has a size corresponding to the number of bits of the data (Data). 예를 들어, 홀딩 래치들(2301 내지 230j) 각각은 데이터(Data)들이 저장될 수 있도록 k비트로 설정된다. For example, each of the holding latches (2301 to 230j) is set to k bits so that the data (Data) may be stored.

감마 전압부(240)는 k비트의 데이터(Data)에 대응하여 소정의 계조전압을 생성하기 위한 j개의 전압 생성부(2401 내지 240j)를 구비한다. Gamma voltage unit 240 comprises j voltage generator (2401 through 240j) for generating a predetermined gray scale voltages corresponding to the k-bit data (Data). 각각의 전압 생성부(2401 내지 240j)는 도 8에 도시된 바와 같이 복수의 분압 저항들(R1 내지 Rl)로 구성되어 2 k 개의 계조전압을 생성한다. Each of the voltage generating section (2401 through 240j) and generates a 2 k of gradation voltage is composed of a plurality of voltage-dividing resistors (R1 to Rl), as shown in FIG. 여기서, 전압 생성부(2401 내지 240j) 각각은 제 2버퍼부(260)로부터 공급되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하고, 재설정된 계조전압들을 DAC들(2501 내지 250j)로 공급한다. Here, each voltage generator (2401 through 240j) is supplied to the second of using the compensation voltage supplied from the buffer unit 260 to reset the voltage values ​​of the gray-scale voltage, and the reset the gradation voltage DAC (2501 through 250j) do.

DAC부(250)는 데이터(Data)의 비트값에 대응하여 데이터신호(DS)를 생성하는 j개의 DAC(2501 내지 250j)를 구비한다. The DAC unit 250 comprises j DAC (2501 through 250j) corresponding to a bit value of the data (Data) generates a data signal (DS). DAC(2501 내지 250j)들 각각은 홀딩 래치부(230)로부터 공급되는 데이터(Data)의 비트값에 대응하여 복수의 계조전압들 중 어느 하나를 선택하여 데이터신호(DS)를 생성한다. Each of the DAC (2501 through 250j) is selecting one of the plurality of gray scale voltages corresponding to the bit value of the data (Data) supplied from the holding latch unit 230 to generate a data signal (DS).

제 1버퍼부(270)는 DAC부(250)로부터 공급되는 데이터신호들(DS)을 선택부(290)로 공급한다. A first buffer unit 270 supplies the data signals supplied from the DAC unit (250) (DS) to the selection unit 290. The 이를 위하여, 제 1버퍼부(270)는 j개의 제 1버퍼(2701 내지 270j)를 구비한다. To this end, a first buffer unit 270 comprises j first buffers (2701 through 270j).

선택부(290)는 데이터선들(D1 내지 Dj)과 제 1버퍼들(2701 내지 270j)의 전기적 연결을 제어한다. Selecting unit 290 controls the electrical connection of the data lines (D1 to Dj) and to the first buffer (2701 through 270j). 실제로, 선택부(290)는 1수평기간의 제 2기간 동안만 데이터선들(D1 내지 Dj)과 제 1버퍼들(2701 내지 270j)을 전기적으로 접속시키고, 그 외에는 데이터선들(D1 내지 Dj)과 제 1버퍼들(2701 내지 270j)을 접속시키지 않는다. In fact, the selection section 290 only for a second period of one horizontal period, and connecting the data lines (D1 to Dj) and the first buffers (2701 through 270j) electrically, otherwise the data lines (D1 to Dj) and It does not connect to the first buffer (2701 through 270j). 이를 위해, 선택부(290)는 j개의 스위칭부(2901 내지 290j)를 구비한다. For this purpose, the selection unit 290 comprises j switching unit (2901 through 290j).

전류 공급부(280)는 1수평기간의 제 1기간 동안 데이터선들(D1 내지 Dj)과 접속된 화소들(140)로부터 소정의 전류(PC)를 싱크한다. Current supply unit 280 sinks a predetermined current (PC) from the pixels 140 connected to the first period of one horizontal period, the data lines (D1 to Dj). 실제로, 전류 공급부(280)는 각각의 화소들(140)에서 흐를 수 있는 맥시멈 전류, 즉 화소(140)가 최대 휘도로 발광될 때 유기 발광 다이오드(OLED)로 공급되어야 할 전류를 싱크한다. In fact, the current supply unit 280 sinks a current to be supplied to the organic light emitting diode (OLED) when the current maxima, i.e., pixel 140 to flow in each of the pixels 140 will emit light at a maximum luminance. 그리고, 전류 공급부(280)는 전류가 싱크될 때 발생되는 소정의 보상전압을 제 2버퍼부(260)로 공급한다. Then, the current supply unit 280 supplies a predetermined compensation voltage generated when a current sink to the second buffer unit 260. 이를 위해, 전류 공급부(280)는 j개의 전류 싱크부(2801 내지 280j)를 구비한다. For this, the current supply unit 280 comprises j current sink unit (2801 through 280j).

제 2버퍼부(260)는 전류 공급부(280)로부터 공급되는 보상전압을 감마 전압부(240)로 공급한다. A second buffer unit 260 may supply the compensation voltage supplied from the current supplying section 280 to the gamma voltage unit 240. 이를 위해, 제 2버퍼부(260)는 j개의 제 2버퍼(2601 내지 260j)를 구비한다. To this end, a second buffer unit 260 comprises j second buffers (2601 through 260j).

한편, 본 발명의 데이터 구동회로(200)는 도 7과 같이 홀딩 래치부(230)의 다음단에 레벨 쉬프터부(300)를 더 포함할 수 있다.(제 2실시예) 레벨 쉬프터부 (300)는 홀딩 래치부(230)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 DAC부(250)로 공급한다. On the other hand, a data drive circuit of the present invention 200 may further include a level shifter unit 300 in the next stage of the holding latch unit 230, as shown in Figure 7. (Embodiment 2) a level shifter (300 ) it is supplied to elevate the voltage level of the data (data) supplied from the holding latch unit 230, a DAC unit 250. 외부 시스템으로부터 데이터 구동회로(200)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되어 높은 내압을 가지는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. When the data (Data) having a high voltage level to the data driving circuit 200 by the external system supplies the response to the voltage level to be the components are installed circuit having a high withstand voltage and the manufacturing cost is increased because of. 따라서, 데이터 구동회로(200)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬프터부(300)에서 높은 전압레벨로 승압시킨다. Therefore, in the outside of the data driver 200 supplies the data (Data) having a low voltage level, the step-up data (Data) having a low voltage level to high voltage level in the level shifter part 300.

도 8은 특정 채널에 설치되는 전압 생성부, DAC, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소의 연결관계를 나타내는 도면이다. 8 is a diagram showing a connection relationship of the generated voltage, which is installed on a particular channel unit, DAC, the first buffer, the second buffer, the switching unit, the current sink unit and the pixel. 도 8에서는 설명의 편의성을 위하여 j번째 채널을 도시하며, 데이터선(Dj)이 도 3에 도시된 화소(140)와 접속된다고 가정하기로 한다. Figure 8 shows a j-th channel to the convenience of the description, and the data line (Dj), it is assumed that the connection and the pixel 140 shown in Fig.

도 8을 참조하면, 전압 생성부(240j)는 복수의 분압 저항들(R1 내지 Rl)을 구비한다. 8, the voltage generator (240j) is provided with a plurality of voltage-dividing resistors (R1 to Rl). 분압 저항들(R1 내지 Rl)은 기준전원(Vref)과 제 2버퍼(260j) 사이에 위치되어 전압을 분압한다. The voltage-dividing resistors (R1 to Rl) is divided voltage is located between a reference power supply (Vref) and a second buffer (260j). 실제로, 분압 저항들(R1 내지 Rl)은 기준전원(Vref)과 제 2버퍼(260j)로부터 공급되는 보상전압 사이의 전압을 분압하여 복수의 계조전압(V0 내지 V2 k -1)을 생성하고, 생성된 계조전압들(V0 내지 V2 k -1)을 DAC(250j)로 공급한다. In fact, creating a partial pressure resistors (R1 to Rl) is a reference voltage source (Vref) and a second buffer (260j) a plurality of gray scale voltages (V0 to V2 k -1) by dividing the voltage between the compensation voltage supplied from, and to supply the generated gray scale voltages (V0 to V2 k -1) to the DAC (250j).

DAC(250j)는 데이터(Data)의 비트값에 응답하여 계조전압들(V0 내지 V2 k -1) 들 중 어느 하나의 계조전압을 선택하고, 선택된 계조전압을 제 1버퍼(270j)로 공급한다. DAC (250j) in response to the bit value of the data (Data) to select any of the gray-scale voltage among the gray scale voltages (V0 to V2 k -1) and supplies the selected gray voltage to the first buffer (270j) . 여기서, DAC(250j)에서 선택된 계조전압은 데이터신호(DS)로 이용된다. Here, the gray voltage selected from the DAC (250j) is used as a data signal (DS).

제 1버퍼(270j)는 DAC(250j)로부터 공급되는 데이터신호(DS)를 스위칭부(290j)로 전달한다. A first buffer (270j) delivers the data signal (DS) supplied from DAC (250j) to a switching unit (290j).

스위칭부(290j)는 제 11트랜지스터(M11)를 구비한다. A switching unit (290j) has a first transistor (M11). 이와 같은 제 11트랜지스터(M11)는 도 9에 도시된 제 1제어신호(CS1)에 의하여 제어된다. Such a first transistor (M11) is controlled by a first control signal (CS1) shown in Fig. 즉, 제 11트랜지스터(M11)는 1수평기간(1H)의 제 2기간 동안 턴-온되고 제 1기간 동안 턴-오프된다. That is, the eleventh transistor (M11) is turned on during a second period of one horizontal period (1H) - is the off-on and turned for the first period. 따라서, 데이터신호(DS)는 1수평기간(1H) 중 제 2기간 동안 데이터선(Dj)으로 공급되고, 그 외의 기간 동안에는 공급되지 않는다. Thus, the data signal (DS) is supplied to the data line (Dj) for a second period of one horizontal period (1H), it is not supplied during the other period.

전류 싱크부(280j)는 제 2제어신호(CS2)에 의하여 제어되는 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)와, 제 13트랜지스터(M13)의 제 1전극에 접속되는 전류원(Imax)과, 제 3노드(N3)와 기저전압원(GND) 사이에 접속되는 제 3커패시터(C3)를 구비한다. And a current sink unit (280j) comprises a second transistor controlled by a second control signal (CS2) (M12) and the thirteenth transistor (M13), current source (Imax) to be connected to a first electrode of the thirteenth transistor (M13) and a second and a third capacitor (C3) connected between the third node (N3) and the ground voltage source (GND).

제 12트랜지스터(M12)의 게이트전극은 제 13트랜지스터(M13)의 게이트전극에 접속되고, 제 2전극은 제 13트랜지스터(M13)의 제 2전극과 데이터선(Dj)에 접속된다. A gate electrode 12 of the transistor (M12) is connected to a gate electrode of the thirteenth transistor (M13), the second electrode is coupled to the second electrode and the data line (Dj) of the thirteenth transistor (M13). 그리고, 제 12트랜지스터(M12)의 제 1전극은 제 2버퍼(260j)에 접속된다. The first electrode of the twelfth transistor (M12) is coupled to a second buffer (260j). 이와 같은 제 12트랜지스터(M12)는 제 2제어신호(CS2)에 의하여 1수평기간(1H)의 제 1기간 동안 턴-온되고 제 2기간 동안 턴-오프된다. Such a second transistor (M12) is the second for a first period of one horizontal period (1H) by the control signal (CS2) turn-on and turn for a second period of time off.

제 13트랜지스터(M13)의 게이트전극은 제 12트랜지스터(M12)의 게이트전극에 접속되고, 제 2전극은 데이터선(Dj)에 접속된다. A gate electrode 13 of the transistor (M13) is connected to a gate electrode of the twelfth transistor (M12), the second electrode is coupled to the data line (Dj). 그리고, 제 13트랜지스터(M13)의 제 1전극은 전류원(Imax)에 접속된다. The first electrode of the thirteenth transistor (M13) is connected to a current source (Imax). 이와 같은 제 13트랜지스터(M13)는 제 2제어신호(CS2)에 의하여 1수평기간(1H)의 제 1기간 동안 턴-온되고 제 2기간 동안 턴-오프된다. Such a thirteenth transistor (M13) is the second for a first period of one horizontal period (1H) by the control signal (CS2) turn-on and turn for a second period of time off.

전류원(Imax)은 화소(140)가 최대 휘도로 발광될 때 유기 발광 다이오드(OLED)로 공급되어야 할 전류를 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온되는 제 1기간 동안 화소(140)로부터 공급받는다. A current source (Imax) is the pixel 140 has an organic light-emitting diode the current that should be supplied to the (OLED) 12 transistor (M12) and the thirteenth transistor (M13) is turned on when a light emission with a maximum luminance - during a first period in which the on- It is supplied from the pixel 140.

제 3커패시터(C3)는 전류원(Imax)에 의하여 화소(140)로부터 전류가 싱크될 때 제 3노드(N3)에 인가되는 보상전압을 저장한다. A third capacitor (C3) and stores the compensation voltage applied to the third node (N3) when the current sink from the pixel 140 by a current source (Imax). 실제로, 제 3커패시터(C3)는 제 1기간 동안 제 3노드(N3)에 인가되는 보상전압을 충전하고, 제 12트랜지스터(M13) 및 제 13트랜지스터(M13)가 턴-오프되더라도 제 3노드(N3)의 보상전압을 일정하게 유지한다. In fact, the third capacitor (C3) is first to charge the compensation voltage applied to the third node (N3) during the first period, the twelfth transistor (M13) and the thirteenth transistor (M13) is turned on, even if off the third node ( It maintains a constant compensation voltage in N3).

제 2버퍼(260j)는 제 3노드(N3)에 인가되는 보상전압, 즉 제 3커패시터(C3)에 충전된 전압을 전압 생성부(240j)로 공급한다. A second buffer (260j) is supplied to the third node (N3) the compensation voltage, that a third capacitor (C3) voltage generator (240j) for the charging voltage to be applied to. 그러면, 전압 생성부(240j)는 기준전원(Vref)과 제 2버퍼(260j)로부터 공급되는 보상전압 사이의 전압을 분압하게 된다. Then, the voltage generator (240j) is the partial pressure of the voltage across the compensation voltage supplied from a reference voltage source (Vref) and a second buffer (260j). 여기서, 제 3노드(N3)에 인가되는 보상전압은 화소(140)에 포함된 트랜지스터들의 이동도 등에 의하여 화소(140)마다 동일 또는 상이하게 설정된다. Here, the third compensation voltage applied to the node (N3) is a movement of the transistor included in the pixel 140 is also the same or different from that set for each pixel 140 by the like. 실제로, j개의 전압 생성부(2401 내지 240j)로 각각 공급되는 보상전압은 현재 접속된 화소(140)에 의하여 결정된다. In fact, the compensation voltage is supplied to each of j voltage generator (2401 through 240j) is determined by the currently connected pixels 140.

한편, j개의 전압 생성부(2401 내지 240j)로 서로 다른 보상전압이 공급된다면 j개의 채널마다 설치되는 DAC(2501 내지 250j)로 공급되는 계조전압들(V0 내지 V2 k -1)의 전압값도 상이하게 설정된다. On the other hand, the voltage value of the j-voltage generator (2401 through 240j) DAC (2501 through 250j) gray scale voltages (V0 to V2 k -1) is supplied to each other, if other compensation voltage is supplied which is provided for each channel to the j It is differently set. 여기서, 계조전압들(V0 내지 V2 k -1)은 각각의 데이터선(D1 내지 Dj)들이 현재 접속된 화소(140)에 의하여 제어되기 때문에 화소(140)에 포함된 트랜지스터들의 이동도 등이 불균일하더라도 화소부(130)에서는 균일한 화상을 표시할 수 있다. Here, the gray scale voltages (V0 to V2 k -1) are each of the data lines (D1 to Dj) that since the control by the currently connected pixels 140, movement of the transistor included in the pixel 140 is also such a non-uniform even if the pixel unit 130 may display a uniform image.

도 9는 도 8에 도시된 스위칭부, 전류 싱크부 및 화소로 공급되는 구동파형을 나타내는 도면이다. 9 is a diagram showing driving waveforms supplied to the switching unit, the current sink unit and the pixels illustrated in FIG.

도 8 및 도 9를 결부하여 동작과정을 상세히 설명하기로 한다. And Figure 8 and coupled to Figure 9 will be described in detail an operation process. 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. First, the scan signal is supplied to the n-1 scan line (Sn-1). 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온된다. When the scan signal is supplied to the n-1 scan line (Sn-1) a fifth transistor (M5) and a sixth transistor is turned on (M6) - it is turned on. 그러면, 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 3트랜지스터(M3)의 문턱전압을 감한 전압값이 인가되고, 제 1노드(N1)에는 기준전원(Vref)의 전압이 인가된다. Then, the second node (N2), the first voltage value obtained by subtracting the threshold voltage of the third transistor (M3) from the power source (ELVDD) is applied, the first node (N1) is applied to the voltage of the reference power supply (Vref) . 이때, 제 2커패시터(C2)에는 제 1전원(ELVDD)의 전압강하 전압 및 제 3트랜지스터(M3)의 문턱전압에 대응되는 전압이 충전된다. At this time, the second capacitor (C2) has a voltage corresponding to the threshold voltage of the first power source (ELVDD) voltage drop voltage and the third transistor (M3) is charged in.

실제로, 제 1노드(N1) 및 제 2노드(N2) 각각에 인가되는 전압은 수학식 1과 같이 표현될 수 있다. In practice, the voltages applied to the respective first node (N1) and a second node (N2) can be expressed as Equation (1).

Figure 112005042571457-pat00001

수학식 1에서 V N1 은 제 1노드(N1)에 인가되는 전압, V N2 는 제 2노드(N2)에 인 가되는 전압, V thM3 는 제 3트랜지스터(M3)의 문턱전압을 나타낸다. In equation 1 is the voltage V N1, V N2 is the second voltage that is a node (N2), V thM3 applied to the first node (N1) represents a threshold voltage of the third transistor (M3).

한편, 제 n-1주사선(Sn-1)으로 공급되는 주사신호가 오프되는 시점과 제 n주사선(Sn)으로 주사신호가 공급되는 시점 사이의 기간 동안 제 1노드(N1) 및 제 2노드(N2)는 플로팅 상태로 설정된다. On the other hand, the time period between when the scan signal is supplied to the n-1 scan line (Sn-1) point, and the n th scan line (Sn) is the scanning signal is turned off to be supplied to the first node (N1) and a second node ( N2) are set in the floating state. 따라서, 제 2커패시터(C2)에 충전되는 전압값은 변화되지 않는다. Thus, the second voltage value which is charged in the capacitor (C2) is not changed.

이후, 제 n주사선(Sn)으로 주사신호가 공급되어 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. Then, the first scan signal is supplied to the n th scan line (Sn) a first transistor (M1) and second transistor (M2) is turned on. 그리고, 제 n주사선(Sn)으로 주사신호가 공급되는 기간 중 제 1기간 동안 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온된다. Then, the twelfth transistor (M12) and the first period of the period in which the scan signal is supplied to the n th scan line (Sn) 13 is turned on, transistor (M13) - it is turned on. 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온되면 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 3트랜지스터(M3), 제 2트랜지스터(M2), 데이터선(Dj) 및 제 13트랜지스터(M13)를 경유하여 전류원(Imax)에 대응되는 전류가 싱크된다. Twelfth transistor (M12) and the thirteenth transistor (M13) is turned on, the first power source (ELVDD), the fourth transistor (M4), the third transistor (M3), a second transistor (M2), the data line (Dj ) and 13 a current corresponding to a current source (Imax) is sink by way of the transistor (M13).

이때, 제 3트랜지스터(M3)에는 전류원(Imax)의 전류가 흐르기 때문에 수학식 2와 같이 표현될 수 있다. At this time, since the third transistor (M3), the current flows in the current source (Imax) can be expressed by equation (2).

Figure 112005042571457-pat00002

수학식 2에서 u는 이동도를 나타내고, Cox는 산화층의 용량, W는 채널 폭, L은 채널 길이를 나타낸다. In Equation 2 u represents the mobility, Cox is the oxide capacitance, W is channel width, L represents a channel length.

수학식 2와 같은 전류가 제 3트랜지스터(M3)에 흐를 때 제 2노드(N2)에 인가되는 전압은 수학식 3과 같이 표현될 수 있다. When a current equal to the equation (2) flowing to the third transistor (M3) voltage applied to the second node (N2) can be expressed as Equation (3).

Figure 112005042571457-pat00003

그리고, 제 2커패시터(C2)의 커플링에 의하여 제 1노드(N1)에 인가되는 전압은 수학식 4와 같이 표현될 수 있다. The second voltage applied to the first node (N1) by coupling the capacitor (C2) can be expressed as Equation (4).

Figure 112005042571457-pat00004

여기서, 제 1노드(N1)에 인가되는 전압(V N1 )은 이상적으로 제 3노드(N3)에 인가되는 전압(V N3 ) 및 제 4노드(N4)에 인가되는 전압(V N4 )과 동일하게 설정된다. Here, the voltage applied to the first node (N1) (V N1) is ideally the same as the voltage (V N4) is applied to the voltage (V N3) and a fourth node (N4) to be applied to the third node (N3) it is set. 즉, 전류원(Imax)에 의하여 전류가 싱크될 때 제 4노드(N4)에는 수학식 4와 같은 전압이 인가된다. That is, the fourth node (N4) is applied with a voltage equal to equation (4) when the current sink by a current source (Imax).

한편, 수학식 4에 도시된 바와 같이 제 3노드(N3) 및 제 4노드(N4)에 인가되는 전압은 현재 전류가 싱크되는 화소(140)에 포함된 트랜지스터의 이동도 등의 영향을 받게 된다. On the other hand, the voltage applied to the third node (N3) and a fourth node (N4), as shown in equation (4) is influenced such as mobility of the transistors included in the pixel 140, the current for the current to sink . 따라서, 전류원(Imax)에 의하여 전류가 싱크될 때 제 3노드(N3) 및 제 4노드(N4)에 인가되는 전압값은 각각의 화소들(140) 마다 상이하게 결정된다.(이동도가 상이한 경우) Accordingly, when current sinks by the current source (Imax) the third node (N3) and a fourth voltage is applied to the node (N4) is determined differently for each respective pixel 140 (mobility is different Occation)

한편, 수학식 4에 의하여 구현된 전압이 제 4노드(N4)에 인가될 때 전압 생성부(240j)의 전압(V diff )은 수학식 5와 같이 표현될 수 있다. On the other hand, the voltage (V diff) of the voltage generator (240j) when the voltage implemented by Equation (4) is applied to the fourth node (N4) can be expressed as Equation (5).

Figure 112005042571457-pat00005

그리고, DAC(250j)에서 데이터(Data)에 대응하여 f(f는 자연수)개의 계조전압 중 h(h는 f 이하의 자연수)번째 계조전압을 선택하였다면 제 1버퍼(270j)로 공급되는 전압(Vb)은 수학식 6과 같이 표현될 수 있다. Then, the voltage corresponding to the data (Data) from the DAC (250j) to f (f is a natural number) of the gray-scale voltage h (h is a natural number of less than f) If you have selected the second gradation voltage supplied to the first buffer (270j) ( Vb) can be expressed as equation (6).

Figure 112005042571457-pat00006

한편, 제 1기간 동안 전류가 싱크되어 제 3커패시터(C3)에 수학식 4와 같은 전압이 충전된 후 제 2기간 동안 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 오프되고, 제 11트랜지스터(M11)가 턴-온된다. On the other hand, the current during the first period in synchronization a third capacitor (C3) on during a second period, the 12th transistor (M12) and the thirteenth transistor (M13) after the charging is a voltage equal to equation (4) is turned off, the eleventh a transistor (M11) is turned on. 이때, 제 3커패시터(C3)는 자신에게 충전된 전압값을 유지한다. At this time, the third capacitor (C3) maintains the voltage charged to it. 따라서, 제 3노드(N3)의 전압값은 수학식 4와 같이 유지될 수 있다. Therefore, the voltage value of the third node (N3) can be maintained as in Equation (4).

그리고, 제 2기간 동안 제 11트랜지스터(M11)가 턴-온되기 때문에 제 1버퍼(270j)로 공급된 전압은 제 11트랜지스터(M11), 데이터선(Dj) 및 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. And, a is an eleventh transistor (M11) turns during the second period - the supply to the first buffer (270j) voltage, since one is via the eleventh transistor (M11), the data line (Dj) and the first transistor (M1) and it is supplied to the first node (N1). 즉, 제 1노드(N1)로는 수학식 6과 같 은 전압이 공급된다. That is, roneun first node (N1) is supplied with a voltage equal to the equation (6). 그리고, 제 2커패시터(C2)의 커플링에 의하여 제 2노드(N2)에 인가되는 전압은 수학식 7과 같이 표현될 수 있다. The second voltage applied to the second node (N2) by coupling the capacitor (C2) may be expressed as Equation (7).

Figure 112005042571457-pat00007

이때, 제 3트랜지스터(M3)를 경유하여 흐르는 전류는 수학식 8과 같이 나타낼 수 있다. At this time, the current flowing through the third transistor (M3) can be expressed by equation (8).

Figure 112005042571457-pat00008

Figure 112005042571457-pat00009

Figure 112005042571457-pat00010

수학식 8을 참조하면, 본 발명에서 제 3트랜지스터(M3)에서 흐르는 전류는 전압 생성부(240j)에서 생성된 계조전압에 의하여 결정된다. Referring to Equation 8, the current flowing in the third transistor (M3) in the present invention are determined by the gray scale voltage generated by the voltage generator (240j). 즉, 본 발명에서는 제 3트랜지스터(M3)의 문턱전압, 이동도 등과 무관하게 계조전압에 의하여 결정되는 전류가 제 3트랜지스터(M3)로 흐를 수 있고, 이에 따라 균일한 화상을 표시할 수 있다. That is, in the present invention, the first and the threshold voltage, the current mobility regardless determined by the gray scale voltage as the third transistor (M3) to flow to the third transistor (M3), it is possible to display a uniform image accordingly.

한편, 본 발명에서 스위칭부(290j)의 구성은 다양하게 설정될 수 있다. On the other hand, the configuration of the switching unit (290j) in the present invention can be variously set. 예 를 들어, 스위칭부(290j)는 도 10과 같이 제 11트랜지스터(M11) 및 제 14트랜지스터(M14)가 트랜스미션 게이트(Transmission Gate) 형태로 접속될 수 있다. For example, the switching unit (290j) has a first transistor (M11) and a fourteenth transistor (M14) as shown in Figure 10 can be connected in the form of transmission gates (Transmission Gate). PMOS 타입으로 형성된 제 14트랜지스터(M14)는 제 2제어신호(CS2)를 공급받고, NMOS 타입으로 형성된 제 11트랜지스터(M11)는 제 1제어신호(CS1)를 공급받는다. Fourteenth transistor (M14) of the second receive control signal (CS2) supply, the 11th transistor (M11) formed in the NMOS-type formed of a PMOS type is supplied with a first control signal (CS1). 여기서, 제 1제어신호(CS1) 및 제 2제어신호(CS2)는 서로 반대의 극성을 갖기 때문에 제 11트랜지스터(M11) 및 제 14트랜지스터(M14)는 동일한 시간에 턴-온 및 턴-오프된다. Here, the first control signal (CS1) and a second control signal (CS2) is an eleventh transistor (M11) because they have the opposite polarity each other and the fourteenth transistor (M14) is turned on at the same time on-off-on and turn- .

한편, 제 11트랜지스터(M11) 및 제 14트랜지스터(M14)가 트랜스미션 게이트(Transmission Gate) 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭에러를 최소화할 수 있다. On the other hand, if the eleventh transistor (M11) and a fourteenth transistor (M14) are connected in the form of transmission gates (Transmission Gate) the voltage-current characteristic curve has a switching error may be minimized, since setting a substantially straight line.

도 11은 특정 채널에 설치되는 전압 생성부, DAC, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소의 연결관계를 나타내는 다른례이다. Figure 11 is another case showing the connection relationship between the generated voltage is provided on a particular channel unit, DAC, the first buffer, the second buffer, the switching unit, the current sink unit and the pixel. 도 11에서는 데이터선(Dj)에 접속된 화소(140)만 변경될 뿐 그 외의 구조는 도 8과 동일하게 설정된다. In Figure 11 to change only the pixel 140 coupled to the data line (Dj) as the other structures are set in the same manner as in Fig. 따라서, 화소(140)로 공급되는 전압에 대해서만 간략히 설명하기로 한다. Thus, there will be briefly described only for the voltage supplied to the pixel 140.

도 9 및 도 11을 참조하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1노드(N1) 및 제 2노드(N2)에는 수학식 1에 기재된 전압이 인가된다. When Figure 9 and 11, when first the scan signal is supplied to the n-1 scan line (Sn-1), the first node (N1) and a second node (N2) is applied with a voltage according to equation (1) .

그리고, 제 n주사선(Sn)으로 주사신호가 공급되고, 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온되는 제 1기간 동안 제 3트랜지스터(M3)에 흐르는 전류는 수학식 2와 같이 표현되고, 제 2노드(N2)에 인가되는 전압은 수학식 3과 같이 표현된다. Then, the first and the scan signal is supplied to the n th scan line (Sn), a twelfth transistor (M12) and the thirteenth transistor (M13) is turned on, current flowing through the third transistor during a first period in which one (M3) is a formula (2) is expressed as the voltage applied to the second node (N2) is expressed as equation (3).

그리고, 제 2커패시터(C2)의 커플링에 의하여 제 1노드(N1)에 인가되는 전압은 수학식 9와 같이 표현될 수 있다. The second voltage applied to the first node (N1) by coupling the capacitor (C2) can be expressed as Equation (9).

Figure 112005042571457-pat00011

그리고, 제 1노드(N1)에 인가되는 전압은 제 3노드(N3) 및 제 4노드(N4)로 공급되기 때문에 전압 생성부(240j)의 전압(V diff )은 수학식 10과 같이 표현될 수 있다. And, the first node voltage to be applied to the (N1) is a voltage (V diff) of the third node (N3) and the fourth since the supply to the node (N4) voltage generator (240j) can be expressed as Equation (10) can.

Figure 112005042571457-pat00012

그리고, DAC(250j)에서 f개의 계조전압 중 h번째 계조전압을 선택하였다면 제 1버퍼(270j)로 공급되는 전압(Vb)은 수학식 11과 같이 표현될 수 있다. Then, the voltage (Vb) If you have selected h-th gray-scale voltage among the f gray scale voltages in the two DAC (250j) that is supplied to the first buffer (270j) can be expressed as Equation (11).

Figure 112005042571457-pat00013

제 1버퍼(270j)로 공급되는 전압은 제 1노드(N1)로 공급된다. Voltage supplied to the first buffer (270j) is supplied to the first node (N1). 이때, 제 2노드(N2)에 인가되는 전압은 수학식 7과 같이 표현될 수 있다. At this time, the voltage applied to the second node (N2) can be expressed as Equation (7). 따라서, 제 3트랜지스터(M3)를 경유하여 흐르는 전류는 수학식 8과 같이 나타낼 수 있다. Thus, the current flowing through the third transistor (M3) can be expressed by equation (8). 즉, 본 발 명에서 제 3트랜지스터(M3)를 경유하여 유기 발광 다이오드(OLED)로 공급되는 전류는 제 3트랜지스터(M3)의 문턱전압, 이동도 등과 무관하게 계조전압에 의하여 결정되기 때문에 균일한 화상을 표시할 수 있다. I.e., uniform, since the third transistor (M3) via the current supplied to the organic light emitting diode (OLED) is determined by the threshold voltage, mobility gradation voltage irrespective as of the third transistor (M3) from the present to persons it is possible to display an image.

한편, 도 5에 도시된 바와 같은 화소(140)는 제 1노드(N1)의 전압이 크게 변하더라도 제 2노드(N2)의 전압이 둔감하게 변화된다.(즉, C1+C2/C2) 따라서, 도 5에 도시된 화소(140)가 적용되면 도 3에 도시된 화소(140)가 적용되는 경우보다 전압 생성부(240j)의 전압 범위를 넓게 설정할 수 있다. On the other hand, the pixel 140 as shown in Figure 5 is the first node (N1), a second node becomes insensitive to changes in the voltage of the (N2). (I.e., C1 + C2 / C2), even if a voltage is greatly changed in accordance It can be widely set the voltage range of the pixel 140 when the pixel voltage generator (240j) than in the case 140 is applied as shown in Figure 3 apply shown in Fig. 이와 같이, 전압 생성부(240j)의 전압 범위가 넓게 설정되면 스위칭에러에 의한 영향을 줄일 수 있다는 장점이 있다. As such, when the voltage range of the voltage generator (240j) wide setting has the advantage of reducing the influence of the switching error.

상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. Detailed description and drawings of the invention is only illustrative of the invention and are only geotyiji used for the purpose of illustrating the present invention is the is used to limit the scope of the invention as set forth in means limited or the claims. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. Thus, those skilled in the art what is described above will be appreciated that various changes and modifications within the range which does not depart from the spirit of the present invention are possible. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다. Accordingly, the technical scope of the present invention will have to be not limited to the contents described in the description of the specification appointed by the claims.

상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 유기 발광 표시장치에 의하면 화소로부터 전류를 싱크할 때 발생되는 보상전압을 이용하여 전압 생성부에서 생성되는 계조전압들의 전압값을 재설정하고, 재설정된 계조전압을 전류가 싱크된 화소로 공급하기 때문에 트랜지스터의 이동도와 무관하게 균일한 화상을 표시할 수 있다. As described above, and according to the organic light emitting display device using the embodiment pixel according to and it of the present invention resets the voltage values ​​of the gray scale voltage generated by the voltage generation unit using the compensation voltage generated when the sink current from the pixel , since supplying the reset gray scale voltages to the current sink the number of pixels to display a uniform image regardless assist movement of the transistor. 그리고, 본 발명에서는 이전 주사선으로 주사신호가 공급되는 시점과 발광 제어선으로 발광 제어신호가 공급되는 시점동안 제 1전원과 유기 발광 다이오드를 전기적으로 격리시키기 때문에 불필요한 전류가 유기 발광 다이오드로 공급되지 않고, 이에 따라 콘트라스트를 향상시킬 수 있다. And, in the present invention without an unnecessary current supplied to the organic light emitting diode due to electrically isolate the first power source and the organic light emitting diode during the time of supplying the emission control signal to the start point and the light emitting control line to which a scanning signal is supplied to the previous scan line , it is possible to improve the contrast accordingly.

Claims (21)

  1. 제 1커패시터 및 제 2커패시터와, A first capacitor and a second capacitor,
    현재 주사선으로 주사신호가 공급될 때 턴-온되어 데이터선으로 공급되는 데이터신호를 상기 제 1커패시터 및 제 2커패시터 중 적어도 하나의 커패시터로 전달하는 제 1트랜지스터와, A first transistor which is turned on passing the data signal supplied to the data line to the at least one capacitor of the first capacitor and a second capacitor, - current when the scan signal is supplied to the scan line turn
    상기 현재 주사선으로 주사신호가 공급될 때 턴-온되어 전류 경로를 제공하는 제 2트랜지스터와, And a second transistor which is turned on providing a current path, the turn-on when the scan signal is supplied to the current scan line
    상기 제 1커패시터 및 제 2커패시터에 충전된 전압에 대응하여 제 1전원으로부터 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 제 3트랜지스터와, A third transistor corresponding to the voltage charged in the first capacitor and the second capacitor, for controlling the amount of current flowing through the organic light emitting diodes from the first power source,
    상기 제 3트랜지스터와 상기 제 1전원 사이에 위치되어 상기 현재 주사선으로 주사신호가 공급되는 기간동안 턴-온 상태를 유지하는 제 4트랜지스터를 구비하는 화소. The third transistor and the first is located between the power supply turn during a period in which the scan signal is supplied to the current scan line pixel having a fourth transistor that maintains the ON state.
  2. 제 1항에 있어서, According to claim 1,
    상기 제 1트랜지스터의 제 2전극과 기준전원 사이에 접속되어 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터와, And the fifth transistor being turned on, - is connected between the second electrode and the reference voltage source of the first transistor is turned on when the scan signal is supplied to the previous scan line
    상기 제 3트랜지스터의 제 2전극과 게이트전극 사이에 접속되어 상기 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 6트랜지스터와, And the sixth transistor being turned on, - is connected between the second electrode and the gate electrode of the third transistor turned on when the scan signal is supplied to the previous scan line
    상기 제 3트랜지스터와 상기 유기 발광 다이오드 사이에 접속되어 발광 제어 선으로 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 구비하는 화소. The third transistor, and turned-on when connected between the organic light emitting diode to be supplied with a light emission control signal to the emission control line-pixel having a seventh transistor is turned off.
  3. 제 2항에 있어서, 3. The method of claim 2,
    상기 제 7트랜지스터는 상기 제 5트랜지스터가 턴-온된 후 소정시간 늦게 턴-오프되는 화소. The seventh transistor and the fifth transistor is turned on after a predetermined time ondoen late turn-off pixels.
  4. 제 3항에 있어서, 4. The method of claim 3,
    상기 제 4트랜지스터는 보조선으로 공급되는 보조신호에 의하여 상기 제 5트랜지스터가 턴-온되는 시점으로부터 상기 제 7트랜지스터가 턴-오프되는 시점 동안 턴-오프되는 화소. The fourth transistor beam by the auxiliary signal to be supplied as a reference line, said fifth transistor turned on, wherein the seventh transistor being turned on from the time-turn during the time the off-off-pixels.
  5. 제 3항에 있어서, 4. The method of claim 3,
    상기 제 2트랜지스터는 상기 제 3트랜지스터의 제 2전극과 상기 데이터선 사이에 형성되는 화소. The second transistor of the pixel formed between the second electrode and the data line of the third transistor.
  6. 제 1항에 있어서, According to claim 1,
    상기 제 1커패시터는 상기 제 1트랜지스터의 제 2전극과 상기 제 1전원 사이에 형성되고, 상기 제 2커패시터는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 게이트전극 사이에 형성되는 화소. The first capacitor is formed between the second electrode and the first power source of the first transistor, the second capacitor of the pixel formed between the second electrode and the gate electrode of the third transistor of the first transistor.
  7. 제 1항에 있어서, According to claim 1,
    상기 제 1커패시터는 상기 제 3트랜지스터의 게이트전극과 상기 제 1전원 사이에 형성되고, 상기 제 2커패시터는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 게이트전극 사이에 형성되는 화소. The first capacitor is formed between the gate electrode of the third transistor and the first power source, the second capacitor of the pixel formed between the second electrode and the gate electrode of the third transistor of the first transistor.
  8. 주사선들, 데이터선들, 발광 제어선들 및 보조선들과 접속되도록 위치되는 복수의 화소를 포함하는 화소부와; A pixel portion including the scan lines, data lines, emission control lines and auxiliary lines and a plurality of pixels that are to be placed and connected;
    상기 주사선들로 주사신호를 순차적으로 공급하며 상기 발광 제어선들로 발광 제어신호를 순차적으로 공급하고, 상기 보조선들로 보조신호를 순차적으로 공급하기 위한 주사 구동부와; A scan driver for supplying scan signals sequentially to said scanning lines, and supplying emission control signals to the emission control lines in sequence, and supplying an auxiliary signal in order to the auxiliary lines;
    수평기간의 일부기간인 제 1기간 동안 상기 데이터선들로 흐르는 소정의 전류에 대응하여 발생되는 보상전압들을 이용하여 계조전압들의 전압값을 재설정하고, 상기 재설정된 계조전압들을 이용하여 생성되는 데이터신호들을 상기 수평기간 중 제 1기간을 제외한 제 2기간 동안 상기 데이터선들로 공급하기 위한 데이터 구동부를 구비하며; Using the compensation voltage generated in response to the predetermined electric current flows to the data line during a first period of time, some period of the horizontal period and the reset voltage value of a gradation voltage, the data signal is generated using the reset gray scale voltages during a second period excluding the first period of the horizontal period includes a data driver for supplying to the data line;
    상기 화소들 각각은 Each of the pixels
    제 1커패시터 및 제 2커패시터와; And the first capacitor and the second capacitor;
    현재 주사선으로 주사신호가 공급될 때 턴-온되어 상기 데이터신호를 상기 제 1커패시터 및 제 2커패시터 중 적어도 하나로 전달하기 위한 제 1트랜지스터와; Turned on when the scan signal is supplied to the current scan line is turned on and the first transistor for at least one transmission of the first capacitor and second capacitor to the data signal;
    상기 현재 주사선으로 주사신호가 공급될 때 턴-온되어 상기 소정의 전류가 흐를 수 있도록 전류경로를 제공하는 제 2트랜지스터와; Turned on when the scan signal is supplied to the current scan line is turned on and the second transistor providing a current path to flow a predetermined current;
    상기 제 1커패시터 및 제 2커패시터에 충전된 전압에 대응하여 제 1전원으로부터 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 제 3트랜지스터와; A third transistor corresponding to the voltage charged in the first capacitor and the second capacitor, for controlling the amount of current flowing through the organic light emitting diodes from the first power source;
    상기 제 3트랜지스터와 상기 제 1전원 사이에 위치되어 상기 현재 주사선으로 주사신호가 공급되는 기간동안 턴-온 상태를 유지하는 제 4트랜지스터를 구비하는 유기 발광 표시장치. The OLED display apparatus having a fourth transistor that maintains the ON state, said first position is between the third transistor and the first power source turns during a period in which the scan signal is supplied to the current scan line.
  9. 삭제 delete
  10. 제 8항에 있어서, The method of claim 8,
    상기 제 1트랜지스터의 제 2전극과 기준전원 사이에 접속되어 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터와, And the fifth transistor being turned on, - is connected between the second electrode and the reference voltage source of the first transistor is turned on when the scan signal is supplied to the previous scan line
    상기 제 3트랜지스터의 제 2전극과 게이트전극 사이에 접속되어 상기 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 6트랜지스터와, And the sixth transistor being turned on, - is connected between the second electrode and the gate electrode of the third transistor turned on when the scan signal is supplied to the previous scan line
    상기 제 3트랜지스터와 상기 유기 발광 다이오드 사이에 접속되어 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 구비하는 유기 발광 표시장치. The third transistor, and turned-on when connected between the organic light emitting diode to be supplied with a light emission control signal to the emission control line - The OLED display apparatus having a seventh transistor is turned off.
  11. 제 10항에 있어서, 11. The method of claim 10,
    상기 주사 구동부는 상기 이전 주사선으로 공급되는 주사신호 보다 늦게 상 기 발광 제어신호를 공급하는 유기 발광 표시장치. The scan driver includes an organic light emitting display device to supply the emission control signal group later than the scan signal supplied to the previous scan line.
  12. 제 11항에 있어서, 12. The method of claim 11,
    상기 주사 구동부는 상기 이전 주사선으로 공급되는 주사신호의 공급시점과 상기 발광 제어신호의 공급시점 동안 상기 제 4트랜지스터가 턴-오프 되도록 상기 보조신호를 공급하는 유기 발광 표시장치. The organic light emitting display device for supplying the auxiliary signal such that an off-the scan driver and the fourth transistor is turned on during the supply time point of the feed point and the light emitting control signal of the scan signal supplied to the previous scan line.
  13. 제 8항에 있어서, The method of claim 8,
    상기 제 1커패시터는 상기 제 1트랜지스터의 제 2전극과 상기 제 1전원 사이에 형성되고, 상기 제 2커패시터는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 게이트전극 사이에 형성되는 유기 발광 표시장치. The first capacitor is formed between the second electrode and the first power source of the first transistor, the second capacitor includes an organic light emitting formed between the second electrode and the gate electrode of the third transistor of the first transistor display device.
  14. 제 8항에 있어서, The method of claim 8,
    상기 제 1커패시터는 상기 제 3트랜지스터의 게이트전극과 상기 제 1전원 사이에 형성되고, 상기 제 2커패시터는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 게이트전극 사이에 형성되는 유기 발광 표시장치. The first capacitor is formed between the gate electrode of the third transistor and the first power source, the second capacitor includes an organic light emitting display is formed between the second electrode and the gate electrode of the third transistor of the first transistor Device.
  15. 제 8항에 있어서, The method of claim 8,
    상기 데이터 구동부는 적어도 하나의 데이터 구동회로를 구비하며 상기 데이터 구동회로 각각은, The data driver is provided with at least one data driving circuit, each to the data driver circuit is
    상기 화소로부터 상기 소정의 전류를 공급받기 위한 적어도 하나의 전류 싱크부와, And at least one current sink unit for receiving and supplying said predetermined current from the pixel,
    상기 보상전압을 이용하여 상기 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와, And at least one voltage generator for resetting the voltage values ​​of the gray scale voltages using the compensation voltage,
    외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와, Corresponding to the bit value of the data supplied from the outside at least one digital to select any of the gray-scale voltage among the gray voltages as data signals to analog converter and,
    상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부와, And at least one switching unit for supplying the data signal to the data line,
    상기 디지털-아날로그 변환기와 상기 스위칭부 사이에 설치되는 적어도 하나의 제 1버퍼와, And at least a first buffer provided between the to-analog converter and the switching unit, wherein the digital
    상기 전류 싱크부와 상기 전압 생성부 사이에 설치되는 적어도 하나의 제 2버퍼를 구비하는 유기 발광 표시장치. The organic light emitting display device having at least a second buffer provided between the current sink and the voltage generator.
  16. 제 15항에 있어서, 16. The method of claim 15,
    상기 소정의 전류의 전류값은 상기 화소들이 최대 휘도로 발광될 때 흐르는 전류와 동일하게 설정되는 유기 발광 표시장치. Current value of the predetermined current is an organic light emitting display in which the pixels are set equal to the current that flows when the light emission with a maximum luminance.
  17. 제 15항에 있어서, 16. The method of claim 15,
    상기 전류 싱크부는 The current sinking section
    상기 소정의 전류를 공급받기 위한 전류원과, And a current source for receiving the supply of the predetermined current,
    상기 데이터선과 상기 제 2버퍼 사이에 설치되어 상기 제 1기간 동안 턴-온되는 제 1트랜지스터와, A first transistor being turned on, - is provided between the data line and the second buffer during the first period turn
    상기 데이터선과 상기 전류원 사이에 설치되어 상기 제 1기간 동안 턴-온되는 제 2트랜지스터와, And the second transistor being turned on, - provided between the data line and the current source turned during the first time period
    상기 보상전압을 충전하기 위한 커패시터를 구비하는 유기 발광 표시장치. The OLED display apparatus having a capacitor for charging the compensation voltage.
  18. 제 15항에 있어서, 16. The method of claim 15,
    상기 스위칭부는 상기 제 2기간 동안 턴-온되는 적어도 하나의 트랜지스터를 구비하는 유기 발광 표시장치. The switching part turns during the second period the OLED display having at least one transistor that is turned on.
  19. 제 15항에 있어서, 16. The method of claim 15,
    상기 전압 생성부는 기준전원을 공급받는 제 1측단자와 상기 보상전압을 공급받는 제 2측단자 사이에 설치되어 상기 계조전압들을 생성하기 위한 복수의 분압저항들을 구비하는 유기 발광 표시장치. Is provided between the voltage generator includes a reference voltage source for supplying a first receiving side terminal, and the compensation voltage supplied to the second receiving side terminal organic light-emitting display device having a plurality of voltage-dividing resistors for generating the gray scale voltage.
  20. 제 15항에 있어서, 16. The method of claim 15,
    상기 데이터 구동회로 각각은 Respectively, to the data driver circuit is
    순차적으로 샘플링 펄스를 생성하기 위한 적어도 하나의 쉬프트 레지스터를 포함하는 쉬프트 레지스터부와; A shift register unit including at least one shift register for generating sampling pulses sequentially with;
    상기 샘플링 펄스에 응답하여 상기 데이터를 공급받기 위한 적어도 하나의 샘플링 래치를 포함하는 샘플링 래치부와; A sampling latch unit including at least one sampling latch for receiving the data supplied in response to the sampling pulse and;
    상기 샘플링 래치에 저장된 데이터를 공급받고, 자신들에게 저장된 데이터를 상기 디지털 아날로그 변환기로 공급하기 위한 적어도 하나의 홀딩 래치를 포함하는 홀딩 래치부를 구비하는 유기 발광 표시장치. The organic light emitting display device that receives the supply data stored in the sampling latch, having the data stored on them the holding latch unit including at least one holding latch for supplying to said digital-to-analog converter.
  21. 제 20항에 있어서, 21. The method of claim 20,
    상기 홀딩 래치에 저장된 상기 데이터의 전압레벨을 상승시켜 상기 디지털 아날로그 변환기로 공급하기 위한 레벨 쉬프터부를 더 구비하는 유기 발광 표시장치. By increasing the voltage level of the data stored in the holding latch organic light emitting display device further comprising a level shifter for supplying to said digital-to-analog converter.
KR20050070435A 2005-08-01 2005-08-01 Pixel and Organic Light Emitting Display Using the same KR100703429B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050070435A KR100703429B1 (en) 2005-08-01 2005-08-01 Pixel and Organic Light Emitting Display Using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050070435A KR100703429B1 (en) 2005-08-01 2005-08-01 Pixel and Organic Light Emitting Display Using the same

Publications (2)

Publication Number Publication Date
KR20070015824A KR20070015824A (en) 2007-02-06
KR100703429B1 true KR100703429B1 (en) 2007-04-03

Family

ID=41624443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050070435A KR100703429B1 (en) 2005-08-01 2005-08-01 Pixel and Organic Light Emitting Display Using the same

Country Status (1)

Country Link
KR (1) KR100703429B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873076B1 (en) * 2007-03-14 2008-12-09 삼성모바일디스플레이주식회사 Pixel, Organic Light Emitting Display Device and Driving Method Thereof
KR100897172B1 (en) 2007-10-25 2009-05-14 삼성모바일디스플레이주식회사 Pixel and organic lightemitting display using the same
KR101706235B1 (en) * 2010-10-26 2017-02-15 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR102026473B1 (en) 2012-11-20 2019-09-30 삼성디스플레이 주식회사 Display device and driving method of the same
CN104575369B (en) * 2013-10-21 2017-07-25 上海和辉光电有限公司 Pixel-driving circuit and display device
CN104200771B (en) * 2014-09-12 2017-03-01 上海天马有机发光显示技术有限公司 Image element circuit, array base palte and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009573A (en) * 2002-07-24 2004-01-31 주식회사 하이닉스반도체 Flat panel display device for compensating threshold voltage of panel
KR20040061902A (en) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 Electro-Luminescence Display Apparatus and Driving Method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009573A (en) * 2002-07-24 2004-01-31 주식회사 하이닉스반도체 Flat panel display device for compensating threshold voltage of panel
KR20040061902A (en) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 Electro-Luminescence Display Apparatus and Driving Method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020040009573 *
1020040061902 *

Also Published As

Publication number Publication date
KR20070015824A (en) 2007-02-06

Similar Documents

Publication Publication Date Title
JP4795184B2 (en) Pixel, organic light emitting display using the same, and driving method thereof
TWI395182B (en) Pixel stracture,organic light emitting display using the same and method of expressing black gradation
US8558825B2 (en) Organic light emitting diode display and method for driving the same
EP1655719B1 (en) Organic light emitting display and driving method thereof
US7907137B2 (en) Display drive apparatus, display apparatus and drive control method thereof
KR100873707B1 (en) Organic light emitting display and driving method thereof
KR100666640B1 (en) Organic electroluminescent display device
EP1970885A1 (en) Pixel, organic light emitting display using the same, and associated methods
KR100873078B1 (en) Pixel, Organic Light Emitting Display Device and Driving Method Thereof
CN100481181C (en) Data driving circuit, light emitting display, and method of driving the light emitting display
EP2261884B1 (en) Pixel of an OLED display and the corresponding display
US9318050B2 (en) Organic light emitting display with pixel sensing circuit and driving method thereof
KR101194861B1 (en) Organic light emitting diode display
US8405582B2 (en) Organic light emitting display and driving method thereof
EP1509899B1 (en) Active matrix light emitting diode pixel structure and its driving method
KR20080080753A (en) Pixel, organic light emitting display device and driving method thereof
JP2016105192A (en) Organic light-emitting display device and method of driving the same
US7692613B2 (en) Light emitting device including pixel circuits with switches turned on and off alternately in a horizontal period
US7649514B2 (en) Data driving circuit, organic light emitting diode (OLED) display using the data driving circuit, and method of driving the OLED display
KR20150077710A (en) Organic light emitting display device and method for driving thereof
KR20090020190A (en) Organic light emitting display and driving method thereof
US7129643B2 (en) Light-emitting display, driving method thereof, and light-emitting display panel
US8319707B2 (en) Organic light emitting display and driving method thereof
US9117394B2 (en) Image display device and driving method thereof
US20110084955A1 (en) Organic light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13