KR100612741B1 - 2중 루프를 가진 피드 포워드 증폭기 - Google Patents

2중 루프를 가진 피드 포워드 증폭기 Download PDF

Info

Publication number
KR100612741B1
KR100612741B1 KR1020020068324A KR20020068324A KR100612741B1 KR 100612741 B1 KR100612741 B1 KR 100612741B1 KR 1020020068324 A KR1020020068324 A KR 1020020068324A KR 20020068324 A KR20020068324 A KR 20020068324A KR 100612741 B1 KR100612741 B1 KR 100612741B1
Authority
KR
South Korea
Prior art keywords
distortion
amplifier
variable
pilot signal
auxiliary amplifier
Prior art date
Application number
KR1020020068324A
Other languages
English (en)
Other versions
KR20030038444A (ko
Inventor
야스노리 스즈키
도시오 노지마
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20030038444A publication Critical patent/KR20030038444A/ko
Application granted granted Critical
Publication of KR100612741B1 publication Critical patent/KR100612741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3218—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the main amplifier or error amplifier being a feedforward amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(개요)
왜곡제거회로(50)의 왜곡주입경로를 제1보조 증폭기용 왜곡검출회로(60)와 제1보조 증폭기용 왜곡제거회로(70)의 피드 포워드 구성으로 한 2중 루프를 갖는 피드 포워드 증폭기에 있어서, 왜곡검출회로(60)의 전단에 제2가변감쇠기(55)와 제2가변위상기(56)를 삽입하고, 주증폭기(14)의 단간에 주입한 제2파일럿 신호를 방향성 결합기(85)에서 검출하여 그 레벨이 최소가 되도록 제2제어기(97)에 의해 제2가변감쇠기(55)와 제2가변위상기(56)를 제어함으로써, 왜곡제거회로와 제1보조 증폭기용 왜곡검출회로의 평형을 동시에 달성할 수 있는 2중 루프를 갖는 피드 포워드 증폭기를 제공한다.
입력신호, 주증폭기, 왜곡검출회로, 왜곡제거회로, 보조증폭기, 2중루프, 입력경로

Description

2중 루프를 가진 피드 포워드 증폭기{FEEDFOWARD AMPLIFIER WITH DUAL LOOP}
도 1은 종래의 피드 포워드 증폭기의 블록도,
도 2는 도 1의 피드 포워드 증폭기의 변형예의 주요부 블록도,
도 3은 본 발명의 제1실시예인 피드 포워드 증폭기의 블록도,
도 4는 본 발명의 제2실시예인 피드포워드 증폭기의 블록도,
도 5a는 가변감쇠기의 일반적 특성을 설명하기 위한 도,
도 5b는 가변위상기의 일반적 특성을 설명하기 위한 도,
도 6은 가변감쇠기와 가변위상기에 의한 평형 제어를 설명하기 위한 도,
도 7은 IQ 복조 출력에 의거한 루프의 평형 제어를 행하는 구성의 주요부를 도시한 블록도,
도 8a는 IQ 복조에 의한 오차 신호 검출을 설명하기 위한 도,
도 8b는 오차 신호로부터 생성하는 보정신호를 설명하기 위한 도.
본 발명은 주로 고주파대에서 사용되는 선형 증폭기로서, 주증폭기의 왜곡을 검출하는 왜곡검출회로와 그 검출한 왜곡성분을 제1보조증폭기를 사용하여 증폭한 후, 주증폭기의 출력에 다시 주입하는 것으로 왜곡성분의 상쇄를 행하는 왜곡제거회로를 갖추고, 왜곡제거회로는 제1보조증폭기의 발생하는 왜곡성분을 검출하는 제1보조증폭기용 왜곡검출회로와 제1보조증폭기에서 발생한 왜곡성분을 제1보조증폭기의 출력에 다시 주입하는 것으로 왜곡성분의 상쇄를 행하는 제1보조증폭기용 왜곡제거회로에 의해 구성되는 2중 루프를 가지는 피드포워드 증폭기에 관한 것이다.
이동 통신용 무선기지국용 송신전력증폭기에 사용되고 있는 피드포워드 증폭기가 있다. 피드 포워드 증폭기는, 기본적으로 2개의 신호상쇄회로에 의해 구성된다. 그 하나는 증폭기의 신호전달경로와 선형신호 전달경로에 의해 구성되는 왜곡검출회로이며, 또 하나는 주신호전달경로와 왜곡주입경로에 의해 구성되는 왜곡제거회로이다. 주 증폭기의 신호전달경로는, 가변감쇠기와 가변위상기와 주증폭기로 구성된다. 선형신호전달경로는, 지연선과 위상반전회로에 의해 구성된다. 주신호전달경로는 지연선에 의해 구성된다. 그리고 왜곡주입경로는 가변감쇠기와 가변위상기와 보조증폭기에 의해 구성된다.
피드포워드 증폭기의 입력신호는, 전력분배회로에 의해, 주증폭기의 신호전달경로와 선형 신호전달경로에 분배된다. 피드포워드 증폭기의 출력은, 주신호전달경로와 왜곡주입경로를 합성하는 전력합성기에 의해 얻어진다. 이와 같이 구성된 피드포워드 증폭기에 의해, 주증폭기에서 발생하는 비선형왜곡성분을 왜곡검출회로에서 검출하고, 그 검출된 왜곡성분을 역위상, 등진폭, 등지연으로 주증폭기 출력경로에 주입하는 것으로 제거한다.
이동통신의 급격한 보급에 따라서 소형·저소비전력의 기지국용 무선장치가 요구되고 있다. 기지국용 무선장치는 변복조장치, 송신전력증폭기, 안테너 등으로 구성된다. 이 기지국용 무선장치의 소형화·저소비전력화를 달성하는데에는, 송신전력증폭기의 저소비전력화가 유효하다. 송신전력증폭기의 저소비전력화를 달성하는데에는, 피드포워드 증폭기의 고효율화가 필수적이다. 피드포워드 증폭기의 고효율화에는, 주증폭기 및 보조증폭기의 고효율화가 필수적이다. 증폭회로의 고효율화에 의해, 증폭기 전체의 저소비 전력화를 달성할 수 있다. 이것에 의해서 증폭기의 방열판을 소형화할 수 있고, 결과로서 송신전력증폭기의 저소비전력화와 소형화를 달성할 수 있다.
주증폭기의 고효율화는, B급 바이어스 조건의 푸시풀회로 등의 고효율 증폭회로에 의해 가능하다. 일반으로 B급 바이어스 조건에서 증폭회로의 반도체 증폭소자를 동작시키면, A급 바이어스 조건과 비교하여 선형성이 나쁘다. 그러나 피드포워드 증폭기의 주증폭기에 B급 바이어스의 적용에 의해 생기는 비선형 왜곡성분은 상기에서 기술한 바와 같이 종래의 피드포워드 증폭기에 의해 제거할 수 있다.
이것에 대하여 피드포워드 증폭기의 왜곡주입경로에 삽입되어 있는 보조증폭기의 전력효율을 높이는 데에는 일반으로 보조증폭기의 반도체 증폭소자를 소위 B급 또는 C급 바이어스 조건에서 동작시킬 필요가 있다. 그러나 상기에서 기술한 바와 같은 종래의 피드 포워드 증폭기 구성으로는 보조증폭기에서 발생하는 비선형 왜곡성분을 제거할 수 없다. 그래서 이 문제를 해결하는 피드포워드 증폭기 구성으로서, 보조증폭기가 있는 왜곡주입경로를 피드포워드 구성화하는 방법이 있다.
구체적으로는, 보조증폭기를 주증폭기로 간주하여 보조증폭기에 대한 왜곡검출회로와 왜곡제거회로를 사용한 왜곡주입경로로 한다. 보조증폭기에서 발생하는 비선형왜곡성분은, 보조증폭기용 왜곡검출회로에서 검출되고, 보조증폭기용 왜곡제거회로에서 검출한 왜곡성분을 제거할 수 있다. 이것에 의해서, 보조증폭기의 반도체 증폭소자에 A급 바이어스 조건 이외의 고효율 증폭가능한 바이어스 조건을 적용할 수 있다.
도 1은 일본국 특허출원 공개 2000-286645(대응 미국 특허 번호 제 6,320,461호)에서 개시되어 있는 종래의 피드 포워드 증폭기의 블록도를 도시하고 있다. 도 1의 피드포워드 증폭기는 주증폭기(14)에서 발생하는 왜곡 성분을 검출하는 왜곡검출회로(10)와 그 검출된 왜곡성분을 제거하는 왜곡제거회로(50)로 구성된다.
왜곡검출회로(10)는 주증폭기(14)의 신호전달경로(10A)와 선형신호전달경로(10B)로 구성된다. 피드 포워드 증폭기의 입력단자(8)로의 입력신호는 전력분배기(11)에 의해 가변감쇠기(12)와 가변위상기(13)와 주증폭기(14)를 포함한 주증폭기용 신호전달경로(10A)와, 지연선로(15)와 위상반전회로(16)로 구성되는 선형신호전달경로(10B)에 분배된다. 이들 2개의 경로(10A,10B)의 출력은, 전력합성기/분배기(17)에서 합성·분배된다. 분배된 신호는 왜곡제거회로(50)를 구성하는 주신호전달경로(10C)와 왜곡주입경로(10D)에 입력된다.
주신호전달경로(10C)는 지연경로(51)에 구성된다. 왜곡주입경로(10D)는, 상기에 기술한 바와 같이 제1보조증폭기(63)에서 발생하는 왜곡성분을 검출하는 제1 보조증폭기용 왜곡검출회로(60)와, 제1보조증폭기용 왜곡검출회로(60)에서 검출한 왜곡성분을 역위상, 등진폭, 등지연으로 제1보조증폭기 출력에 주입하는 제1보조증폭기용 왜곡제거회로(70)에 의해 구성된다.
제1보조증폭기용 왜곡검출회로(60)는 가변감쇠기(61)와 가변위상기(62)와 제1보조증폭기(63)를 포함한 제1보조증폭기용 전달경로(61E)와 지연선로(64)와 위상반전회로(65)를 포함한 제1보조증폭기용 선형회로 전달경로(16F)에 의해 구성된다. 이들 2개의 경로(16E,16F)의 출력은 전력합성기/분배기(66)에서 합성·분배된다.
제1보조증폭기용 왜곡제거회로(70)는 지연선로(71)에서 구성된 제1보조증폭기용 주신호전달경로(17G)와, 가변감쇠기(72)와 가변위상기(73)와 제2보조증폭기(74)를 포함한 제1보조증폭기용 왜곡주입경로(17H)에 의해 구성된다. 이들 2개의 경로(17G,17H)의 출력은 전력합성기(76)에서 합성된다. 왜곡제어회로(50)는 주신호전달경로(16C)와 왜곡주입경로(10D)의 출력을 전력합성기(53)에서 전력합성하는 것으로 주증폭기(14)의 발생하는 왜곡성분을 제거하고, 합성신호는 피더 포워드 증폭기의 출력으로서 출력단자(9)에 부여된다.
왜곡주입경로(10D)의 보조증폭기가 피드포워드화된 피드포워드 증폭기는 4개의 루프의 각각의 평형을 달성하는 필요가 있다. 제일먼저 왜곡검출회로(10)의 루프의 평형, 두번째로 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형, 세번째로 제1보조 증폭기용 왜곡제거회로(70)의 루프의 평형, 네번째로 왜곡제거회로(50)의 루프의 평형을 달성할 필요가 있다.
상기 각각의 4개의 루프는, 증폭기 신호전달경로의 출력신호와 선형신호전달경로의 출력신호가 등진폭, 등지연, 역위상이 되도록 또, 주신호전달경로의 출력신호와 왜곡주입경로의 출력신호가 등진폭, 등지연, 역위상이 되도록 각각의 루프의 가변감쇠기와 가변위상기의 조(12,13), (61,62),(72,73)을 제어할 필요가 있다. 일반으로 피드포워드 증폭기의 비선형 왜곡개선량은, 이들 가변감쇠기와 가변위상기의 조정에 의한 루프의 평형에 좌우된다.
그 조정등의 정밀도는 일본국 특허공고 7-77330호 공보 「피드포워드 증폭기의 자동조정회로」에 개시되어 있다. 예컨대 30dB 이상의 왜곡압축량을 얻기 위한 위상 및 진폭편차는 각각 ±2도 이내 및 ±0. 3dB이내이며, 왜곡검출회로(10) 및 왜곡제거회로(50)의 전송특성의 평형도 및 조정의 완전성에 대하여 엄격한 조건이 요구되고 있다고 말할 수 있다. 실제로는 왜곡검출회로(10) 및 왜곡제거회로(50)의 각각의 회로의 평형을 완전하게 유지하는 것은 용이하지 않다. 또 가령 초기 설정이 완전하더라도, 주위온도, 전원 등의 변동에 의해 증폭기의 특성이 변화하기 때문에 유지하는 것은 극히 곤난하다.
이 피드포워드 증폭기의 왜곡검출회로 및 왜곡제거회로의 완전한 평형을 고정밀도로 유지하는 방법으로서, 파이럿 신호를 사용한 자동조정방법이 예컨대 상술의 일본국 특허공고 7-77330호 공보에 개시되어 있으며, 이들을 실용화한 장치로서, 노시마 도시오, 나라하시오이찌 「이동통신용 최저왜곡주파 공통증폭기… 자기조정형 피드포워드 증폭기(SAFF-A)…」, 전자정보통신학회, 무선통신시스템연구회, RCS90-4, 1999가 알려져 있다.
도 1에 도시한 종래의 피드포워드 증폭기에 있어서, 안정화 및 왜곡보상능력을 향상시킨 피드포워드 증폭기가 예컨대 일본국 특허출원 공개 2000-353923 공보에 개시되어 있다. 이 피드포워드 증폭기는 도 1에 도시된 종래의 피드포워드 증폭기에 있어서, 도 2에 도시한 바와같이 제1보조증폭기용 왜곡검출회로(60)의 가변감쇠기(61) 및 가변위상기(62)와 지연선로(64)를 교체, 또 제1보조증폭기용 왜곡검출회로(60)의 전단에 가변감쇠기(55)와 가변위상기(56)를 삽입하고, 주증폭기(14)의 단간에 주입된 파이럿 신호를 피드포워드 증폭기의 출력(전력합성기(33)의 출력)에 있어서 방향성 결합기에 의해 추출하고, 이 파이럿 신호를 파이럿 신호 검출기로 검출하여, 그 검출레벨이 최소로 되도록 제어기(97)에 의해 제어하는 것이다.
도 1에 있어서 제1보조 증폭기(63)의 입력측의 가변감쇠기(61)와 가변위상기(62)는 왜곡제거회로(50)와 제1보조증폭기용 왜곡검출회로(60)에 공유되어 있다. 이때문에, 제1보조 증폭기용 왜곡검출회로(60)의 평형을 가변감쇠기(61)와 가변위상기(62)에서 달성하여도 왜곡제거회로(50)의 평형을 달성할 수 없는 문제가 있었다. 또 왜곡제거회로(50)의 평형을 달성하면 제1보조 증폭기용 왜곡검출회로(60)의 평형을 달성할 수 없는 문제가 있었다.
또 도 2와 같이 변형한 피드포워드 증폭기는 왜곡이 생긴때에 제어기에서의 제어폭이 실제의 왜곡폭의 제1보조 증폭기(63)의 증폭율분의 1로 되어 고감도로 안정된 제어를 할 수 없는 문제가 있었다.
본 발명의 목적은 피드포워드 구성으로 된 보조증폭기를 가지는 왜곡 주입경 로의 평형제어가 용이한 피드포워드 증폭기를 제공하는 것에 있다.
본 발명에 의한 2중 루프를 가지는 피드포워드 증폭기는,
입력신호를 증폭하는 주증폭기를 포함하고 상기 주증폭기의 비선형 왜곡을 검출하는 왜곡검출회로와,
상기 왜곡검출회로가 검출한 왜곡성분을 증폭하는 제1보조증폭기를 포함하고 증폭한 왜곡성분을 상기 주증폭기의 출력에 다시 주입함으로서 왜곡성분의 상쇄를 행하는 왜곡제거회로를 포함하고,
상기 왜곡제거회로는 상기 제1보조 증폭기의 비선형 왜곡을 검출하는 제1보조증폭기용 왜곡검출회로와, 그 제1보조증폭기용 왜곡검출회로에서 검출한 왜곡성분을 증폭하는 제2보조증폭기를 가지며, 상기 제1보조증폭기의 출력에 다시 주입함으로서 제1보조증폭기의 왜곡성분의 상쇄를 행하는 제1보조증폭기용 왜곡제거회로를 포함한 2중 루프를 구성하고,
상기 왜곡 검출회로는 상기 주증폭기의 입력경로에 삽입된 제1전기적 가변감쇠수단과 제1전기적 가변위상수단을 포함하고,
상기왜곡제거회로는, 상기 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제2전기적 가변감쇠수단과 제2전기적 가변위상수단으로 포함하고,
상기 제1보조증폭기용 왜곡제거회로는, 상기 제2보조증폭기의 입력경로에 삽입된 제3전기적 가변감쇠수단과 제3전기적 가변위상수단을 포함하고,
상기 제1보조증폭기용 왜곡검출회로는, 상기 제1보조증폭기의 입력경로에 삽 입된 제4전기적 가변감쇠수단과 제4전기적 가변위상수단을 포함하고,
상기 제1가변감쇠기와, 상기 제1가변위상기와, 상기 제2가변감쇠기와, 상기제2가변위상기와, 상기 제3가변감쇠기와, 상기 제3가변위상기와, 상기 제4가변감쇠기와, 상기 제4가변위상기를 제어하고, 상기 왜곡검출회로와, 상기 왜곡제거회로와, 상기 제1보조증폭기용 왜곡검출회로와, 상기 제1보조증폭기용 왜곡제거회로의 평형을 제어하는 제어수단,
을 포함하도록 구성된다.
본 발명에 의하면, 2중 루프를 가진 피드포워드 증폭기에 있어서, 제1보조증폭기용 왜곡검출회로의 루프의 평형을 제1보조증폭기의 입력경로에 삽입된 가변감쇠기와 가변위상기에 의해 제어하고 왜곡제어회로의 루프의 평형을 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 가변감쇠기와 가변위상기에 의해 제어한다.
이것에 의해, 제1보조증폭기용 왜곡검출회로의 평형에 영향을 주지 않으며 왜곡제거회로의 평형을 달성할 수 있고, 주증폭기의 발생하는 왜곡성분의 보상과 제1보조증폭기의 발생하는 왜곡성분의 보상을 가능케한다.
[바람직한 실시예의 상세한 설명]
도 3에 본 발명에 의한 피드포워드 증폭기의 실시예를 블록도로 도시하고 있다.
이 실시예의 피드포워드 증폭기는 3개의 파이럿 신호와 4개의 제어수단을 사용하고 있다.
도 3의 피드포워드 증폭기는 도 1의 피드포워드 증폭기와 마찬가지로, 왜곡 검출회로(10)와, 왜곡제거회로(50)를 가지며, 왜곡제거회로(50)의 제1보조증폭기(63)가 생성하는 왜곡을 소거하기 위해 왜곡주입경로(10D)에 제1보조증폭기용 왜곡검출회로(60)와 제1보조증폭기용 왜곡제거회로(70)를 설치함으로서, 제1보조증폭기(63)를 피드포워드화하고 있다. 왜곡검출회로(10)는 피드 포워드 증폭기의 입력단자(8)로의 입력신호를 주증폭기신호경로(10A)와 선형신호전달경로(10B)에 분배하는 전력분배기(11)와, 주증폭기신호경로(10A)에 삽입된 제1가변감쇠기(12)와 제1가변위상기(13)와, 주증폭기(14)와, 선형신호전달경로(10B)를 형성하는 지연선로(15)와 위상 반전회로(16)와, 이들 2개의 경로(10A,10B)의 출력을 전력합성하고, 2경로에 분배하는 전력합성기/분배기(17)로부터 구성되어 있다.
전력합성기/분배기(17)에 의해 분배된 신호는 왜곡제거회로(50)에 있어서 주신호전달경로(10C)를 구성하는 지연선로(51)와, 왜곡주입경로(10D)에 입력된다. 이 실시예에서는, 왜곡주입경로(10D)에 방향성 결합기(82)와, 제2가변감쇠기(55)와 제2가변위상기(56)와, 제1보조증폭기용 왜곡검출회로(60)와 제1보조증폭기용 왜곡제거회로(70)와 방향성 결합기(84)가 삽입되어 있다.
제1보조증폭기용 왜곡검출회로(60)는 제2가변위상기(56)의 출력을 제1보조증폭기 신호전달경로(16E)와 제1보조증폭기용 선형신호전달경로(16F)에 분배하는 전력분배기(52)와, 제1보조증폭기 신호전달경로(16E)에 삽입된 제4가변감쇠기(61)와, 제4가변위상기(62)와, 제1보조증폭기(63)와, 제1보조증폭기용 선형신호전달경로(16F)를 구성하는 지연선로(64)와 위상반전회로(65)와, 이들 2개 의 경로(16E,16F)의 출력을 전력합성하여, 2경로에 분배하는 전력합성/분배기(66)를 가지고 있다.
제1보조증폭기용 왜곡제거회로(70)는 전력합성/분배기(66)에 분배된 신호의 한쪽이 입력되는 지연선로(71)로부터 구성되는 제1보조증폭기 주신호경로(17G)와, 분배된 신호의 다른쪽이 입력되고, 방향성 결합기(75)와, 제3가변감쇠기(72)와, 제3가변위상기(73)로부터 구성되는 제1보조증폭기 왜곡주입경로(17H)와, 이들의 경로(17G,17H)의 출력을 전력합성하고, 방향성 결합기(84)를 통하여 전력합성기(53)에 주는 전력합성기(76)로부터 구성되어 있다. 각 루프의 평형을 조정하는 수단으로서, 제1파이럿 신호를 발생하는 제1파이럿 신호 발생기(86)와, 전력분배기(11)의 입력측에 삽입되고, 제1파이럿 신호를 주입하는 방향성 결합기(81)와, 제2파이럿 신호를 발생하여 주증폭기(14)의 단간에 주입하는 제2파이럿 신호 발생기(87)와, 제3파이럿 신호를 발생하고, 제1보조증폭기(63)의 단간에 주입하는 제3파이럿 신호 발생기(88)가 설치되어 있다.
방향성 결합기(82)를 통하여 추출한 제1파이럿 신호의 레벨을 검출하는 제1파이럿 신호 검출기(91)와, 그 검출된 레벨이 입력되고, 그 레벨을 최소로 하도록 제1가변감쇠기(12)와 제1가변위상기(13)를 제어하는 제1제어기(96)가 설치되어 있다.
또한, 방향성 결합기(75)를 통하여 추출된 제2파이럿 신호의 레벨을 검출하는 제4제어기용 제2파이럿 신호검출기(94-1)와, 그 검출된 레벨을 최소로 하도록 제4가변감쇠기(61)와 제4가변위상기(62)를 제어하는 제4제어기(99)가 설치되어 있 다. 또, 방향성 결합기(84)를 통하여 추출한 제3파일럿 신호의 레벨을 검출하는 제3파일럿 신호 검출기(93)와, 그 검출된 레벨을 최소로 하도록 제3가변감쇠기와 제3가변위상기를 제어하는 제3제어기(98)가 설치되어 있다. 더우기, 방향성 결합기(85)를 통하여 추출한 제2파일럿 신호의 레벨을 검출하는 제2제어기용 제2파일럿 신호 검출기(92-1)와, 그 검출된 레벨을 최소로 하도록 제2가변감쇠기(55)와 제2가변위상기(56)를 제어하는 제2제어기(97)가 설치되어 있다.
이와 같이, 본 발명에 의하면, 왜곡제거회로(50)의 왜곡주입경로(10D)의 제1보조증폭기용 왜곡검출회로(60)의 입력경로에 직렬로 가변감쇠기(55)와 가변위상기(56)를 삽입하고 있기 때문에, 이들을 제어함으로서, 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형에 영향을 주는 일없이 왜곡 제거회로(50)의 루프의 제어평형을 행할 수가 있다. 그리고 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형 조정은 제1보조증폭기(63)가 삽입되어 있는 것과 같은 신호전달경로(16E)에 삽입된 제4가변감쇠기(61)와 제4가변위상기(62)에 의해 행함으로, 도 2의 경우의 가변감쇠기(61)와 가변위상기(62)에서 요구되는 것과 같은 큰 가변범위를 필요로 하지 않는다.
도 3의 실시예에 의한 피드포워드 증폭기는, 3개의 파일럿 신호를 사용하여 왜곡검출회로(10), 제1보조증폭기용 왜곡검출회로(60), 제1보조증폭기용 왜곡제거회로(70), 왜곡제거회로(50)의 평형을 달성한다. 즉, 왜곡검출회로(10)의 루프의 평형은 제1파일럿 신호를 사용하여 제1가변감쇠기(12)와 제1가변위상기(13)에 의해 달성하고, 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형은, 제2파일럿 신호를 사용하여 제4가변감쇠기(61)와 제4가변위상기(62)에 의해 달성한다. 왜곡제거회로(50)의 루프의 평형은, 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형을 달성후, 제2파일럿 신호를 사용하여 제2가변감쇠기(55)와 제2가변위상기(56)에 의해 달성한다. 제1보조증폭기용 왜곡제거회로(70)의 루프의 평형은, 제3파일럿 신호를 사용하여 제3가변감쇠기(72)와 제3가변위상기(73)에 의해 달성할수 있다. 이것에 따라서 왜곡제거회로와 제1보조증폭기용 왜곡검출회로의 각각의 루프의 평형을 달성한다. 제1보조증폭기용 왜곡제거회로(70)에 있어서 신호합성기(53)에 주입하는 왜곡상쇄신호의 진폭과 위상에 영향을 주는 것은 지연선로(71)만인 것으로 간주됨으로, 제3가변감쇠기(72)와 제3가변위상기(73)의 조정은 다른 루프의 평형 조정에 대하여 어떤 단계에서 행하여도 좋다.
도 4에 본 발명의 제2의 실시예를 도시하고 있다.
도 4의 피드포워드 증폭기는, 4개의 파일럿 신호와 4개의 제어수단을 사용하도록 구성된다. 도 3의 실시예와 다른점은, 도 3에서는 제2파일럿 신호는 제2가변감쇠기(55)와 제2가변위상기(56)의 조정과, 제4가변감쇠기(61)와 제4가변위상기(62)의 조정에 공용되고 있었으나, 도 4에서는 제4가변감쇠기(61)와 제4가변위상기(62)의 조정을 위해 전용의 제4파일럿 신호를 발생하여, 제1보조 증폭기용 왜곡검출회로(60)의 입력측에 주입하도록 구성한 점이다.
즉 도 4의 피드포워드 증폭기에 있어서는 제1보조증폭기용 왜곡검출회로(60)의 입력측에 있어서 왜곡주입경로(10D)에 방향성결합기(83)가 삽입되고, 제4파일럿 신호발생기(89)에서 발생한 제4파일럿 신호를 방향성 결합기(83)를 통하여 제1보조 증폭기용 왜곡검출회로(60)에 입력한다. 또 제1보조증폭기용 왜곡제거회로(70)의 방향성 결합기(74)를 통하여 제4파일럿 신호를 추출하고, 그 제4파일럿 신호의 레벨을 제4파일럿 신호 검출기(94-1)에 의해 검출하고, 검출된 레벨에 의거하여 제4제어기(99)에 의해 제4가변감쇠기(61)와 제4가변위상기(62)를 제어하도록 구성되어 있다. 그외의 구성은 도 3의 실시예와 마찬가지임으로 설명을 생략한다.
도 3 및 4의 실시예에 있어서 가변감쇠기 및 가변위상기는 도 5a 및 도 5b에 도시한 바와 같이 일반적으로 제어전압(VAtt, Vph)의 증대와 동시에 감쇠량 및 위상량이 단조롭게 증가하는 특성을 가지고 있다. 이들 가변감쇠기와 가변위상기에 대한 제어전압(VAtt, Vph)과 파일럿 신호 검출기에 의해 검출된 파일럿 신호의 레벨(V L)의 관계는 도 6에 도시한 바와 같이 (VAtt, Vph, VL)을 3개의 직교 좌표상에서 나타내면 VL축과 평행한 직선을 중심으로서 거의 포물선에 가까운 곡선을 회전하여 형성된 회전면(이하, 회전 포물면 이라 한다)으로 표시된다.
디지털 프로세서에 의한 루프의 평형제어에 있어서는, 예컨대 위상량 제어전압(Vph)을 임의의 값으로 고정하고, 그 값을 통과하는, Vph축에 수직한 평면에 의해 회전포물면을 절단하여 형성하는 포물선상에서 검출 파일럿 신호 레벨(VL)이 감소하는 방향으로 감쇠량 제어전압(VAtt)을 변화시켜서 고정하고, 그 고정치를 통과하는 VAtt축에 수직한 평면에 의해 회전포물면을 절단하여 형성하는 포물선상에서 검출 파 일럿 신호 레벨(VL)이 감소하는 방향으로 위상량 제어전압(Vph)를 변화시켜, 이하 마찬가지의 수순을 반복하여, 검출 파일럿 신호 레벨(VL)이 기준치 이하로 된 시점에서 평형 제어를 정지한다.
아날로그 제어회로에 의한 루프의 평형 제어에 있어서는, 송신신호중의 왜곡성분이 미리 결정한 설계치 이하가 되도록 검출 파일럿 신호 레벨을 기준전압(VR)으로 하고, 제어회로에 있어서 검출 파일럿 신호레벨(VL)과 기준전압(VR)의 전압차(VL-VR)를 각각 감쇠량 제어전압(VAtt) 및 위상량 제어전압(Vph )으로서 각각 가변감쇠기 및 가변위상기에 주어서 개별로 귀환제어하고, 각각 차전압(VL-VR)이 0으로 된 시점의 제어전압에 고정한다.
도 3 및 도 4의 실시예에 있어서 제1 내지 제4제어기는 각 파일럿 신호에서 검출된 레벨을 최소 (또는 기준치이하)로 하는 점에 있어서, 제어 알고리즘을 공통으로 할 수 있기 때문에 각 가변감쇠기와 각 가변위상기의 제어를 시분할로 행하는 단일의 제어기로 실현하여도 좋다. 이것에 의해서 제어기를 공통화할 수 있고, 제어기의 소비전력을 삭감할 수 있다. 제어 알고리즘에 대하여는 종래로부터 실용화되어 섭동법, 최소 자승 추정 등의 적응 알고리즘을 적용할 수 있다. 일반으로 피드포워드 증폭기의 루프의 평형은 전원전압의 변동, 장치온도의 변화등에 의해 변동한다. 그 변동의 시간율은, 비교적 느리다. 이때문에, 최적치로 수속하는데에 시간이 걸리는 제어 알고리즘이라도 본 발명의 2중루프를 갖는 피드포워드 증폭기 의 제어에 충분히 대응할 수 있다.
각 파일럿 신호에 대하여는, 각각 다른 주파수로 설정된 무변조파 또는 변조파, 동일 주파수로 설정되어, 각각 다른 확산 부호의 어느 것이라도 좋다. 무변조파를 사용하는 파일럿 신호를 검출하는 파일럿 신호 검출기는, 협대역의 레벨검출기에 의해 구성된다. 예컨대, 검출신호의 통과대역을 제한하는 대역통과 필터와 다이오드 등의 레벨 검출기로 구성된다. 변조파를 사용하는 파일럿 신호를 검출하는 파일럿 신호 검출기는, 파일럿 신호의 대역을 베이스 밴드대로 주파수 변환하는 주파수 변환기와, 주파수 변환된 베이스 밴드 신호를 복조하는 복조기로 구성된다.
무변조파에 의한 파일럿 신호에 비하여, 변조파에 의한 파일럿 신호는 파일럿 신호를 복조하기 위해, 각종의 간섭, 잡음 등에 대한 등화처리, 오정정처리 등을 적용할 수 있다. 이때문에, 보다 적은 파일럿 신호 전력으로 각 루프의 평형을 달성할 수 있다. 확산 부호를 사용하는 파일럿 신호를 검출하는 파일럿 신호 검출기는, 파일럿 신호의 대역을 베이스밴드 대으로 주파수 변환하는 주파수 변환기와, 주파수 변환된 베이스 밴드 신호를 역확산처리하는 역환산기와, 그 신호를 복조하는 복조기로서 구성된다. 이와 같이하여, 본 발명의 피드포워드 증폭기의 자동조정방법은, 각종 파일럿 신호에 적용할 수 있다. 이와 같은 본 발명의 피드포워드 증폭기에 적용할 수 있는 각종의 파일럿 신호 발생기 및 파일럿 신호 검출기에 대하여는 예컨대 미국특허 번호 제6,208,204호에 개시되어 있다.
상술의 도 3 및 도 4의 실시예에서는 4개의 루프의 평형조정에 각각 파일럿 신호를 사용하는 경우를 도시하였으나, 파일럿 신호를 사용하지 않고 루프의 평형 조정을 행하는 것도 가능하다. 예컨대 제2 및/또는 제3파일럿신호를 사용하지 않고 왜곡제거회로(50 및/또는 70)의 루프의 평형을 조정하여도 좋다. 도 3 및 도 4의 실시예에 있어서 제2파일럿 신호를 사용하지 않은 경우의 구성의 주요부 만을 도 7에 도시에 도시한다. 도 7에 도시한 바와 같이 도 3 및 도 4에 있어서 제2파일럿 신호 발생기(87)를 설치하지 않고, 제2파일럿 신호 검출기(92-2)의 대신에 오차 신호검출회로(100)를 설치하고, 제2제어기(97)는 검출된 오차 신호에 의거하여 제2가변감쇠기(55)와 제2가변위상기(56)를 제어한다.
오차검출회로(100)은 이 예에서는 직교복조기(101)와, 그 복조출력인 I, Q신호가 입력되는 저역통과 필터(102,103)와, 아날로그 디지털변환기(104,105)와, 오차 신호검출기(106)로부터 구성되어 있다.
왜곡성분을 포함한 송신신호가 방향성 결합기(85)에 의해 추출되고 직교 복조기(101)에 주어진다. 직교복조기(101)는 송신신호 및 주증폭기(14)의 비선형 특성에 의해서 생긴 왜곡성분을 동시에 검파하고, I신호와 Q신호를 출력한다. 저역통과필터(102,103)은 아날로그 디지털 교환기(104,105)으로의 입력신호성분에서 고주파 성분을 제거한다. 아날로그 디지털 변환기(104,105)는 대역제한된 I신호 및 Q신호를 디지털화한다. 이 실시예에서는 오차신호검출을 디지털 신호처리에 의해 행하기 위해서 아날로그 디지털 변환기(104,105)를 사용하는 예를 나타내였으나, 오차신호검출을 아날로그 신호로 행하는경우에는 아날로그 디지털 변환기(104,105)는 불필요하다
오차신호검출기(106)는 비선형성분을 포함한 송신신호를 판정하고, 예컨대 송신신호가 QPSK변조된 신호인 경우 도 8a에 도시한 바와같이 올바른 송신신호점(PS)과 복조된 신호점(PR)와의 차를 송신신호 중의 왜곡성분을 나타내는 오차신호(ES)로서 검출하고 이 검출된 오차신호(ES)와 역방향으로 절대치의 같은 벡터의 보정신호(CS)를 도 8b에 도시한 바와 같이 생성하고, 그 보정신호(CS)를 I,Q성분(I(CS), Q(CS)으로서 제어기(97)에 부여한다. 제어기(97)는 보정신호를 진폭/위상변환하여 가변감소기(55)의 제어전압인 진폭제어신호(VAtt)와, 가변위상기(56)의 제어전압인 위상제어신호(VPh)를 생성한다. 제어기(97)에 있어서 진폭제어신호(VAtt)는 오차 신호검출기(106)의 출력인 I(CS)신호 및 Q(CS)신호의 각각의 2승의 합의 평방근(I(CS)2+Q(CS)2)1/2에 의해서 구하여 진다. 위상제어신호(VPh)는, 오차신호검출기(106)의 출력인 신호 I(CS) 및 Q(CS)에서 tan-1(Q(C S)/I(CS))에 의해서 구하여 진다.
마찬가지로, 도 7중에 참조번호를 괄호내에 도시한 바와같이, 도 3 및 도 4에 있어서 제1보조증폭기 왜곡제거회로(70)에 대하여도 제3파일럿 신호를 사용하지 않고, 방향성 결합기(84)에 의해 제1보조증폭기(63)가 생성한 왜곡성분을 포함한 왜곡주입경로(10D)의 왜곡상쇄신호를 추출하고, 오차신호검출회로(100)에 의해서 직교복조하여 보정신호(I(CS), Q(CS))를 생성하여 제어기(98)에 부여하고, 이것에 의거하여 제3가변감쇠기(72) 및 제3가변위상기(74)를 제어하도록 구성할 수가 있 다. 더욱이, 왜곡제거회로(50)와 제1보조증폭기용 왜곡제거회로(70)의 2개 모두 도 7의 직교 복조에 의한 구성을 적용하여도 좋다.
도 3, 도 4 및 도 7의 각 실시예에 있어서, 각 제어기(96 내지 99)는 검출된 파일럿 신호 레벨 또는 IQ 복조된 왜곡성분이 최소로 되도록 가변감쇠기와 가변위상기의 각조를 제어하나, 실제적으로는 각각의 제어기에 있어서 미리 결정한 기준 레벨과 검출한 파일럿 신호 레벨을 비교하고, 파일럿 신호 레벨이 기준 레벨 이하로 되기까지 가변감쇠기와 가변위상기를 단계적으로 제어한다. 이같은 제어의 알고리즘으로서는 종래로부터 행하여져 있는 섭동법, 최소자승 추정법 등을 적용할 수가 있다.
각 제어기(96 내지 99)는 마이크로프로세서를 사용한 디지털 연산처리장치로 구성하여도 좋고, 아날로그 연산회로로 구성하여도 좋다. 어느 것의 경우도, 루프의 평형 처리를 효율 좋게 실행하는 데에는, 왜곡제거회로(50)의 루프의 평형처리보다 앞서 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형처리를 행하는 것이 바람직하나, 그외의 루프(왜곡검출회로(10) 및 제1보조증폭기용 왜곡제거회로(70)의 루프)는 임의의 단계에서 실행하여도 좋다. 그것에 의해서 평형처리의 효율은 다소 저하하나, 각각의 제어기(96 내지 99)를 서로 독립적으로 평형처리를 실행시킬수가 있다.
이상 설명한 본 발명에 의한 제1실시예의 피드 포워드 증폭기는,
주증폭기의 비선형 왜곡을 검출하는 왜곡검출회로와, 그 검출한 왜곡성분을 제1보조증폭기를 사용하여 증폭한 후, 상기 주증폭기의 출력에 다시 주입함으로서 왜곡성분의 상쇄를 행하는 왜곡제거회로를 갖추고, 상기 왜곡제거회로의 상기 제1보조증폭기의 비선형 왜곡을 검출하는 제1보조증폭기용 왜곡검출회로와, 그 제1보조증폭기용 왜곡검출회로에서 검출된 왜곡성분을 제2보조증폭기로 증폭하고, 상기 제1보조증폭기의 출력에 다시 주입함으로서 상기 제1보조증폭기의 왜곡성분의 상쇄를 행하는 제1보조증폭기용 왜곡제거회로에 의해, 상기 왜곡제거회로를 구성하는 2중루프를 가지는 피드포워드 증폭기로서,
상기 왜곡검출회로의 입력경로에 삽입된 제1파일럿 신호를 주입하는 수단과,
상기 왜곡검출회로의 주증폭기 입력경로에 삽입된 제1전기적 가변감쇠수단과 제1전기적 가변위상수단과,
상기 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제1파일럿 신호 검출수단과,
상기 제1파일럿 신호 검출수단의 출력신호를 입력하고, 상기 제1전기적 가변감쇠기와 상기 제1전기적 가변위상기를 제어하는 제1제어기와,
상기 주증폭기의 단간에 삽입된 제2파일럿 신호를 주입하는 수단과,
상기 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제2전기적 가변감쇠수단과 제2전기적 가변위상수단과,
상기 왜곡제거회로의 출력경로에 삽입된 제2제어기용 제2파일럿 신호 검출수단과,
상기 제2제어기용 제2파일럿 신호 검출수단의 출력신호를 입력하고, 상기 제2전기적 가변감쇠기와 상기 제2전기적 가변위상기를 제어하는 제2제어기와,
상기 제1보조증폭기의 단간에 삽입된 제3파일럿 신호를 주입하는 수단과,
상기 제1보조증폭기용 왜곡제거회로의 상기 제2보조증폭기의 입력경로에 삽입된 제3전기적 가변감쇠수단과 제3전기적 가변위상수단과,
상기 제1보조증폭기용 왜곡제거회로의 출력경로에 삽입된 제3파일럿 신호검출수단과,
상기 제3파일럿 신호 검출수단의 출력을 입력하고, 상기 제3전기적 가변감쇠수단과 상기 제3전기적 가변위상수단을 제어하는 제3제어기와,
상기 제1보조증폭기의 입력경로에 삽입된 제4전기적 가변감쇠수단과 제4전기적 가변위상수단과,
상기 제1보조증폭기 왜곡제거회로의 제2보조증폭기의 입력경로에 삽입된 제4제어기용 제2파일롯 신호 검출수단과,
상기 제4제어기용 제2파일럿 신호검출수단의 출력을 입력하고, 상기 제4전기적 가변감쇠수단과 상기 제4전기적 가변위상수단을 제어하는 제4제어기와,
상기 제1파일럿 신호검출수단으로 검출한 제1파일럿 신호검출레벨을 최소로 하도록 상기 제1전기적 가변감쇠수단과 상기 제1전기적 가변위상수단을 상기 제1제어기에서 단계적으로 제어하고, 또한 상기 제4제어기용 제2파일럿 신호검출수단으로 검출된 상기 제2파일럿 신호의 검출레벨을 최소로 하도록 상기 제4전기적 가변감쇠수단과 상기 제4전기적 가변위상수단을 상기 제4제어기에서 단계적으로 제어하고, 또한 상기 제3파일럿 신호 검출수단으로 검출한 상기 제3파일럿 신호 검출레벨을 최소로 하도록 상기 제3전기적 가변 감쇠수단과 상기 제3전기적 가변위상수단 을 제3제어기에서 단계적으로 제어하고, 또한 제2제어기용 제2파일럿 신호검출수단으로 검출된 제2파일럿 신호 검출레벨을 최소로 하도록 상기 제2전기적 가변감쇠수단과 상기 제2전기적 가변위상수단을 상기 제2제어기로 단계적으로 제어하는 제어수단,
에 의해서 구성되어 있다.
또, 본 발명에 의한 제2실시예의 피드포워드 증폭기는,
주증폭기의 비선형 왜곡을 검출하는 왜곡검출회로와, 그 검출한 왜곡성분을 제1보조증폭기를 사용하여 증폭한 후, 상기 주증폭기의 출력에 다시 주입함으로서 왜곡성분의 상쇄를 행하는 왜곡제거회로를 갖추고, 상기왜곡제거회로의 상기 제1보조증폭기의 비선형 왜곡을 검출하는 제1보조증폭기용 왜곡검출회로와, 그 제1보조증폭기용 왜곡검출회로에서 검출한 왜곡성분을 제2보조증폭기로 증폭하고, 상기 제1보조증폭기의 출력에 다시 주입함으로서 상기 제1보조증폭기의 왜곡성분의 상쇄를 행하는 제1보조증폭기용 왜곡제거회로에 의해서, 상기 왜곡제거회로를 구성하는 2중루프를 가지는 피드포워드 증폭기로서,
상기 왜곡검출회로의 입력경로에 삽입된 제1파일럿 신호를 주입하는 수단과,
상기 왜곡검출회로의 주증폭기 입력경로에 삽입된 제1전기적 가변 감쇠수단과 제1전기적 가변위상수단과,
상기 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제1파일럿 신호 검출수단과,
상기 제1파일럿 신호검출수단의 출력신호를 입력하고, 상기 제1전기적 가변 감쇠기와 상기 제1전기적 가변위상기를 제어하는 제1제어기와,
상기 주증폭기의 단간에 삽입된 제2파일럿 신호를 주입하는 수단과,
상기 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제2전기적 가변감쇠수단과 제2전기적 가변위상수단과,
상기 왜곡제어회로의 출력경로에 삽입된 제2파일럿 신호검출수단과,
상기 제2파일럿 신호검출수단의 출력을 입력하고, 상기 제2전기적 가변감쇠기와 상기 제2전기적 가변위상기를 제어하는 제2제어기와,
상기 제1보조증폭기의 단간에 삽입된 제3파일럿 신호를 주입하는 수단과,
상기 제1보조증폭기용 왜곡제거회로의 상기 제2보조증폭기의 입력경로에 삽입된 제3전기적 가변감쇠수단과 제3전기적 가변위상수단과,
상기 제1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제4파일럿신호를 주입하는 수단과,
상기 제1보조증폭기의 입력경로에 삽입된 제4전기적 가변감속수단과 제4전기적 가변위상수단과,
상기 제1보조증폭기용 왜곡제거회로의 출력경로에 삽입된 제3파일럿 신호검출수단과,
상기 제3파일럿 신호검출수단의 출력을 입력하고, 상기 제3전기적 가변감쇠수단과 상기 제3전기적 가변위상수단을 제어하는 제3제어기와,
상기 제1보조증폭기용 왜곡제거회로의 제2보조증폭기 입력경로에 삽입된 제4파일럿 신호 검출수단과,
상기 제4파일럿 신호 검출수단의 출력을 입력하고, 상기 제4전기적 감쇠수단과 상기 제4전기적 가변위상수단을 제어하는 제4제어기와,
상기 제1파일럿 신호 검출수단으로 검출한 제1파일럿 신호 검출 레벨을 최소로 하도록 상기 제1전기적 가변감쇠수단과 상기 제1전기적 가변위상수단을 상기 제1제어기로 단계적으로 제어하고, 또한 상기 제2파일럿 신호 검출수단으로 검출한 제2파일럿 신호 검출레벨을 최소로 하도록 상기 제2전기적 가변감쇠수단과 상기 제2전기적 가변위상수단을 상기 제2제어기로 단계적 제어하고, 또한 상기 제3파일럿 신호 검출수단으로 검출한 제3파일럿 신호 검출 레벨을 최소로 하도록 상기 제3전기적 가변감소수단과 상기 제3전기적 가변위상수단을 상기 제3제어기로 단계적으로 제어하고, 또한 상기 제4파일럿 신호 검출수단으로 검출한 제4파일럿 신호검출레벨을 최소로 하도록 상기 제4전기적 가변감쇠수단과 상기 제4전기적 감쇠수단과 상기 제4전기적 가변위상수단을 상기 제4제어기로 단계적으로 제어하는 제어수단에 의해서 구성되어 있다.
이상 설명한 바와 같이, 본 발명에 의한 2중루프를 가지는 피드포워드 증폭기는, 왜곡제거회로(50)의 왜곡주입경로(10D)의 제1보조증폭기용 왜곡검출회로(60)의 입력경로에 직렬로 가변감쇠기(55)와 가변위상기(56)가 삽입되어 있기 때문에, 이들을 제어함으로서 제1보조증폭기용 왜곡검출회로(60)의 루프의 평형에 영향을 주는 일없이 왜곡제거회로(50)의 루프의 평형제어를 행할수가 있다. 그리고, 제1보조증폭용 왜곡검출호로(60)의 루프의 평형조정은 제1보조증폭기(63)가 삽입되어 있는 것과 같은 신호전달경로(16E)에 삽입된 제4가변감쇠기(61)와 제4가변위상기(62)에 의해 행함으로, 도 2의 경우의 가변감쇠기(61)와 가변위상기(62)에서 요구되는 바와 같은 큰 가변범위를 필요로 하지 않는다.
본 발명에 의하여, 다음의 효과가 있다.
(1) 고효율로 증폭이 가능한 2중루프를 가지는 피드포워드 증폭기의 자동조정방법을 제공할수가 있다.
(2) 안정된 왜곡보상능력을 제공할 수 있다.
(3) 상기(1)과(2)에 의해 피드포워드 증폭기의 저소비 전력화를 달성하고, 소형이고, 경제성이 있는 장치를 제공할 수 있다.
(4) 제1보조증폭기의 입력경로에 가변감쇠기와 가변위상기를 설치함으로써, 제어폭이 실제의 왜곡폭으로 제어가능케 되고, 루프의 평형 자동조정에 있어서, 보다 고정밀도로 안정된 제어가 가능케 된다.

Claims (9)

  1. 입력신호를 증폭하는 주증폭기를 포함하고, 상기 주증폭기의 비선형 왜곡을 검출하는 왜곡검출회로와,
    상기 왜곡검출회로가 검출한 왜곡성분을 증폭하는 제 1보조증폭기를 포함하고, 증폭한 왜곡성분을 상기 주증폭기의 출력에 다시 주입함으로써 왜곡성분의 상쇄를 행하는 왜곡제거회로, 를 포함하고
    상기 왜곡제거회로는 상기 제 1보조증폭기의 비선형 왜곡을 검출하는 제 1보조증폭기용 왜곡검출회로와, 그 제 1보조증폭기용 왜곡검출회로에서 검출한 왜곡성분을 증폭하는 제 2보조증폭기를 가지고, 상기 제 1보조증폭기의 출력에 다시 주입하므로써 제 1보조증폭기의 왜곡성분의 상쇄를 행하는 제 1보조증폭기용 왜곡제거회로를 포함한 2중 루프를 구성하고,
    상기 왜곡검출회로는 상기 주증폭기의 입력경로에 삽입된 제 1전기적 가변감쇠수단과 제 1전기적 가변위상수단을 포함하고,
    상기 왜곡제거회로는, 상기 제 1보조증폭기용 왜곡검출회로의 입력경로에 삽입된 제 2전기적 가변감쇠수단과 제 2전기적 가변위상수단을 포함하고,
    상기 제 1보조 증폭기용 왜곡제거회로는 상기 제 2보조증폭기의 입력경로에 삽입된 제 3전기적 가변감쇠수단과 제 3전기적 가변위상수단을 포함하고,
    상기 제 1보조 증폭기용 왜곡검출회로는 상기 제 1보조증폭기의 입력경로에 삽입된 제 4전기적 가변감쇠수단과 제 4전기적 가변위상수단을 포함하고,
    상기 제 1가변감쇠기와, 상기 제 1가변위상기와, 상기 제 2가변감쇠기와, 상기 제 2가변위상기와, 상기 제 3가변감쇠기와, 상기 제 3가변위상기와, 상기 제 4가변감쇠기와, 상기 제 4가변위상기를 제어하고, 상기 왜곡검출회로와, 상기 왜곡제거회로와 상기 제 1보조증폭기용 왜곡검출회로와 상기 제 1보조증폭기용 왜곡제거회로의 평형을 제어하는 제어수단을 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  2. 제 1 항에 있어서, 상기 왜곡검출회로의 입력경로에 삽입된 제 1파일럿 신호주입수단과, 상기 제 1보조증폭기용 왜곡검출회로의 입력경로에 삽입되고, 제 1파일럿신호를 추출하는 제 1파일럿신호 추출수단을 더 포함하고, 상기 제어수단은 추출된 상기 제 1파일럿신호의 레벨이 미리 결정한 제 1기준치 이하로 되도록 상기 제 1가변감쇠기 및 상기 제 1가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  3. 제 2 항에 있어서, 상기 주증폭기의 단간에 제 2파일럿신호를 주입하는 제 2파일럿신호 주입수단과, 상기 왜곡제거회로의 출력경로에 삽입되고, 상기 제 2파일럿신호를 추출하는 제 2파일럿신호 추출수단을 더 포함하고, 상기 제어수단은 추출된 상기 제 2파일럿신호의 레벨이 미리 결정한 제 2기준치 이하로 되도록 상기 제 2가변감쇠기와 상기 가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  4. 제 3 항에 있어서, 상기 제 1보조증폭기의 단간에 제 3파일럿신호를 주입하는 제 3파일럿신호 주입수단과, 상기 제 1보조증폭기용 왜곡제거회로의 출력경로에 삽입되고, 상기 제 3파일럿신호를 추출하는 제 3파일럿신호 추출수단을 더 포함하고, 상기 제어수단은 추출된 상기 제 3파일럿신호의 레벨이 미리 결정한 제 3기준치 이하로 되도록 상기 제 3가변감쇠기와 상기 제 3가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  5. 제 2 항에 있어서, 상기 제 2보조증폭기의 입력경로에 삽입되고, 상기 제 2파일럿신호를 추출하는 제 2파일럿 신호추출수단을 더 포함하고, 상기 제어수단은 추출된 상기 제 2파일럿신호의 레벨이 미리 결정한 제 2기준치 이하로 되도록 상기 제 4가변감쇠기와 상기 제 4가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  6. 제 2 항에 있어서, 상기 제 1보조증폭기용 왜곡검출회로의 입력경로에 삽입되고, 제 4파일럿신호를 주입하는 제 4파일럿신호 주입수단과, 상기 제 2보조증폭기의 입력경로에 삽입되고, 상기 제 4파일럿신호를 추출하는 제 4파일럿신호 추출수단을 더 포함하고, 상기 제어수단은 추출된 상기 제 4파일럿신호의 레벨이 미리 결정한 제 4기준치 이하로 되도록 상기 제 4가변감쇠기와 상기 가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 왜곡제거회로의 출력경로에 삽입되고 거기에서 신호를 추출하는 제 3신호추출수단과, 추출된 상기 신호를 직교복조하여 보정신호를 생성하는 복조수단을 포함하고, 상기 제어수단은 상기 보정신호에 의거하여 상기 제 2가변감쇠기와 상기 가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  8. 제 7 항에 있어서, 상기 제 1보조증폭기용 왜곡제거회로의 출력경로에 삽입되고, 거기에서 신호를 추출하는 제 3신호추출수단과, 추출된 상기 신호를 직교복조하여 보정신호를 생성하는 복조수단을 더 포함하고, 상기 제어수단은 상기 보정신호에 의거하여 상기 제 3가변감쇠기와 상기 제 3가변위상기를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  9. 제 1 항 내지 제 8 항중의 어느 한항에 있어서, 상기 제어수단은 상기 제 1가변감쇠기와 상기 제 1가변위상기를 제어하는 제 1제어기와, 상기 제 2가변감쇠기와 상기 제 2가변위상기를 제어하는 제 2제어기와, 상기 제 3가변감쇠기와 상기 제 3가변위상기를 제어하는 제 3제어기와, 상기 제 4가변감쇠기와 상기 제 4가변위상기를 제어하는 제 4제어기를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
KR1020020068324A 2001-11-06 2002-11-06 2중 루프를 가진 피드 포워드 증폭기 KR100612741B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001340534 2001-11-06
JPJP-P-2001-00340534 2001-11-06

Publications (2)

Publication Number Publication Date
KR20030038444A KR20030038444A (ko) 2003-05-16
KR100612741B1 true KR100612741B1 (ko) 2006-08-18

Family

ID=19154714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020068324A KR100612741B1 (ko) 2001-11-06 2002-11-06 2중 루프를 가진 피드 포워드 증폭기

Country Status (5)

Country Link
US (1) US6838934B2 (ko)
EP (1) EP1309082A3 (ko)
KR (1) KR100612741B1 (ko)
CN (1) CN1215727C (ko)
SG (1) SG124247A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452366B1 (en) * 2000-02-11 2002-09-17 Champion Microelectronic Corp. Low power mode and feedback arrangement for a switching power converter
JP3910167B2 (ja) * 2003-09-25 2007-04-25 松下電器産業株式会社 増幅回路
EP1560328B1 (en) * 2004-01-28 2010-09-15 NTT DoCoMo, Inc. Multi-band feed-forward amplifier and adjustment method therefor
US7091781B2 (en) * 2004-10-29 2006-08-15 Motorola, Inc. Wideband feed forward linear power amplifier
US7308234B2 (en) 2005-01-19 2007-12-11 Northrop Grumman Corporation Feedforward spur cancellation approach using low IP amplifier
EP1732206B1 (en) * 2005-06-03 2007-09-26 NTT DoCoMo INC. Band selection type feed forward amplifier
CN100576767C (zh) * 2005-06-03 2009-12-30 株式会社Ntt都科摩 多频带用前馈放大器
JP2008270851A (ja) * 2007-04-16 2008-11-06 Hitachi Kokusai Electric Inc フィードフォワード増幅器
DE102008052172B4 (de) 2008-10-17 2014-01-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Erzeugen eines Korrektursignals
KR102204678B1 (ko) 2014-12-11 2021-01-20 삼성전자주식회사 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법
WO2021167508A1 (en) * 2020-02-21 2021-08-26 Telefonaktiebolaget Lm Ericsson (Publ) A feedforward amplifier
CN115941057B (zh) * 2023-03-15 2023-06-02 北京航空航天大学 一种具有误差提取和均衡功能的微波光子正交解调装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070303A (ko) * 1997-01-31 1998-10-26 윤종용 선형증폭장치 및 방법
KR20000035437A (ko) * 1998-11-18 2000-06-26 루센트 테크놀러지스 인크 네스트된 피드포워드 왜곡 감소 시스템
JP2000286645A (ja) * 1999-03-31 2000-10-13 Ntt Docomo Inc フィードフォワード増幅器
JP2000353923A (ja) * 1999-06-10 2000-12-19 Ntt Docomo Inc 二重ループを持つフィードフォワード増幅器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304945A (en) * 1993-04-19 1994-04-19 At&T Bell Laboratories Low-distortion feed-forward amplifier
JPH0777330A (ja) 1993-09-06 1995-03-20 Harman Co Ltd 加熱調理器
US5977826A (en) * 1998-03-13 1999-11-02 Behan; Scott T. Cascaded error correction in a feed forward amplifier
US6166600A (en) * 1998-08-31 2000-12-26 Lucent Technologies Inc. Automatic gain and phase controlled feedforward amplifier without pilot signal
KR100362925B1 (ko) 1999-03-31 2002-11-29 가부시키가이샤 엔.티.티.도코모 피드포워드 증폭기
US6320461B1 (en) * 2000-05-12 2001-11-20 Jhong Sam Lee Ultra-linear feedforward RF power amplifier
WO2001091286A1 (en) 2000-05-25 2001-11-29 Koninklijke Philips Electronics N.V. Carrousel handshake
JP2001339251A (ja) * 2000-05-25 2001-12-07 Mitsubishi Electric Corp フィードフォワード増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070303A (ko) * 1997-01-31 1998-10-26 윤종용 선형증폭장치 및 방법
KR100266817B1 (ko) * 1997-01-31 2000-09-15 윤종용 피드포워드방식의선형증폭장치및방법
KR20000035437A (ko) * 1998-11-18 2000-06-26 루센트 테크놀러지스 인크 네스트된 피드포워드 왜곡 감소 시스템
JP2000286645A (ja) * 1999-03-31 2000-10-13 Ntt Docomo Inc フィードフォワード増幅器
JP2000353923A (ja) * 1999-06-10 2000-12-19 Ntt Docomo Inc 二重ループを持つフィードフォワード増幅器

Also Published As

Publication number Publication date
US20030085759A1 (en) 2003-05-08
CN1444411A (zh) 2003-09-24
EP1309082A2 (en) 2003-05-07
US6838934B2 (en) 2005-01-04
KR20030038444A (ko) 2003-05-16
EP1309082A3 (en) 2004-01-07
SG124247A1 (en) 2006-08-30
CN1215727C (zh) 2005-08-17

Similar Documents

Publication Publication Date Title
US5157346A (en) Rf wideband high power amplifier
KR100612741B1 (ko) 2중 루프를 가진 피드 포워드 증폭기
US7693497B2 (en) Spurious energy correlation for control of linear power amplifiers
US6515544B1 (en) Multi-terminal power combining feed-forward amplifier
CA2421773A1 (en) Nonlinear distortion compensation power amplifier
US5396189A (en) Adaptive feedback system
KR100847238B1 (ko) 미소 에러 증폭기와 감소된 소거 대역폭을 활용하는 향상된효율의 피드 포워드 전력 증폭기
KR100259849B1 (ko) 파일럿 톤 호핑을 이용한 피드 포워드 선형 전력 증폭 방법
US5412342A (en) Power amplifier device comprising a plurality of feedforward distortion compensating circuits in parallel
US20130279616A1 (en) Control interval expansion of variable time delay control structure for channel matching
US7486939B2 (en) Apparatus for removing distortions created by an amplifier
US8638836B2 (en) Transmitter signal injection compensation
EP0905919B1 (en) Nonlinear amplifier calibration system and methods
KR19990056045A (ko) 피드 포워드 리니어라이져를 가지는 이동통신 단말기의 수신회로
US6720829B2 (en) Distortion-compensated amplifying circuit
US6545487B1 (en) System and method for producing an amplified signal with reduced distortion
US6608523B1 (en) System and method for producing a pilot signal in a distortion reduction system
US6392481B1 (en) Method and apparatus for improved fed forward amplification
JP3613447B2 (ja) 二重ループを持つフィードフォワード増幅器
JP2003209445A (ja) 二重ループを持つフィードフォワード増幅器
EP1032122A2 (en) Distortion compensating device
JP3562472B2 (ja) フィードフォワード増幅器
KR20020021012A (ko) 최적화된 선형성을 가지는 증폭 디바이스
US6734733B2 (en) Auxiliary amplifier in feedforward linearization amplification system
JP2000278054A (ja) フィードフォワード増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041206

Effective date: 20060629

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee