KR20020021012A - 최적화된 선형성을 가지는 증폭 디바이스 - Google Patents

최적화된 선형성을 가지는 증폭 디바이스 Download PDF

Info

Publication number
KR20020021012A
KR20020021012A KR1020010055255A KR20010055255A KR20020021012A KR 20020021012 A KR20020021012 A KR 20020021012A KR 1020010055255 A KR1020010055255 A KR 1020010055255A KR 20010055255 A KR20010055255 A KR 20010055255A KR 20020021012 A KR20020021012 A KR 20020021012A
Authority
KR
South Korea
Prior art keywords
amplifier
signal
gain
amplification device
linearity
Prior art date
Application number
KR1020010055255A
Other languages
English (en)
Inventor
콘탄티니디스니콜라스
크리닌길라움
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20020021012A publication Critical patent/KR20020021012A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Abstract

본 발명은 증폭기 디바이스 AD에 관한 것으로, 이는 캐스캐이드 방식으로(in cascade) 배열된 제 1 및 제 2 증폭기 AMP1 및 AMP2를 포함하며, 각각의 증폭기에는 피드백 루프(a feedback loop) Zi(i = 1 또는 2)가 제공되며, Ai/(1+Ai.Zi)와 동일한 이득 특성 Gi를 가진다. 본 발명에 따르면, 제 1 증폭기 AMP1의 이득 특성 Gi의 역의 값은 실질적으로 제 2 증폭기 AMP2의 이득 특성 G2의 3제곱의 역의 값의 3배와 동일하다((1/G1)=3/(G2)3). 이러한 선택은 최적의 선형성을 가지는 증폭 디바이스 AD를 제공한다.
응용 : 오디오 또는 비디오 신호의 증폭

Description

최적화된 선형성을 가지는 증폭 디바이스{AMPLIFICATION DEVICE WITH OPTIMIZED LINEARITY}
본 발명은 캐스캐이드 방식으로(in cascade) 배열된 제 1 및 제 2 증폭기를 포함하는 증폭 디바이스에 관한 것으로, 각각의 증폭기는 이득 특성(a gain proper)을 가지며, 피드백 루프가 제공된다.
이러한 디바이스는 McGraw-Hill International에 의해서 출판된, Mr. Sergio Franco에 의한 "Design with Operational Amplifiers and Analog Integrated Circuits"라는 메뉴얼(manual)의 페이지 223에 기술되어 있다.
이 문서에서는 디바이스에 대하여 가장 큰 가능한 통과대역(the largest possible passband)을 획득할 목적으로 디바이스의 이득을 두 개의 증폭기 사이에 전체적으로 공평하게(equitably) 분포시킬 것이, 즉 제 1 증폭기 및 제 2 증폭기의 이득 특성에 동일한 값을 할당할 것이 권장된다.
이 문서는 증폭 디바이스의 선형성 특성(linearity characteristics)에 대하여는 언급하지 않는다. 이제, 신호의 증폭이 필요한 대부분의 응용에 있어서, 증폭된 신호의 값은 증폭될 신호의 값에 대하여 선형성을 발전시켜야 하는데, 이는 전달하는 정보내의 변화를 야기하는 증폭된 신호내에 존재하는 왜곡의 위험이 수용되어야 함을 의미한다.
본 발명의 목적은 수용가능한 통과대역(an acceptable passband)을 보존하면서 두 단(two stages)을 포함하는 증폭 디바이스의 선형성의 관점에서 그 성능을 최적화하는 것이다.
본 발명은 통과대역을 최적화하도록 통상적으로 권고되는 이득 분포가 증폭 디바이스에 대한 최적의 가능한 선형성을 야기하지는 않는다는 것을 실제로 발견하였다. 본 발명에 따르면, 도입부에서 기술된 증폭 디바이스는 제 1 증폭기의 이득 특성(a gain proper)이 제 2 증폭기의 이득 특성의 3제곱의 역의 값의 3배인 값과 실질적으로 동일하다는 특징을 가진다.
이후에 앞선 선택이 증폭 디바이스의 선형성의 값이 최대가 되도록 한다는 점이 설명될 것이다.
물론, 제 1 및 제 2 증폭기의 많은 실시예가 가능하며, 본 기술 분야의 당업자들에게 공지되어 있다.
한 실시에에 따르면, 각각의 증폭기는 반전 연산 증폭기(an operational inverting amplifier)를 포함한다.
다른 실시예에 따르면, 각각의 증폭기는 비반전 연산 증폭기(an operational non-inverting amplifier)를 포함한다.
다른 실시예에서, 각각의 증폭기는 그 자신이 캐스캐이드 방식으로 배열된 다수의 증폭기로 구성될 수 있다.
본 발명의 범주는 너무 넓어서, 가령 텔레비전 수신기, 디코더 하우징(decoder housing) 또는 심지어 무선 전화(radiotelephone)내의 신호 증폭과 같은 수많은 응용을 포함한다. 따라서, 본 발명은
- 이러한 신호를 수신하여 통상적으로 무선 신호(radio signal)라고 불리는 전자 신호로 변환하는 안테나 시스템과,
- 소위 중간 주파수를 가지는 무선 신호를 나타내는 중간 신호(an intermediate signal)를 공급하도록 의도된 주파수 변환기와,
- 증폭된 중간 신호를 공급하도록 의도된 특허 청구 범위의 청구항 제 1 항에 청구된 것과 같은 증폭 디바이스와,
- 증폭 디바이스에 의해서 공급되는 신호를 복조하도록 의도된 복조기와,
- 복조된 신호를 이용하도록 의도된 신호 처리기
를 포함하는 무선 전기 신호를 수신하는 디바이스에도 또한 관련된다.
본 발명의 이러한 측면 및 다른 측면은 비제한적인 예시적인 실시예 및 첨부된 도면으로부터 명백할 것이며, 이를 참조하여 설명될 것이다.
도 1은 본 발명이 실시되는 증폭 디바이스의 블록도,
도 2는 본 발명에 따른 실시예의 기능도,
도 3은 본 발명에 따른 다른 실시예의 기능도,
도 4는 제 1 증폭기의 이득의 함수로서 선형성에 있어서의 변화를 나타내는 곡선을 나타내는 도면,
도 5는 본 발명이 실시되는 수신기를 나타내는 기능도.
도면의 주요 부분에 대한 부호의 설명
AMP1 : 제 1 증폭기 AMP2 : 제 2 증폭기
AD : 증폭 디바이스
도 1은 캐스캐이드 방식(in cascade)으로 배열된 제 1 및 제 2 증폭기 AMP1 및 AMP2를 포함하는 증폭 디바이스 AD를 도식적으로 나타낸다. 각각의 증폭기 AMPi는 이득 Ai를 가지는 증폭단을 포함하며, 루프 이득 Zi를 가지는 피드백 루프가 제공된다. 따라서, 각각의 증폭기 AMPi는 Ai/(1+Ai.Zi)와 동일한 이득 특성(a gain proper) Gi를 가지는데, 이는 이러한 증폭기 AMPi의 출력 신호와 입력 신호의 크기(amplitude)의 비로 정의된다.
본 발명자는 증폭 디바이스 AD의 선형성 LIN은 다음 공식으로부터 유도될 수 있음을 알았다. (1/LIN)2= (1/LIN1)2+ (G1/LIN2)2, 여기서, LINi는 i번째 증폭기의 선형성인데, 이는 다음과 같이 나타날 수 있다. LINi = (LINAi)(AiZi)3/2. LINAi는 증폭기 Ai내에 포함된 증폭단의 선형성이다. 제 1 및 제 2 증폭기의 증폭단이 유사하며, 이들의 이득 특성이 A와 동일하다면, 이 값은 루프 Z1 및 Z2의 이득의 값과 비교할 때에 매우 큰 값이며, 즉, 각각의 증폭기 AMPi의 이득 특성 Gi는 1/Zi와 동일하며, 앞에 기술된 바로부터 (1/LIN)2= (1/LINA2.A3)[(1/Z13) + (G12/Z23)]이 유도된다. Z = Z1.Z2이라고 가정한다면, LIN2= K.[(Z13.Z3)/(Z14+Z3)], 여기서 K는 설명에 어떠한 영향도 미치지 않는 상수이다.
상기 디바이스를 생각하였을 때에 증폭 디바이스의 이득이 고정되었으므로, Z1과 관련된 앞선 수식의 유도는 (K/D).Z.Z12.[3.Z3-Z14]와 같이 나타날 수 있는데, 여기서 D는 값이 항상 양인 분모를 나타낸다.
상기 정의된 유도식은 Z1 < (3.Z3)1/4인 경우에는 양이며 Z1 > (3.Z3)1/4인 경우에는 음이다. 따라서, 값 Z1 = (3.Z3)1/4는 증폭기 디바이스의 선형성 LIN의 최대값, 즉 Z1 = 3.(Z2)3또는 (1/G1) = 3/(G2)3에 해당한다.
따라서, 제 1 증폭기 AMP1의 이득 특성 G1의 역의 값에 대하여 제 2 증폭기 AMP2의 이득 특성 G2의 3제곱의 역의 값의 3배가 선택되는 경우에는 증폭 디바이스 AD는 최적의 선형성을 가진다.
예에 의하면, 증폭 디바이스 AD의 전체 이득의 값이 20dB로 세팅되는 경우에는, 앞서 기술한 가정을 고려하면 이것은 G1.G2 = 10 이며, 따라서 Z = Z1.Z2 = 0.1임을 의미한다.
증폭 디바이스 AD의 최대 선형성 LIN은 Z1 = 0.234에 대하여 얻어지는데, 이는 Z2 = 0.427임을 의미한다. 따라서, 제 1 증폭기 AMP1의 이득 G1의 값은 4.27에 가까워 질 것인데, 제 2 증폭기 AMP2의 이득 G2의 값은 2.34에 가까울 것이다.
두 개의 증폭기 AMP1 및 AMP2 사이의 디바이스의 전체 이득의 공평한 분배가 권장되는 알려진 디바이스에서, 상기 증폭기 각각의 이득의 값은 3.33에 가까운데, 이 값은 증폭 디바이스에 대하여 최적의 가능한 선형성이 얻어지도록 하지 못한다.
그러나, 본 발명에 따라서 권장되는 제 1 및 제 2 증폭기 AMP1 및 AMP2의 이득의 값은 알려진 디바이스에서 추천된 값들에 가까워서 본 발명에 따른 디바이스의 통과대역의 폭이 수용할 수 있음이 알려졌다.
도 2는 본 발명에 따른 증폭 디바이스 AD의 실시예의 기능도이다. 이 실시예에서, 각각의 증폭기 AMPi는 반전 연산 증폭기 AOi를 포함하는데, 각각의 연산 증폭기 AOi는 본 경우에서는 접지를 형성하는 기준 전압 단자에 접속되는 비반전 입력 단자 및 제 1 저항 Ri1을 통하여 증폭기 AMPi의 입력에 접속되며 제 2 저항 Ri2를 통하여 연산 증폭기 AOi의 출력에 의해서 형성된 증폭기 AMPi의 출력 단자에 접속되는 반전 입력 단자를 실제로 포함한다.
본 발명에 따른 각각의 증폭기 AMPi의 이득 특성 Gi의 절대값이 Ri2/Ri1으로 나타남은 알려져 있다. 이전에 기술된 예로 돌아가서, 본 발명에 따르면, 증폭 디바이스 AD에 대한 최적의 선형성을 얻기 위하여 R12/R11 = 4.27 및 R22/R21 = 2.34와 같은 비(ratio)가 선택된다.
도 3은 본 발명에 따른 증폭 디바이스 AD의 다른 실시예의 기능도이다. 이 실시예에서, 각각의 증폭기 AMPi는 비반전 연산 증폭기 AOi를 포함하는데, 각각의 연산 증폭기 AOi는 증폭기 AMPi의 입력을 형성하는 비반전 입력 단자 및 제 1 저항 Ri1을 통하여 본 경우에서는 접지를 형성하는 기준 전압 단자에 접속되며 제 2 저항 Ri2를 통하여 연산 증폭기 AOi의 출력에 의해서 형성되는 증폭기 AMPi의 출력 단자에 접속되는 반전 입력 단자를 실제로 포함한다.
본 실시예에 따른 각각의 증폭기 AMPi의 이득 특성 Gi은 1 + (Ri2/Ri1)으로 나타날 수 있음은 알려져 있다. 상기 기술된 예로 돌아가서, 증폭 디바이스 AD에 대한 최적의 선형성을 얻기 위하여 본 발명에 따라 R12/R11 = 3.27 및 R22/R21 = 1.34의 비가 선택된다.
도 4는 도 1에 도시된 증폭 디바이스의 제 1 증폭기 AMP1의 이득 특성 G1의 변화의 함수로서의 선형성 LIN에서의 변화를 도시한다. 비대칭성 컵처럼 생긴 이 곡선은 증폭 디바이스의 전체 이득이 20dB에 고정된, 즉 0 < G1 < 10인 이 경우에 G1 = 4.27에서 최대값을 가진다.
도 5는 본 발명의 많은 가능한 실시예중 하나를 도시한다. 이 도면은,
- 이러한 신호를 수신하여 통상적으로 무선 신호(radio signal)라고 불리는 전자 신호로 변환하는 안테나 시스템 AF와,
- 소위 중간 주파수를 가지는 무선 신호를 나타내는 중간 신호를 공급하도록 의도된 주파수 변환기 FCONV와,
- 증폭된 중간 신호를 공급하도록 의도된 상기 기술된 바와 같은 증폭 디바이스 AD와,
- 증폭 디바이스 AD에 의해서 공급되는 신호를 복조하도록 의도된 복조기 DEM과,
- 복조된 신호를 이용하도록 의도된 신호 처리기 PU
를 포함하는 무선전기 신호를 수신하는 디바이스를 나타낸다.
본 발명에 따른 증폭 디바이스 AD의 이용은 신호 처리기 PU에 의해서 수신된 신호가 왜곡이 없으며, 신호 처리기 PU가 처음에 전송된 정보와 일치하는 이들 신호로부터 정보를 추출하는 것을 보장하는 것을 가능하게 한다.

Claims (4)

  1. 캐스캐이드 방식으로(in cascade) 배열된 제 1 및 제 2 증폭기 - 각각의 증폭기는 이득 특정(a gain proper)을 가지며 피드백 루프(a feedback loop)가 제공됨- 를 포함하는 증폭 디바이스(an amplification device)에 있어서,
    상기 제 1 증폭기의 이득 특성의 역의 값은 제 2 증폭기의 이득 특성의 3제곱의 역의 값의 3배와 동일한 증폭 디바이스.
  2. 제 1 항에 있어서,
    상기 각각의 증폭기는 반전 연산 증폭기(an operational inverting amplifier)를 포함하는 증폭 디바이스.
  3. 제 1 항에 있어서,
    상기 각각의 증폭기는 비반전 연산 증폭기(an operational non-inverting amplifier)를 포함하는 증폭 디바이스.
  4. 무선전기 신호(radioelectric signal)를 수신하는 디바이스에 있어서,
    - 상기 신호를 수신하여 통상적으로 무선 신호(radio signal)라고 불리는 전자 신호로 변환하는 안테나 시스템과,
    - 소위 중간 주파수를 가지는 무선 신호를 나타내는 중간 신호(an intermediate signal)를 공급하도록 의도된 주파수 변환기와,
    - 증폭된 중간 신호를 공급하도록 의도된 제 1 항에 청구된 것과 같은 증폭 디바이스와,
    - 상기 증폭 디바이스에 의해서 공급되는 신호를 복조하도록 의도된 복조기와,
    - 복조된 신호를 이용하도록 의도된 신호 처리기
    를 포함하는 무선전기 신호 수신 디바이스.
KR1020010055255A 2000-09-12 2001-09-08 최적화된 선형성을 가지는 증폭 디바이스 KR20020021012A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR00/11590 2000-09-12
FR0011590A FR2814008A1 (fr) 2000-09-12 2000-09-12 Dispositif d'amplification a linearite optimisee

Publications (1)

Publication Number Publication Date
KR20020021012A true KR20020021012A (ko) 2002-03-18

Family

ID=8854195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010055255A KR20020021012A (ko) 2000-09-12 2001-09-08 최적화된 선형성을 가지는 증폭 디바이스

Country Status (5)

Country Link
US (1) US6642783B2 (ko)
EP (1) EP1187311A1 (ko)
JP (1) JP2002158547A (ko)
KR (1) KR20020021012A (ko)
FR (1) FR2814008A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019853A1 (en) * 2006-03-09 2010-01-28 Nxp B.V. Amplification stage
CN102449903B (zh) * 2009-02-25 2016-03-09 Thx有限公司 低功耗放大器
US7965139B1 (en) 2010-03-05 2011-06-21 Texas Instruments Incorporated Amplifier offset and noise reduction in a multistage system
US9413296B2 (en) * 2014-04-04 2016-08-09 Qualcomm Incorporated Amplifier with enhanced linearity

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863173A (en) * 1974-06-03 1975-01-28 Gen Electric Amplifier circuit for minimizing voltage offset
US4132957A (en) * 1977-10-26 1979-01-02 Hekimian Laboratories, Inc. Programmable amplifier
US4320351A (en) * 1980-02-25 1982-03-16 Sri International Differential amplifying system with bootstrapping
US4555668A (en) * 1983-10-14 1985-11-26 American Microsystems, Inc. Gain amplifier
US4897617A (en) * 1989-02-28 1990-01-30 The United States Of America As Represented By The Secretary Of The Air Force Domino effect amplifier
AUPN204295A0 (en) * 1995-03-29 1995-04-27 Hildebrandt, William James Amplifying circuit
JPH0927722A (ja) * 1995-07-12 1997-01-28 Fuji Xerox Co Ltd ゲイン可変増幅装置
US6133790A (en) * 1998-09-17 2000-10-17 Motorola, Inc. In-line, unbalanced amplifier, predistortion circuit
JP4048648B2 (ja) * 1999-05-12 2008-02-20 ソニー株式会社 高周波増幅回路および受信機

Also Published As

Publication number Publication date
FR2814008A1 (fr) 2002-03-15
JP2002158547A (ja) 2002-05-31
US20020079961A1 (en) 2002-06-27
US6642783B2 (en) 2003-11-04
EP1187311A1 (fr) 2002-03-13

Similar Documents

Publication Publication Date Title
US7196579B2 (en) Gain-controlled amplifier, receiver circuit and radio communication device
US6941112B2 (en) Gain control amplification circuit and terminal equipment having the same
US7127224B2 (en) Baseband circuit incorporated in direct conversion receiver free from direct-current offset voltage without change of cut-off frequency
KR100213301B1 (ko) 휴대전화기의 수신회로용 ic
US9184718B2 (en) Gain control circuit, communication device, electronic appliance, and gain control method
CA2189712C (en) Variable gain amplifying device
US7355471B2 (en) Circuit for DC offset cancellation
US7899420B2 (en) Wireless transmission device in which transmission output is controlled in feedback control
US7555272B2 (en) Transmission arrangement for transmitting data continuously in the time domain
US9673769B2 (en) Variable gain circuit and tuner system provided with same
KR20020021012A (ko) 최적화된 선형성을 가지는 증폭 디바이스
US6128478A (en) Apparatus and method for amplifying a radio frequency signal
US5625321A (en) Variable gain amplifier apparatus
US6198346B1 (en) Adaptive linear amplifier without output power loss
US7272187B2 (en) Filter circuit and radio apparatus
US6864746B2 (en) Dual gain amplification low noise amplifier
JP4310003B2 (ja) 利得可変増幅回路および利得制御回路並びに通信機器
US4146842A (en) Noise muting circuit in fm receiver
JP2009177568A (ja) 受信装置とこれを用いた電子機器
JP3315948B2 (ja) 無線装置とその利得の制御方法
KR20040095286A (ko) 다른 모드들을 구비한 프론트 스테이지 증폭기
WO2021245820A1 (ja) 無線受信回路
US20040090271A1 (en) Variable gain amplifier for high frequency band using microstrip hybrid
JP2020191609A (ja) 受信回路および無線機
US20040248536A1 (en) Receiving circuit having improved distortion characteristics

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid