KR100606837B1 - 리셉터클을 이용한 이동통신 단말기의 ｊｔａｇ인터페이스 장치 - Google Patents

리셉터클을 이용한 이동통신 단말기의 ｊｔａｇ인터페이스 장치 Download PDF

Info

Publication number
KR100606837B1
KR100606837B1 KR1020040070549A KR20040070549A KR100606837B1 KR 100606837 B1 KR100606837 B1 KR 100606837B1 KR 1020040070549 A KR1020040070549 A KR 1020040070549A KR 20040070549 A KR20040070549 A KR 20040070549A KR 100606837 B1 KR100606837 B1 KR 100606837B1
Authority
KR
South Korea
Prior art keywords
receptacle
test
pin
jtag
terminal
Prior art date
Application number
KR1020040070549A
Other languages
English (en)
Other versions
KR20060021700A (ko
Inventor
김봉수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040070549A priority Critical patent/KR100606837B1/ko
Priority to US11/221,101 priority patent/US7577887B2/en
Publication of KR20060021700A publication Critical patent/KR20060021700A/ko
Application granted granted Critical
Publication of KR100606837B1 publication Critical patent/KR100606837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Telephone Function (AREA)

Abstract

본 발명은 리셉터클의 일부핀에 JTAG 에뮬레이터의 테스트핀을 일대일 대응되게 할당하여 전기적으로 연결함으로써 이동통신 단말기와 JTAG 에뮬레이터가 별도의 추가 장치없이 직접 인테페이스되도록 하는 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치에 관한 것이다.
본 발명은 단말기에 구비된 리셉터클의 핀을 테스트핀에 일대일로 대응되게 할당하여 테스트핀과 전기적으로 연결되도록 하고, JTAG 에뮬레이터가 리셉터클과 직접적으로 인테페이스되어 단말기를 디버깅하는 것을 특징으로 한다.
또한, 이동통신 단말기와 JTAG 에뮬레이터가 별도의 장치없이 단말기의 리셉터클을 통하여 직접 인터페이스됨으로써 단말기 개발시에 부품배치에 따른 공간의 제약이 줄어들며, 단말기의 디버깅을 위한 인터페이스의 표준화를 통해 비용을 절감할 수 있게된다.
JTAG, 인터페이스, 리셉터클, 에뮬레이터, 테스트, 디버깅

Description

리셉터클을 이용한 이동통신 단말기의 ＪＴＡＧ 인터페이스 장치{JTAG Interface Device of mboile phone using receptacle}
도 1은 본 발명의 일 실시예에 따라 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 리셉터클핀과 JTAG 에뮬레이터의 테스트핀과의 대응관계를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 이동통신 단말기 5 : 제어부
10 : JTAG 에뮬레이터 20 : 리셉터클
본 발명은 이동통신 단말기의 JTAG(Joint Test Access Group) 인터페이스 장치에 관한 것으로서, 특히, 리셉터클의 일부핀에 JTAG 에뮬레이터의 테스트핀을 일대일 대응되게 할당하여 전기적으로 연결함으로써 이동통신 단말기와 JTAG 에뮬레이터가 별도의 추가 장치없이 직접 인테페이스되도록 하는 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치에 관한 것이다.
이동통신 단말기는 그 기술의 발달로 인하여 단순한 음성 정보만을 전달하는 단계를 넘어서서, 주식정보, 날씨정보, 실시간 뉴스 등과 같은 문자 정보를 제공한다.
최근에는, 상기와 같은 이동통신 단말기를 통하여 게임, 동영상, 영화 등의 다양한 멀티미디어 콘텐츠가 제공되고 있다.
이처럼 이동통신 단말기는 각종 부가기능을 수행하기 위해 장착되는 부품의 수가 계속 증가되고 있고, 이로인해 부품 및 회로의 오동작 여부를 테스터하는 데에 많은 시간과 비용이 낭비되고 있다.
이러한 부품 및 회로의 정상작동 여부를 용이하게 테스트하기 위해 하드웨어를 디버깅(debugging)하는 전용 에뮬레이터(Emulator)가 도입되었으며, 최근에는 JTAG방식의 에뮬레이터가 널리 사용되고 있다.
상기와 같은 JTAG방식은 CPLD(Complex Programmable Logic Device)와 같은 대규모 LSI(Large Scale Integrated circuit)에 테스트 전용의 표준화된 로직 및 테스트핀을 내장해 디버깅에 활용한다.
이러한 JTAG방식의 인터페이스는 기본적으로 TDI, TMS, TCK, TRST 및 TDO의 5개의 핀에 의해 제어되며, 상기 테스트 핀들을 단말기의 부품이나 회로에 연결된 FPCB(Flexible Printed Circuit Board)와 일대일로 연결시켜 단말기내의 제어부(예를들면, MSM)를 통해 하드웨어 검사나 연결상태등의 모든 테스트가 이루어진다.
그러나, 상기와 같은 JTAG방식은 JTAG 인터페이스를 위한 별도의 공간이 이동통신 단말기에 할당되어야 하므로 단말기의 소형화에 장애가 되거나 다양한 부품 을 단말기에 실장하는데에 제약이 따른다는 문제점이 있다.
또한, 단말기마다 서로 다른 인터페이스 위치를 갖기 때문에 표준화에 어려움이 따를 수 있다는 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, 리셉터클의 일부핀에 JTAG 에뮬레이터의 테스트핀을 일대일 대응되게 할당하여 전기적으로 연결함으로써 이동통신 단말기와 JTAG 에뮬레이터가 별도의 추가 장치없이 직접 인테페이스되도록 하는 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치를 제공하는 것을 그 목적으로 한다.
상기한 바와 같은 기술적 과제를 달성하기 위하여, 본 발명에 따른 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치는 단말기에 구비된 리셉터클의 핀을 테스트핀에 일대일로 대응되게 할당하여 테스트핀과 전기적으로 연결되도록 하고, JTAG 에뮬레이터가 리셉터클과 직접적으로 인테페이스되어 단말기를 디버깅하는 것을 특징으로 한다.
또한, 리셉터클에 구비된 DSR(Data Set Ready), On Switch, PCM(Pulse Code Modulation) CLOCK, PCM SYNC(Synchronization) 및 AUDIO OUT신호 핀을 테스트핀에 포함된 TRST(Test Reset), TDO(Test Data Out), TCK(Test Clock), TMS(Test Mode Select) 및 TDI(Test Data In)핀에 각각 대응되도록 할당하는 것을 특징으로 한다.
또한, TRST, TDO, TCK, TMS, TDI핀은 리셉터클에 용이하게 전기적으로 연결 되도록 하나의 플러그내에 포함되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
도 1 및 도 2를 참조하여 본 발명에 의한 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치의 구성을 설명하는데, 도 1은 본 발명의 일 실시예에 따라 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치를 나타내는 도면이고, 도 2는 도 1에 도시된 리셉터클핀과 JTAG 에뮬레이터의 테스트핀과의 대응관계를 나타내는 도면이다.
도 1 및 도 2에 도시된 본 발명의 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치는 JTAG 에뮬레이터(10) 및 리셉터클(20)을 포함한다.
JTAG 에뮬레이터(10)는 5종류의 테스트핀인 TRST(Test Reset), TDO(Test Data Out), TCK(Test Clock), TMS(Test Mode Select) 및 TDI(Test Data In)를 구비하며, 이러한 테스트핀을 리셉터클의 일부핀에 전기적으로 일대일 대응되게 연결시켜 이동통신 단말기(1)의 부품이나 연결상태 등을 테스트한다.
TRST는 테스트를 위한 초기화신호를 전송하게되고, TDO는 데이터 출력신호를 전송하며, TCK는 테스트를 위한 클록을 일치화시킨다. 또한, TMS는 테스트를 위한 모드선택신호를 제공하고, TDI는 데이터 입력신호를 전송한다.
이때, 테스트핀이 단말기의 리셉터클(20)에 전기적으로 일대일 대응되기 쉽도록 하기 위해서는 상기 24핀형 리셉터클에 대응되는 하나의 플러그에 5종류의 테스트핀을 포함하는 것이 바람직하다.
리셉터클(20, receptacle)은 이동통신 단말기에 통상적으로 구비되는 24핀형으로 구비되고, 리셉터클(20)의 일부핀을 테스트핀(TRST, TDO, TCK, TMS, TDI)에 각각 대응되도록 할당하여 리셉터클과 테스트핀이 전기적으로 연결되도록 한다.
바람직하기로는, 24핀이 구비된 리셉터클(20)에서 테스트핀과 일대일 대응되는 핀을 할당할 때, 핀간의 간섭현상이 발생하지 않도록 할당한다.
즉, 리셉터클(20)의 3번핀인 DSR(Data Set Ready)핀은 TRST신호를 전송하는 핀에 대응되고, 6번핀인 On Switch핀은 TDO신호를 전송하는 핀에 대응되며, 8번핀인 PCM(Pulse Code Modulation) CLOCK핀은 TCK신호를 전송하는 핀에 대응된다.
또한, 9번핀인 PCM(Pulse Code Modulation) SYNC(Synchronization)핀은 TMS신호를 전송하는 핀에 대응되고, 11번핀인 Audio Out핀은 TDI신호를 전송하는 핀에 대응된다.
따라서, 리셉터클의 일부핀에 JTAG 에뮬레이터(10)의 테스트핀을 일대일 대응되게 할당함으로써 단말기(1)와 JTAG 에뮬레이터(10)가 별도의 추가 장치없이 직접 인테페이스되도록 한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치의 동작을 설명한다.
먼저, 리셉터클(20)의 일부핀을 JTAG 에뮬레이터(10)의 테스트핀(TRST, TDO, TCK, TMS, TDI)과 일대일 대응되게 할당한 후 JTAG 에뮬레이터(10)의 테스터핀을 포함하는 플러그를 리셉터클(20)에 삽입하여 전기적으로 연결되도록 한다.
따라서, 리셉터클의 3번핀에는 JTAG 에뮬레이터의 TRST신호가 전송되고, 6번 핀에는 TDO신호가 전송되며, 8번핀에는 TCK신호가 전송된다. 또한, 리셉터클의 9번핀에는 TMS신호가 전송되고, 11번핀에는 TDI신호가 전송된다.
즉, JTAG 에뮬레이터(10)는 테스트핀과 일대일 대응을 이루는 단말기 리셉터클(20)의 핀을 통해 테스트 신호를 단말기에 전송함으로써 JTAG 에뮬레이터(10)에서 단말기(1)의 제어부(예를들면, MSM : Mobile Station Modem)를 제어하여 단말기의 부품이나 연결상태 등을 테스트하여 디버깅할 수 있게된다.
한편, 상기 실시예에서는 리셉터클의 3번, 6번, 8번, 9번, 11번핀을 JTAG 에뮬레이터의 테스트핀과 일대일 대응되게 할당하였으나, 다른 실시예에서는 핀간의 간섭을 최소화하는 한도내에서 리셉터클의 다른 핀들을 JTAG 에뮬레이터의 테스트핀과 일대일 대응되게 할당할 수도 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
상술한 바와 같이, 본 발명에 의한 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치는 리셉터클의 일부핀에 JTAG 에뮬레이터의 테스트핀을 일대일 대응되게 할당하여 전기적으로 연결함으로써 이동통신 단말기와 JTAG 에뮬레이터가 별도의 추가 장치없이 직접 인테페이스되도록 한다.
또한, 이동통신 단말기와 JTAG 에뮬레이터가 별도의 장치없이 단말기의 리셉 터클을 통하여 직접 인터페이스됨으로써 단말기 개발시에 부품배치에 따른 공간의 제약이 줄어들며, 단말기의 디버깅을 위한 인터페이스의 표준화를 통해 비용을 절감할 수 있게된다.
또한, JTAG 에뮬레이터를 통해 이동통신 단말기의 부품이나 연결상태를 디버깅하는 경우에 그 조작이 편리하여 작업의 능률이 향상된다.

Claims (3)

  1. 이동통신 단말기를 디버깅하는 테스트핀이 구비된 JTAG 에뮬레이터에 있어서,
    상기 단말기에 구비된 리셉터클의 핀을 상기 테스트핀에 일대일로 대응되게 할당하여 상기 테스트핀과 전기적으로 연결되도록 하고, 상기 JTAG 에뮬레이터가 상기 리셉터클과 직접적으로 인테페이스되어 상기 단말기를 디버깅하는 것을 특징으로 하는 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치.
  2. 제1항에 있어서,
    상기 리셉터클에 구비된 DSR(Data Set Ready), On Switch, PCM(Pulse Code Modulation) CLOCK, PCM SYNC(Synchronization) 및 AUDIO OUT신호 핀을 상기 테스트핀에 포함된 TRST(Test Reset), TDO(Test Data Out), TCK(Test Clock), TMS(Test Mode Select) 및 TDI(Test Data In)핀에 각각 대응되도록 할당하는 것을 특징으로 하는 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치.
  3. 제2항에 있어서,
    상기 TRST, TDO, TCK, TMS 및 TDI핀은 상기 리셉터클에 용이하게 전기적으로 연결되도록 하나의 플러그내에 포함되는 것을 특징으로 하는 리셉터클을 이용한 이동통신 단말기의 JTAG 인터페이스 장치.
KR1020040070549A 2004-09-03 2004-09-03 리셉터클을 이용한 이동통신 단말기의 ｊｔａｇ인터페이스 장치 KR100606837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040070549A KR100606837B1 (ko) 2004-09-03 2004-09-03 리셉터클을 이용한 이동통신 단말기의 ｊｔａｇ인터페이스 장치
US11/221,101 US7577887B2 (en) 2004-09-03 2005-09-06 JTAG interface device of mobile terminal and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070549A KR100606837B1 (ko) 2004-09-03 2004-09-03 리셉터클을 이용한 이동통신 단말기의 ｊｔａｇ인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20060021700A KR20060021700A (ko) 2006-03-08
KR100606837B1 true KR100606837B1 (ko) 2006-08-01

Family

ID=36146782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070549A KR100606837B1 (ko) 2004-09-03 2004-09-03 리셉터클을 이용한 이동통신 단말기의 ｊｔａｇ인터페이스 장치

Country Status (2)

Country Link
US (1) US7577887B2 (ko)
KR (1) KR100606837B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714934B1 (ko) * 2005-11-16 2007-05-07 엘지노텔 주식회사 이동통신 단말기 제어 장치
KR100816239B1 (ko) * 2006-12-15 2008-03-21 (주)케이티에프테크놀로지스 테스트 인터페이스를 가지는 휴대용 단말기
US20130108064A1 (en) * 2011-11-01 2013-05-02 Erturk D. Kocalar Connectors for invoking and supporting device testing
US20130108065A1 (en) * 2011-11-01 2013-05-02 Scott Mullins Methods for invoking testing using reversible connectors
US8799527B2 (en) * 2012-09-07 2014-08-05 Apple Inc. Data structures for facilitating communication between a host device and an accessory
US9307312B2 (en) 2013-03-15 2016-04-05 Apple Inc. Audio accessory with internal clock
EP3319362B1 (en) 2016-11-04 2019-09-11 Rohde & Schwarz GmbH & Co. KG Communication device and testing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457629A (en) * 1989-01-31 1995-10-10 Norand Corporation Vehicle data system with common supply of data and power to vehicle devices
US6167252A (en) * 1996-08-27 2000-12-26 Nec Electronics, Inc. Security for a mobile or personal communications device having an identification code
JP3854691B2 (ja) * 1997-01-14 2006-12-06 キヤノン株式会社 無線通信システムおよび無線通信装置
EP1182551B1 (en) * 2000-08-21 2017-04-05 Texas Instruments France Address space priority arbitration
US20030220781A1 (en) * 2002-02-25 2003-11-27 Oak Technology, Inc. Communication architecture utilizing emulator interface
US7069483B2 (en) * 2002-05-13 2006-06-27 Kiyon, Inc. System and method for identifying nodes in a wireless mesh network
KR100487195B1 (ko) * 2003-02-17 2005-05-04 삼성전자주식회사 프로세서의 누설 전류 감소 회로
DE10313467A1 (de) * 2003-03-26 2004-10-07 Daimlerchrysler Ag Verfahren zur Fehlerdiagnose und dabei einsetzbarer Datenprotokollwandler
TW577660U (en) * 2003-05-28 2004-02-21 Hon Hai Prec Ind Co Ltd A wireless gateway
US8315567B2 (en) * 2003-09-26 2012-11-20 Agere Systems Inc. Method and system for wireless communication with an integrated circuit under evaluation
US20050099832A1 (en) * 2003-11-12 2005-05-12 Agere Systems, Incorporated System and method for securing an integrated circuit as against subsequent reprogramming
US20050132226A1 (en) * 2003-12-11 2005-06-16 David Wheeler Trusted mobile platform architecture
US7940932B2 (en) * 2004-04-08 2011-05-10 Texas Instruments Incorporated Methods, apparatus, and systems for securing SIM (subscriber identity module) personalization and other data on a first processor and secure communication of the SIM data to a second processor
US8112618B2 (en) * 2004-04-08 2012-02-07 Texas Instruments Incorporated Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making
KR100606717B1 (ko) * 2004-04-27 2006-08-01 엘지전자 주식회사 이동통신 단말기의 듀얼 ｕａｒｔ회로
US7443547B2 (en) * 2004-07-03 2008-10-28 Science Forge, Inc. Portable electronic faxing, scanning, copying, and printing device

Also Published As

Publication number Publication date
KR20060021700A (ko) 2006-03-08
US20060080577A1 (en) 2006-04-13
US7577887B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
US10928444B2 (en) Receiving test input message packets and transmitting modulated acknowledgement packets
KR100337006B1 (ko) 전자회로 설계검증장치 및 방법
CN100549711C (zh) 远程集成电路测试方法和装置
US6983441B2 (en) Embedding a JTAG host controller into an FPGA design
US6826100B2 (en) Push button mode automatic pattern switching for interconnect built-in self test
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
US8185788B2 (en) Semiconductor device test system with test interface means
US7577887B2 (en) JTAG interface device of mobile terminal and method thereof
CN108957301B (zh) 用于可测试芯片的测试方法、装置及可测试芯片内置电路
CN110109006A (zh) 一种jtag电平转接板、单板及单板调试系统
US10386411B2 (en) Sequential test access port selection in a JTAG interface
KR20080002344A (ko) Ｊｔａｇ연결장치 및 이를 이용한 이동통신단말기
KR20070094397A (ko) 데이터 전송장치 및 그 방법
JP4455556B2 (ja) テストインターフェース装置を有する半導体デバイス
KR20050030253A (ko) 국제 공동 테스트 액션 그룹에 의한 입출력 테스트를 위한인터페이스 장치
KR200296468Y1 (ko) 타켓보드의 멀티포트소켓장치
TW202107105A (zh) 自動化電路板測試系統及其方法
JPH1083320A (ja) マイクロプロセッサ内蔵装置
KR20050120350A (ko) 입출력 포트의 다중화 장치
JP2002328152A (ja) インサーキットエミュレータ用レジスタ制御装置及び方法
JPH0713800A (ja) システム開発用半導体集積回路、応用システム開発装置およびその方法
KR20060098502A (ko) 전류제어 직렬변환기를 이용한 제이테그 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee