KR100596290B1

KR100596290B1 - 절연성 기판 표면의 적어도 일부에 금속층이 형성된도전성 시트, 그것을 이용한 제품 및 그 제조 방법

Info

Publication number: KR100596290B1
Application number: KR1020040079087A
Authority: KR
Inventors: 미우라시게키
Original assignee: 에프씨엠 가부시끼가이샤
Priority date: 2003-10-06
Filing date: 2004-10-05
Publication date: 2006-07-03
Also published as: TWI260958B; KR20050033480A; US20050073047A1; JP3641632B1; JP2005116674A; EP1522609A3; TW200520649A; CN1606400A; EP1522609A2; CN1331376C

Abstract

본 발명은, 절연성 기판(2)의 표면의 적어도 일부에 금속층(3)이 형성되어 있는 도전성 시트(1)에 관한 것으로, 상기 절연성 기판(2)은 1 내지 10000m 길이의 장척형상의 것이고 그 표면의 적어도 일부에 대해 양이온이 조사됨에 의해 그 조사 부분의 표면 조도(Ra) 값이 0.2 내지 200㎚로 되어 있고, 또한 그 양이온이 조사된 부분에 대해 상기 금속층(3)이 스퍼터링법 또는 증착법에 의해 형성되어 있는 것을 특징으로 하는 도전성 시트(1)에 관한 것이다.

도전성 시트

Description

절연성 기판 표면의 적어도 일부에 금속층이 형성된 도전성 시트, 그것을 이용한 제품 및 그 제조 방법{Conductive Sheet Having Metal Layer Formed on at Least a Portion of Surface of Insulating Substrate, Product Using the Same, and Manufacturing Method Thereof}

도 1은 본 발명의 도전성 시트의 개략 단면도.

도 2는 도전층을 형성한 본 발명의 도전성 시트의 개략 단면도.

도 3은 회로를 형성한 본 발명의 도전성 시트의 개략 단면도.

♠도면의 주요 부분에 대한 부호의 설명♠

1 : 도전성 시트

2 : 절연성 기판

3 : 금속층

4 : 도전층

기술 분야

본 발명은, 도전성 시트에 관한 것이다. 더욱 상세하게는, 반도체 제품, 전 기 제품, 전자 제품, 회로 기판, 안테나 회로 기판, 패키지, 전자파 실드재, 자동차, 태양전지, IC 카드 등에 유용한 도전성 시트에 관한 것이다.

배경 기술

종래부터, 절연성 기판(基體)상에 금속층이나 도전층을 형성한 도전성 시트가 알려져 있다. 예를 들면, 일본 특개2001-200376호 공보에는, 이와 같은 절연성 기판인 부도성(不導性) 지지체상에 물리 증착에 의해 제 1 금속층을 형성하고, 그 위에 전기 도금에 의해 제 2 금속층을 형성한 전자파 실드재로서 이용되는 도전성 시트가 제안되어 있다.

그러나, 이와 같은 구성의 도전성 시트는, 절연성 기판과 금속층과의 사이의 밀착성이 떨어지는 경우가 있고, 그 밀착성을 향상시키는 여러 가지의 시도가 이루어지고 있다. 예를 들면 그러한 시도로서, 금속층을 형성하기 전의 절연성 기판에 대해, 화학 약품을 작용시키는 화학적 처리나 블라스트 처리 등의 물리적 처리를 행하는 것이 시도되어 있다.

그러나, 이와 같은 시도에 의해서는, 아직도 충분한 밀착성을 얻을 수 있지는 않다. 또한, 그뿐만 아니라, 이와 같은 시도에 의해서는, 절연성 기판 자체가 늘어나 버리거나, 그 표면이 과도한 요철상태로 되어 버리는 등의 문제가 지적되고 있다. 특히, 이와 같이 절연성 기판 자체가 늘어나 버리거나, 과도한 요철상태로 된 경우에는, 그 후의 공정에서 금속층이나 도전층에 의해 회로를 형성할 때에 미세한 회로를 형성할 수 없다는 문제가 있다.

한편, 특개2001-277424호 공보에는, 폴리이미드 필름의 표면에 금속층을 형 성한 금속화 폴리이미드 필름이 개시되어 있다. 폴리이미드 필름과 금속층의 밀착성을 향상시키기 위해, 폴리이미드 필름의 표면을 조화 처리(roughening process)한다. 조화 처리는, 알칼리 에칭 처리, 플라즈마 처리 또는 코로나 처리에 의해 수행되지만, 이 조화 처리에 의해 충분한 밀착성이 얻어지진 않는다.

또한, 특개평110-310876호 공보에는, 기재(base material) 표면에 요철 처리를 행하고, 이 기재 표면에 피복막을 피복한 피복 부재가 개시되어 있다. 기재와 피복막의 밀착성을 높이는 여러 가지 수법이 개시되어 있지만, 기재는 철강 재료 등이고, 절연성 기판과는 소재가 다르기 때문에, 절연성 기판과 금속층의 밀착성을 향상시키기 위한 정보를 제공하는 것은 아니다.

또한, 특개소62-143846호 공보에는, 투명 기판 상에 반사 방지 박막을 형성하는 방법이 개시되어 있다. 그러나, 이 방법은, 단순히 투명 기판 상에 형성된 요철면을 반사 방지 박막의 표면에도 동일한 모양으로 형성한다는 것을 개시하는 것으로, 절연성 기판과 금속층의 밀착성을 향상시키기 위한 정보를 제공하는 것은 아니다.

본 발명은, 상기한 바와 같은 현재의 상태를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 절연성 기판과 금속층이 높은 밀착성을 가짐과 함께 미세한 회로의 형성이 가능하게 되는 도전성 시트 및 그것을 이용한 제품과 이와 같은 도전성 시트의 제조 방법을 제공하는 것에 있다.

본 발명은, 절연성 기판의 표면의 적어도 일부에 금속층이 형성되어 있는 도전성 시트에 관한 것으로, 상기 절연성 기판은 1 내지 10000m 길이의 장척형상의 것이고 그 표면의 적어도 일부에 대해 양이온이 조사됨에 의해 그 조사 부분의 표면 조도(Ra) 값이 0.2 내지 200㎚로 되어 있고, 또한 그 양이온이 조사된 부분에 대해 상기 금속층이 스퍼터링법 또는 증착법에 의해 형성되어 있는 것을 특징으로 하는 도전성 시트에 관한 것이다.

또한, 본 발명의 도전성 시트는, 상기 금속층의 표면의 적어도 일부에 대해, 전기 도금법 또는 무전해 도금법에 의해 도전층이 형성된 것으로 할 수 있다. 또한, 상기 금속층 및 상기 도전층은, 회로를 형성할 수 있다.

또한, 본 발명의 도전성 시트는, 상기 절연성 기판상에 있어서 상기 금속층 및 상기 도전층에 의해 복수 유닛의 회로가 형성되어 있음과 함께, 상기 절연성 기판을 컷트함에 의해 상기 복수 유닛의 회로를 각 유닛마다 분할할 수 있다.

또한, 본 발명의 제품은, 상기한 도전성 시트를 이용할 수 있고, 반도체 제품, 전기 제품, 전자 제품, 회로 기판, 안테나 회로 기판, 패키지, 전자파 실드재, 자동차, 태양전지 또는 IC 카드의 어느 하나로 할 수 있다.

또한, 본 발명은, 절연성 기판의 표면의 적어도 일부에 금속층이 형성되어 있는 도전성 시트의 제조 방법에 관한 것으로, 상기 절연성 기판으로서 1 내지 10000m 길이의 장척형상의 것을 이용하고, 그 표면의 적어도 일부에 대해 양이온을 연속적으로 조사함에 의해 그 조사 부분의 표면 조도(Ra) 값을 0.2 내지 200㎚로 하는 스텝과, 상기 양이온이 조사된 부분에 대해 상기 금속층을 스퍼터링법 또는 증착법에 의해 형성하는 스텝을 포함하는 것을 특징으로 하는 도전성 시트의 제조 방법에 관한 것이다.

또한, 본 발명의 도전성 시트의 제조 방법은, 상기 양이온을 조사하는 스텝과, 상기 금속층을 형성하는 스텝을, 하나의 장치 내에서 연속하여 행하는 것으로 할 수 있다.

또한, 본 발명의 도전성 시트의 제조 방법은, 상기 금속층의 표면의 적어도 일부에 대해, 전기 도금법 또는 무전해 도금법에 의해 도전층을 형성하는 스텝을 또한 포함할 수 있다.

또한, 본 발명의 도전성 시트의 제조 방법은, 상기 금속층 및 상기 도전층에 대해, 회로를 형성하는 스텝을 또한 포함할 수 있다.

또한, 본 발명의 도전성 시트의 제조 방법은, 상기 절연성 기판상에 있어서 상기 금속층 및 상기 도전층에 의해 복수 유닛의 회로를 형성하는 스텝과, 상기 절연성 기판을 컷트함에 의해 상기 복수 유닛의 회로를 각 유닛마다 분할하는 스텝을 또한 포함할 수 있다.

본 발명의 상기 및 다른 목적, 특징, 양상 및 이점은 첨부된 도면과 연계하여 이해되는 본 발명에 관한 하기의 상세한 설명으로부터 명확해질 것이다.

발명을 실시하기 위한 최선의 형태

이하, 본 발명의 도전성 시트에 관해 더욱 상세히 설명한다. 또한, 이하의 설명에서는, 도면을 이용하여 설명하고 있지만, 본원의 도면에 있어서 동일한 참조 부호를 붙인 것은, 동일 부분 또는 상당 부분을 나타내고 있다.

<도전성 시트>

도 1에 도시한 바와 같이, 본 발명의 도전성 시트(1)는, 절연성 기판(2)의 표면의 적어도 일부에 금속층(3)이 형성된 것이다. 또한, 도 2에 도시한 바와 같이, 본 발명의 도전성 시트(1)는, 그 금속층(3)의 표면의 적어도 일부에 대해 도전층(4)을 형성할 수 있고, 이 금속층(3) 및 도전층(4)은, 도 3에 도시한 바와 같이 회로를 형성할 수 있다.

<절연성 기판>

본 발명의 도전성 시트(1)의 기재로서 이용되는 절연성 기판(2)으로서는, 이 종류의 용도에 이용할 수 있는 종래 공지의 소재의 것이라면, 장척형상의 것인 한 특히 한정 없이 여하한 것이라도 이용할 수 있다. 특히, 얇은 두께를 갖는 필름 형상의 것이 알맞다. 후술하는 금속층 등의 형성에 적합함과 함께, 롤과 같은 장척의 연속형상의 것으로서 가공하는 것에 적합하고, 생산 효율을 향상시킬 수 있기 때문이다.

이와 같은 절연성 기판의 일례를 들면, 예를 들면 PET, PEN 등의 폴리에스테르, 폴리이미드, 아라미드, 폴리술폰, 폴리에테르이미드, 폴리페닐렌옥시드, 액정 폴리머, 유리섬유 강화 에폭시 수지, 페놀 수지, 아크릴 수지 등의 필름을 들 수 있다. 이들 중에서 특히 유연성에 우수하고 고성능화가 가능한 PET, PEN 등의 폴리에스테르, 폴리이미드나 유리섬유 강화 에폭시 수지로 이루어지는 필름을 이용하는 것이 바람직하다.

또한, 이와 같은 절연성 기판은, 그 두께가 1 내지 300㎛, 바람직하게는 12 내지 60㎛ 정도의 것이 알맞다. 1㎛ 미만에서는, 강도가 약하게 되어 후술하는 양이온을 조사하는 처리에 견딜 수 없게 되는 경우가 있고, 300㎛을 초과하면 장척형상의 것이지만 롤화가 곤란하게 되는 경우가 있기 때문이다. 또한, 가령 롤화할 수 있었다 하더라도 그 지름이 지나치게 커지기 때문에, 가공 장치 자체가 대형의 것으로 되고, 가공 비용의 상승으로 연결된다.

또한, 상기 절연성 기판의 폭으로서는, 2 내지 1600mm, 바람직하게는 200 내지 1200mm 정도의 것을 이용하는 것이 바람직하다. 2mm 미만에서는, 롤형상의 것으로서 이용하는 경우에 권취가 곤란해지고, 1600mm을 초과하면 가공 장치 자체가 대형의 것으로 되고 설비 비용이 고액으로 되기 때문이다.

또한, 상기 절연성 기판은 상술한 바와 같이 장척형상의 것이고, 그 길이로서는, 1 내지 10000m, 바람직하게는 100 내지 3000m 정도의 것을 이용하는 것이 바람직하다. 1m 미만에서는, 롤형상의 것으로서 이용하는 것이 곤란하고 가공 효율이 저하된다. 또한, 10000m을 초과하면, 후술하는 금속층을 형성할 때에 타겟이 소모하기 때문에 그 교체가 필요해지고, 연속적인 가공이 곤란해진다.

또한, 본 발명의 절연성 기판에 관해 말하는 장척형상의 것이란, 상기한 바와 같은 길이를 가지며, 롤화 하여 이용하는데 적합한 것을 말한다. 그러나, 상기한 바와 같은 길이에 미치지 못하는 것이라도, 후술하는 캐리어 테이프 가공에 유사한 방법을 채용하고, 지지용의 장척형상의 필름에 복수의 낱장의 절연성 기판을 접합함에 의해, 장척형상의 것으로서 취급할 수 있도록 한 것도 포함된다. 또한, 이와 같은 낱장의 절연성 기판 자체를 접합하여 장척형상의 것으로 한 것도 포함된 다.

이상과 같이, 본 발명에 이용하는 절연성 기판은, 장척형상의 것을 사용하는 것을 특징으로 하고 있는데, 그 이유는, 후술하는 바와 같이, 양이온의 조사에 적합한 것으로 되기 때문이다.

또한, 본 발명의 절연성 기판으로서는, 여러 가지의 가공이 시행되어 있거나 여러 가지의 구성을 갖는 것을 이용할 수 있다. 그와 같은 가공으로서는, 예를 들면 비어홀, 스루홀 얼라인먼트홀 등의 각종의 구멍을 개공한 구멍 가공이나, 그 밖에 마스크 가공이나 캐리어 테이프 가공(절연성 기판의 두께가 얇은 경우에 강도를 향상시키는 것을 목적으로 하여 절연성 기판의 어느 한쪽의 표면에 보강용의 필름을 임시로 접합하는 가공)이 시행된 것을 이용할 수 있다. 또한, 구성으로서는, 절연성 기판의 어느 한쪽의 표면에 금속박이 접합된 구성의 것을 이용할 수 있다.

<양이온 조사>

본 발명에서 이용하는 절연성 기판(2)은, 그 표면의 적어도 일부에 대해 양이온이 조사됨에 의해 그 조사 부분의 표면 조도(Ra) 값이 0.2 내지 200㎚으로 된 것이다. 이와 같이 표면 조도(Ra) 값을 0.2 내지 200㎚의 범위, 바람직하게는 20 내지 80㎚의 범위로 함에 의해, 상기 절연성 기판과 후술하는 금속층과의 사이의 밀착성이 비약적으로 향상한 것으로 되고, 종래의 문제점을 일소한 것이다.

상기 표면 조도(Ra) 값이 0,2㎚ 미만인 경우, 상기 절연성 기판과 후술하는 금속층과의 사이에서 충분한 밀착성을 얻을 수 없고 바람직하지 않다. 또한, 상기 표면 조도(Ra) 값이 200㎚을 넘어도 밀착성의 향상 정도에 큰 차가 없고, 오히려 표면 요철 정도가 지나치게 커져서 미세한 회로의 형성이 곤란해진다.

여기서, 표면 조도(Ra) 값이란, 표면 조도를 나타내는 수치의 일종으로서, 중심선 평균치라고 불리는 것이고, 예를 들면 원자간력 현미경(예를 들면 주사형 프로브 현미경 SPM-9500J3, (주)시마즈제작소 제)의 탐침을 이용하여, 그 콘택트 모드에 있어서 측정 범위를 2㎛×2㎛로 하여 얻어지는 수치이다.

상기 양이온으로서는, 예를 들면 아르곤 등의 희유가스 이온이나 산소 이온(O₂ ⁺) 또는 질소 이온(N₂ ⁺), 또는 이들의 혼합 이온 등을 들 수 있다. 또한, 이와 같은 양이온을 조사하는 장치로서는, 이온을 대상물에 대해 조사하는 이온 빔 건을 이용하는 것이 특히 바람직하다. 또한, 이와 같은 양이온의 조사에는, 음이온이 동시에 포함되어 있어도 무방하다.

절연성 기판의 표면 조도(Ra) 값을 상술한 0.2 내지 200㎚의 범위로 하기 위해서는, 본원과 같은 양이온의 조사 이외의 방법, 예를 들면 화학 약품을 이용한 화학적 처리나 블라스트 가공 등의 방법에 의해서도 가능하지만, 이들의 방법을 이용한 경우에는 본원과 같은 절연성 기판과 금속층과의 고도의 밀착성을 얻을 수가 없다. 어째서, 본원과 같이 양이온을 조사한 경우에만 이와 같은 고도의 밀착성을 얻을 수 있는 것인가는, 아직 상세하게는 해명되어 있지 않지만, 아마도 양이온이 전자 등에 비하여 큰 질량을 갖기 때문에, 이 양이온의 조사에 의해 절연성 기판의 표면을 구성하는 분자가 원자 레벨로 튀어 날아가든지 또는 활성화되거나 함에 의해, 극히 미세하면서 활성의 요철상태가 달성되기 때문이라고 생각된다.

그런데, 상기 절연성 기판에 대해 이와 같이 양이온을 조사하면, 해당 절연성 기판은 가열되고, 이 가열의 정도는 양이온의 조사량이 증가하면 할수록 커진다. 한편, 상기 절연성 기판은, 이와 같은 가열에 의해 변형하는 경우가 있고, 이 변형은 후술하는 회로의 형성을 곤란하게 하기 때문에, 가열에 의한 변형을 방지하기 위해 절연성 기판을 냉각하는 것이 필요해진다.

이와 같은 냉각은, 양이온의 조사 직후에 해당 절연성 기판을 냉각 롤에 접촉시킴에 의해 행하여지는 것이 많지만, 절연성 기판이 낱장의 것이면 냉각 롤에 의한 냉각을 효율 좋게 행할 수가 없다. 이 때문에, 낱장의 절연성 기판을 이용하는 경우에는, 가열에 의한 변형이 생기지 않는 범위에 한하여 양이온을 조사시키는 것이 요구되고, 따라서 충분한 표면 조도를 얻는 것이 곤란해진다. 따라서 본 발명과 같이 양이온의 조사에 의해 충분한 표면 조도를 얻기 위해서는, 절연성 기판으로서 장척형상의 것을 이용하는 것이 필요해진다.

본 발명에서는, 이와 같이 절연성 기판으로서 장척형상의 것을 사용하기 때문에, 냉각 롤에 의한 냉각을 효율 좋게 행할 수 있고, 이 때문에 절연성 기판의 과열에 의한 변형을 방지할 수 있기 때문에, 양이온의 조사량을 크게 할 수 있고, 따라서 상술한 바와 같은 0.2 내지 200㎚라는 표면 조도(Ra) 값을 용이하게 얻는 것이 가능하게 되었다.

또한, 이와 같은 절연성 기판에 대한 양이온의 조사는, 전술한 바와 같이, 절연성 기판에 대해 여러 가지의 가공이 시행되어 있는 경우에는, 그 가공이 시행된 후에 이루어지는 것이 바람직하다. 또한, 전술한 바와 같이 금속박이 접합되어 있는 경우에는, 절연성 기판과 금속박을 접합하기 전후 어느 하나의 시기에 양이온이 조사되어 있어도 무방하지만, 적어도 해당 금속박이 접합되어 있지 않은 쪽의 표면의 적어도 일부에 대해 양이온이 조사되어 있을 필요가 있다.

또한, 이온 빔 건을 이용하는 경우의, 양이온 조사의 조건으로서는, 예를 들면 이온 빔 건을 구비한 장치에 있어서 1×10^-3 내지 7×10^-1Pa, 바람직하게는 5×10^-3 내지 5×10^-1Pa의 진공하, 이온 원료 가스 50 내지 500㏄/분, 바람직하게는 80 내지 250㏄/분, 이온 빔 건 전극 전류 0.01 내지 5kW/d㎡, 바람직하게는 0.1 내지 3kW/d㎡, 조사 시간 0.001초 내지 10분간, 바람직하게는 0.01초 내지 1분간의 조건하에서 실행하는 것이 바람직하다.

또한, 이온 빔 건을 구비하는 장치로서는, 이온 빔 건을 단독으로 구비하는 장치를 이용할 수 있지만, 보다 바람직하게는, 후술하는 금속층을 형성하는 스퍼터링 장치나 증착 장치에 이온 빔 건을 세트시킨 장치를 이용하는 것이 바람직하다. 이와 같은 장치를 이용함에 의해, 절연성 기판에 대한 양이온의 조사와 금속층의 형성을 연속적으로 행하는 것이 가능하게 되고, 양이온 조사 후에 재차 절연성 기판의 표면이 불활성화 하는 것을 방지할 수 있다. 이로써, 절연성 기판과 금속층과의 밀착성을 더욱 향상시킬 수 있음과 함께 작업 효율의 향상에도 이바지하는 것으로 된다.

<금속층>

본 발명의 금속층(3)은, 상기한 절연성 기판(2)의 표면의 적어도 일부에 형 성되는 것으로서, 해당 절연성 기판(2)의 표면의 적어도 일부에 대해 양이온이 조사되고, 그 표면 조도(Ra) 값이 0.2 내지 200㎚으로 되어 있는 부분에, 스퍼터링법 또는 증착법에 의해 형성되는 것이다.

이와 같은 금속층은, 도전성 시트에 대해 도전성을 부여하는 작용을 가지며, 따라서 여러 가지의 가공 처리를 행함에 의해 회로를 형성할 수 있는 것이지만, 후술하는 도전층이 형성된 경우에는 해당 도전층의 하지층으로서 해당 도전층이 밀착성 높게 절연성 기판상에 담지되는 것을 서포트하는 작용을 갖는 것이다.

여기서, 해당 스퍼터링법 또는 증착법에 의한 금속층의 형성 조건은, 이용하는 원소의 종류 및 형성하는 금속층의 두께에 응하여, 종래 공지인 임의의 조건을 적절히 선택할 수 있다.

예를 들면, 스퍼터링법에 의한 형성 조건으로서는, 스퍼터링 장치에 있어서 1×10^-4 내지 9×10^-1Pa, 바람직하게는 1×10^-2 내지 1×10^-1Pa의 진공하, 아르곤. 가스 50 내지 500㏄/분, 바람직하게는 80 내지 250㏄/분, 타겟 전류 0.O1 내지 5kW/d㎡, 바람직하게는 내지 3kW/d㎡의 조건하에서 실행할 수 있다. 또한, 증착법에 의한 형성 조건으로서는, 증착 장치에 있어서 1×10^-5 내지 1×1O^-3Pa, 바람직하게는1×10^-4 내지 1×10^-3Pa의 진공하, 출력 5 내지 100kW, 바람직하게는 10 내지 30kW의 조건하에서 실행할 수 있다.

이와 같이, 금속층을 스퍼터링법 또는 증착법에 의해 형성함에 의해, 금속층을 구성하는 원소가 절연성 기판(전술한 바와 같이 구멍 가공되어 있는 경우는 그 각 홀의 벽면을 포함한다)의 표면에 대해, 극히 치밀하며 균일하게 형성된다. 이로써, 전술한 절연성 기판에 대한 양이온의 조사와 서로 어울려서, 절연성 기판과 금속층과의 고도의 밀착성이 달성되게 되고, 이와 같은 고도의 밀착성은 종래법으로는 얻을 수 없는 우수한 효과이다.

이와 같은 금속층은, 바람직하게는 Cu, Ag, Sn, Ni, Cr, Ti, Al, Bi 또는 Zn으로부터 선택된 적어도 일종의 금속 또는 해당 금속을 적어도 일종 포함하는 합금, 또는 해당 금속의 산화물 또는 질화물에 의해 구성할 수 있다. 보다 바람직하게는, 이와 같은 금속층은, Cu 또는 Cu를 포함하는 합금에 의해 구성할 수 있다.

이와 같은 금속층은, 0.001 내지 1㎛, 바람직하게는 0.01 내지 0.3㎛의 두께로 형성하는 것이 알맞다. 0.001㎛ 미만에서는, 충분히 도전성을 부여할 수 없음과 함께 후술하는 도전층이 형성되는 경우에는 그 도전층의 밀착성을 향상시키는 작용을 충분히 나타낼 수 없다. 또한, 1㎚을 초과하여도 도전층의 밀착성에 큰 차가 없고 오히려 비용적으로 불리하게 된다.

이와 같은 금속층은, 1층(단층) 또는 2층 이상(복수층) 적층하여 형성할 수 있고, 2층 이상 적층된 경우는 전체로서 상기 두께를 갖는 것으로 할 수 있다. 또한, 이와 같이 2층 이상 형성하는 경우에는, 예를 들면 하층은 주로 후술하는 도전층이 산화되고 열화되는 것을 방지하는 열화 방지층으로서의 작용을 나타내고, 상층은 도전성을 갖는 하지층으로서의 작용을 나타내는 적층 구성으로 할 수 있다.

또한, 말할 필요도 없지만, 해당 금속층은 절연성 기판의 표리 양면에 형성할 수도 있고, 이 경우 상기한 층두께 등의 조건은 표리 각각에 관해 적용된다.

또한, 금속층을 스퍼터링법 또는 증착법에 의해 형성하는 각종 장치로서는, 절연성 기판을 연속적으로 처리하고, 그 후 그것을 권취하는 방식의 것을 사용하는 것이 바람직하고, 그리고 특히 전술한 바와 같이 이온 빔 건이 병설되어 있는 장치를 이용하는 것이 바람직하다. 제조 효율의 향상에 이바지함과 함께, 각 처리 후 재차 불활성으로 되는 것을 방지할 수 있기 때문이다.

<도전층>

본 발명의 도전층(4)은, 상기 금속층(3)의 표면의 적어도 일부에 대해 전기 도금법 또는 무전해 도금법에 의해 형성된다. 또한, 상기 절연성 기판(2)가 구멍 가공되어 있는 경우에는, 이 도전층의 형성과 함께, 이 도전층에 의해 그 홀의 벽면을 피복하거나 또는 홀 내를 충전하는 것도 가능하다.

이와 같은 도전층은, 주로 배선층을 구성하는 것으로서, 도전성 시트에 도전성을 부여하는 작용을 갖는 것이다. 즉, 이 도전층은, 상기 금속층과 함께 에칭 등의 여러 가지의 가공을 시행함에 의해, 회로를 형성할 수 있는 것이다. 따라서 이와 같은 도전층은, 예를 들면 전기 저항을 저감시키는 등의 전기적 특성의 향상의 관점에서, 그 두께를 금속층의 두께보다 두껍게 형성하는 것이 바람직하다.

여기서, 상기 도전층의 전기 도금법에 의한 형성 조건은, 도전층을 구성하는 원소의 종류 및 형성하는 도전층의 두께에 응하여, 종래 공지인 임의의 조건을 적절히 선택할 수 있다. 예를 들면, 도금액(적절한 농도의 금속을 포함하는 것. 예를 들면 구리의 경우, 황산구리 10 내지 300g/ℓ, 바람직하게는 70 내지 200g/ℓ, 황산 40 내지 300g/ℓ, 바람직하게는 80 내지 200g/ℓ, 염소 10 내지 100ppm, 바람직 하게는 40 내지 70ppm, 그 밖에 첨가제를 포함한다)을 이용하고, 액온 10 내지 80℃, 바람직하게는 20 내지 40℃, 전류 밀도 0.01 내지 20A/d㎡, 바람직하게는 1 내지 10A/d㎡의 조건하에서 실행할 수 있다. 특히, 전기 도금을 할 때의 출력측의 파형으로서, DC, 펄스, PR 및 초퍼의 어느 하나를 선택하는 것이 바람직하다.

또한, 상기 도전층의 무전해 도금법에 의한 형성 조건은, 통상 처방의 무전해 도금액을 이용하고, pH를 적절하게 조절함에 의해 행할 수 있다.

이와 같이, 도전층을 전기 도금법 또는 무전해 도금법에 의해 형성함에 의해, 상기 금속층과의 밀착성을 극히 높은 것으로 할 수 있음과 함께, 그 두께도 보다 두꺼운 것으로 할 수 있다.

이와 같은 도전층은, 바람직하게는 Cu, Au, Ag, Sn, Ni, Bi 또는 Zn으로부터 선택된 적어도 일종의 금속 또는 해당 금속을 적어도 일종 포함하는 합금에 의해 구성할 수 있다. 보다 바람직하게는, 이와 같은 도전층은, Cu 또는 Cu를 포함하는 합금에 의해 구성할 수 있다. 또한, 도전층은, 금속층과 동일한 소재로 형성하는 것이 바람직하다. 이로써, 금속층과의 사이에서 더욱 높은 밀착성을 얻을 수 있다.

이와 같은 도전층은, 0.5 내지 50㎛, 바람직하게는 5 내지 20㎛의 두께로 형성하는 것이 알맞다. 0.5㎛ 미만에서는, 충분한 전기 도전성을 얻을 수 없고 전기 저항이 지나치게 커진다는 문제가 있고, 또 50㎛을 넘어도 전기 도전성에 큰 차가 없고 오히려 비용적으로 불리하게 된다.

이와 같은 도전층은, 1층(단층) 또는 2층 이상(복수층) 적층하여 형성할 수 있고, 2층 이상 적층된 경우는 전체로서 상기 두께를 갖는 것으로 할 수 있다.

또한, 상술한 도전층을 전기 도금법 또는 무전해 도금법에 의해 형성하는 각종 장치로서는, 절연성 기판을 연속적으로 처리하고, 그 후 그것을 권취하는 방식의 것을 사용하는 것이 바람직하다. 제조 효율의 향상에 이바지하는 것으로 되기 때문이다.

<회로의 형성>

본 발명의 상기 금속층(3) 및 상기 도전층(4)은, 여러 가지의 가공을 시행함에 의해 회로를 형성할 수 있다.

예를 들면, 상기 절연성 기판상에 금속층 및 도전층을 상기한 바와 같이 하여 형성한 후, 에칭을 시행함에 의해, 회로를 형성할 수 있다. 또한, 상기 금속층상에 적절한 마스크를 시행한 후, 해당 마스크가 시행되지 않은 부분만에 도전층을 형성하고, 해당 마스크가 시행되어 있는 부분을 소프트 에칭함에 의해 회로를 형성할 수도 있다. 또한, 미리 마스크 가공이 되어 있는 절연성 기판을 이용하고, 그 마스크가 되어 있지 않는 부분에 금속층 및 도전층을 형성함에 의해 회로를 형성하거나, 회로를 형성하지 않는 부분의 절연성 기판을 기계적으로 마스크하는 메카마스크법에 의해 회로를 형성할 수도 있다.

또한, 본 발명의 회로는, 안테나를 구성할 수도 있다. 이와 같이 회로에 의해 안테나를 구성한 도전성 시트는, 예를 들면 안테나 내장의 IC 카드용의 도전성 시트로서 유용하게 이용할 수 있다.

또한, 본 발명에서는, 상기 절연성 기판상에 있어서 상기 금속층 및 상기 도전층에 의해 복수 유닛의 회로를 형성할 수 있고, 또한 상기 절연성 기판을 컷트함 에 의해 상기 복수 유닛의 회로를 각 유닛마다 분할한 것으로 할 수 있다. 즉, 상기 절연성 기판상에는, 복수의 회로를 형성할 수 있고, 이와 같이 하여 형성된 복수의 회로는 절연성 기판을 컷트함에 의해, 하나 이상의 회로를 포함하는 유닛으로 분할할 수 있다.

여기서, 상기 유닛에는, 서로 접속하고 있지 않은 회로가 하나 이상 포함되는 것이다. 또한, 복수 유닛이라는 경우에는, 각 유닛은 동일한 구성의 것이라도 다른 구성의 것이라도 좋다.

<제품>

본 발명의 제품은, 상술한 각 유닛마다 분할된 도전성 시트를 이용한 것이다. 예를 들면, 이와 같은 제품으로서는, 반도체 제품, 전기 제품, 전자 제품, 회로 기판, 안테나 회로 기판, 패키지, 전자파 실드재, 자동차, 태양전지 또는 IC 카드 등을 들 수 있다.

<도전성 시트의 제조 방법>

본 발명의 도전성 시트의 제조 방법은, 절연성 기판의 표면의 적어도 일부에 금속층이 형성되어 있는 도전성 시트의 제조 방법에 관한 것으로, 상기 절연성 기판으로서 장척형상의 것을 이용하고, 그 표면의 적어도 일부에 대해 양이온을 연속적으로 조사함에 의해 그 조사 부분의 표면 조도(Ra) 값을 0.2 내지 200㎚로 하는 스텝과, 상기 양이온이 조사된 부분에 대해 상기 금속층을 스퍼터링법 또는 증착법에 의해 형성하는 스텝을 포함하는 것이다. 여기서, 양이온의 조사 조건이나, 금속층을 형성하는 스퍼터링법이나 증착법의 각 조건은, 상술한 바와 같은 조건을 채용 할 수 있다. 또한, 양이온의 조사에는, 이온 빔 건을 이용하는 것이 바람직하다.

또한, 본 발명의 도전성 시트의 제조 방법은, 특히 상기 양이온을 조사하는 스텝과, 상기 금속층을 형성하는 스텝을, 하나의 장치 내에서 연속하여 행하는 것이 바람직하다. 이로써, 양이온 조사 후에 재차 절연성 기판의 표면이 불활성화 하는 것을 방지할 수 있고, 절연성 기판과 금속층과의 밀착성을 더욱 향상시킬 수 있음과 함께 작업 효율의 향상에도 이바지하는 것으로 된다. 이와 같은 방법에 적합한 장치로서는, 상기 금속층을 형성하는 스퍼터링 장치나 증착 장치에 이온 빔 건을 세트시킨 장치를 들 수 있다.

또한, 본 발명의 도전성 시트의 제조 방법은, 상기 금속층의 표면의 적어도 일부에 대해, 전기 도금법 또는 무전해 도금법에 의해 도전층을 형성하는 스텝을 또한 포함할 수 있고, 또한, 상기 금속층 및 상기 도전층에 대해 회로를 형성하는 스텝을 포함할 수도 있다. 여기서, 도전층을 형성하는 전기 도금법이나 무전해 도금법의 각 조건이나, 회로를 형성하는 조건으로서는, 상술한 바와 같은 각 조건을 채용할 수 있다.

또한, 본 발명의 도전성 시트의 제조 방법은, 상기 절연성 기판상에 있어서 상기 금속층 및 상기 도전층에 의해 복수 유닛의 회로를 형성하는 스텝과, 상기 절연성 기판을 컷트함에 의해 상기 복수 유닛의 회로를 각 유닛마다 분할하는 스텝을 포함할 수 있다. 또한, 복수 유닛의 회로를 형성하는 방법은, 상기한 회로의 형성 조건에 따라 복수의 회로를 형성함에 의해 행할 수 있고, 또한, 상기 절연성 기판을 컷트하는 방법으로서는, 종래 공지인 방법을 모두 채용할 수 있다.

실시예

이하, 실시예를 들어서 본 발명을 보다 상세히 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.

<실시예 1>

본 발명의 도전성 시트의 제조 방법에 관해 설명한다.

우선, 절연성 기판으로서, 두께 50㎛, 폭 250mm, 길이 100m로 컷트된 장척형상의 폴리이미드 필름(상품명 : 아피칼, 가네가부치화학공업 제)을, 코어에 감은 후 스퍼터링 장치의 송출 샤프트에 세트하고, 타단을 권취 샤프트에 세트하였다.

우선, 이 스퍼터링 장치의 챔버 내를 진공 펌프에 의해 1×10^-3Pa의 진공도로 하였다. 또한, 이 스퍼터링 장치에는, 이온 빔 건이 병설되어 있기 때문에, 절연성 기판에 대해 우선 이온 빔 건에 의해 양이온을 조사한 후, 금속층을 형성시켰다,

여기서 이온 빔 건에 의한 처리는, 양이온용의 원료로서 아르곤 가스 100㏄/분, 전극 전류 0.5kW/d㎡, 조사 시간 4초간이라는 조건하, 진공도를 0.5×10^-1Pa(가스 주입 후)로 하여 아르곤 양이온에 의해 처리를 행하였다. 이와 같이 하여 양이온을 조사한 부분의 절연성 기판의 표면 조도(Ra) 값을, 원자간력 현미경(주사형 프로브 현미경 SPM-9500J3, (주)시마즈제작소 제)의 탐침을 이용하여, 그 콘택트 모드에 의해 측정 범위를 2㎛×2㎛으로서 측정한 바, 40㎚이였다

한편, 상기한 처리에 계속되는 스퍼터링에서는, 양이온이 조사된 절연성 기 판의 전체면에 대해, 이하의 조건에 의해 금속층을 형성하였다.

즉, 해당 스퍼터링 장치의 5개의 타겟에는, 타겟 No.1로서 Ni:Cr=80:20의 합금이, 또한 타겟 No.2 내지 5로서 Cu가 각각 부착되어 있고, 우선 Ni:Cr 합금을 부착한 타겟 No.1에 대해서는, 아르곤 가스의 주입량 100㏄/분, 타겟 전류 0.5kW/d㎡, 진공도 0.5×10^-1Pa(가스 주입 후), 및 Cu를 부착한 타겟 No.2 내지 5에 대해서는 아르곤 가스의 주입량 각 200㏄/분, 타겟 전류 각 1kW/d㎡, 진공도 0.5×10^-1Pa(가스 주입 후)의 조건하에서, 이들의 금속을 스퍼터링시킴에 의해, 절연성 기판의 한쪽의 표면상에 Ni:Cr 합금으로 이루어지는 금속층(편의상 제 1 금속층이라고 기재한다)을 형성하고, 그 제 1 금속층상에 Cu로 이루어지는 금속층(편의상 제 2 금속층이라고 기재한다)을 형성하였다. 그 후, 해당 스퍼터링 장치의 진공 상태를 해제하였다.

여기서, 상기한 절연성 기판의 한쪽의 단(端)으로부터 10m, 50m 및 90m의 지점에서 샘플링을 행하고, FIB 장치를 이용하여 단면을 컷트하고 그 두께를 측정한 바, 각 지점 모두 제 1 금속층(즉 Ni:Cr 합금으로 이루어지는 금속층)이 70Å, 제 2 금속층(즉 Cu로 이루어지는 금속층)은 2500Å이였다.

계속해서, 한쪽의 표면에 이와 같이 복수(2층)의 금속층을 적층 형성한 절연성 기판을 연속 도금 장치에 세트하고, 해당 금속층(제 2 금속층)상에 이하의 조건으로 전기 도금법에 의해 도전층을 형성하였다. 즉, 우선 7%의 황산이 충전되어 있는 액온 30℃의 산(酸) 활성화조에 상기 절연성 기판을 60초간 연속적으로 침지함 에 의해, 상기 금속층에 대해 산 활성화 처리를 행하였다.

뒤이어, 순수에 의한 세정을 3회 반복한 후, 상기 장치의 도금욕(platng bate)에 도금액(황산구리 110g/ℓ, 황산 160g/ℓ, 염소 60ppm 및 톱루티너380H(오쿠노제약공업(주) 제) 20㏄/ℓ로 이루어지는 것)을 충전하고, 상기 절연성 기판을 1.Om/분의 이동 속도로 연속적으로 침지시키고, 액온 30℃, 전류 밀도 4A/d㎡의 조건하에서 11분간 전기 도금함에 의해, 상기 금속층(제 2 금속층)상에 Cu로 이루어지는 도전층을 형성하였다.

계속해서, 이와 같이 도전층이 형성된 절연성 기판에 대해 순수에 의한 세정을 5회 반복하여 행하였다. 뒤이어, 고성능 필터(필터의 개공부의 크기가 0.5㎛ 이하)를 통과시킨 105℃의 건조 에어에 의해 수절(水切; drip-drying)을 행하고, 충분히 건조시킴에 의해, 본 발명의 도전성 시트를 얻었다.

이와 같이 하여 얻어진 도전성 시트의 한쪽의 단부터 10m, 50m 및 90m의 지점에서 샘플링을 행하고, FIB 장치를 이용하여 단면을 컷트하고 도전층의 두께를 측정한 바, 각 지점 모두 평균 10.4㎛이였다.

이와 같이 하여 얻어진 도전성 시트에 있어서, 상기 금속층 및 도전층에 의해 임의의 회로를 형성시킨 바, 극히 미세한 회로를 형성할 수 있었다.

<실시예 2>

실시예 1에 있어서, 양이온의 조사 시간을 0.02초간으로 하는 것을 제외하고 다른 것은 전부 실시예 1과 마찬가지로 하여 도전성 시트를 얻었다. 이와 같이 하여 얻어진 도전성 시트의 절연성 기판의 표면 조도(Ra) 값을 실시예 1과 같은 조건 에 의해 측정한 바, 0.2㎚이였다.

이와 같이 하여 얻어진 도전성 시트에 있어서, 금속층 및 도전층에 의해 임의의 회로를 형성시킨 바, 극히 미세한 회로를 형성할 수 있었다.

<실시예 3>

실시예 1에 있어서, 양이온의 조사 시간을 8초간으로 하는 것을 제외하고 다른 것은 전부 실시예 1과 마찬가지로 하여 도전성 시트를 얻었다. 이와 같이 하여 얻어진 도전성 시트의 절연성 기판의 표면 조도(Ra) 값을 실시예 1과 같은 조건에 의해 측정한 바, 80㎚였다.

<실시예 4>

실시예 1에 있어서, 양이온의 조사 시간을 20초간으로 하는 것을 제외하고 다른 것은 전부 실시예 1과 마찬가지로 하여 도전성 시트를 얻었다. 이와 같이 하여 얻어진 도전성 시트의 절연성 기판의 표면 조도(Ra) 값을 실시예 1과 같은 조건에 의해 측정한 바, 200㎚이였다.

<비교예 1>

실시예 1에 있어서, 양이온의 조사 시간을 25초간으로 하는 것을 제외하고 다른 것은 전부 실시예 1과 마찬가지로 하여 도전성 시트를 얻었다. 이와 같이 하 여 얻어진 도전성 시트의 절연성 기판의 표면 조도(Ra) 값을 실시예 1과 같은 조건에 의해 측정한 바, 250㎚이였다.

이와 같이 하여 얻어진 도전성 시트에 있어서, 금속층 및 도전층에 의해 회로를 형성시킨 바, 상기 각 실시예의 도전성 시트와 같이 미세한 회로를 형성할 수는 없었다.

<비교예 2>

실시예 1에 있어서, 이온 빔 건을 이용한 양이온의 조사를 행하는 대신에 봄바드 장치(bombardment apparatus)를 이용한 봄바드 처리를 행한 것을 제외하고, 다른 것은 전부 실시예 1과 마찬가지로 하여 도전성 시트를 얻었다. 또한, 봄바드 처리의 조건은, 히터에 의해 온도를 110℃로 하고, Ar 가스 120㏄/분, 출력 0.9kW의 조건하에서 행하였다.

이와 같이 하여 얻어진 도전성 시트의 절연성 기판의 표면 조도(Ra) 값을 실시예 1과 같은 조건에 의해 측정한 바, 0.1㎚이였다.

<비교예 3>

실시예 1에 있어서, 이온 빔 건을 이용한 양이온의 조사를 행하는 대신에 화학 약품으로서 과망간산칼륨을 이용한 화학적 처리를 일상방법에 의거하여 행한 것을 제외하고, 다른 것은 전부 실시예 1과 마찬가지로 하여 도전성 시트를 얻었다.

이와 같이 하여 얻어진 도전성 시트의 절연성 기판의 표면 조도(Ra) 값을 실시예 1과 같은 조건에 의해 측정한 바, 40㎚이였다.

<밀착성 시험>

필 시험 장치(MODEL 1305N, 아이코엔지니아링(주) 제)를 이용하여 실시예 1 내지 4 및 비교예 2 내지 3의 도전성 시트에 있어서의 절연성 기판과 도전층 사이의 밀착 강도를 측정하였다. 구체적으로는, 각 실시예 및 각 비교예에서 얻어진 도전성 시트를 1㎝ 폭으로 컷트하고, 절연성 기판측을 양면 테이프로 고정함과 함께, 도전층의 단을 20mm만큼 벗김에 의해 그 부분에 시험 장치의 훅을 부착하고, 그것을 잡아뗌[필링함](필링 조건: 필링 속도 50mm/분, 필링 각도 90°)에 의해 절연성 기판과 도전층간의 밀착 강도를 측정하였다.

그 결과를 이하의 표 1에 나타낸다. 또한, 해당 측정은, 3회 행하고 수치는 그 평균치이다.

	밀착 강도
실시예1	1.49㎏/㎝
실시예2	1.08㎏/㎝
실시예3	1.53㎏/㎝
실시예4	1.69㎏/㎝
비교예2	0.74㎏/㎝
비교예3	0.21㎏/㎝

표 1로부터 분명한 바와 같이, 각 실시예와 각 비교예를 비교하면, 이온 빔 건에 의한 양이온의 조사에 의해 밀착 강도가 높아지는 것이 인정된다. 특히, 각 실시예와 비교예 2를 비교하면, 표면 조도(Ra) 값을 0.2㎚ 이상으로 함에 의해, 밀착 강도가 대폭적으로 증대하는 것이 인정된다. 한편, 각 실시예와 비교예 3을 비교하면, 예를 들어 같은 정도의 표면 조도(Ra) 값을 갖고 있더라도 양이온의 조사에 의해, 밀착 강도가 대폭적으로 증대하는 것이 인정된다.

본 발명을 상세히 설명하였지만, 이들은 예시적인 것으로 제한하는 것이 아 니며, 본 발명의 취지와 범위는 첨부의 특허청구범위에 의해서만 한정됨을 주지해야 할 것이다.

본 발명의 도전성 시트는, 상기한 바와 같은 구성을 갖는 것에 의해, 특히 절연성 기판으로서 장척형상의 것을 이용하고, 그 표면의 일부 또는 전부에 대해 알맞은 표면 조도를 갖도록 양이온을 조사하고, 그 조사 부분에 금속층을 형성하는 것이기 때문에, 절연성 기판과 금속층이 극히 밀착성 높게 적층되고, 또한 미세한 회로의 형성이 가능해진다.

또한, 본 발명의 도전성 시트를 이용함에 의해, 미세한 회로를 갖는 유용한 반도체 제품, 전기 제품, 전자 제품, 회로 기판, 안테나 회로 기판, 패키지, 전자파 실드재, 자동차, 태양전지, IC 카드 등의 제품을 얻을 수 있다.

Claims

절연성 기판(2)의 표면의 적어도 일부에 금속층(3)이 형성되어 있는 도전성 시트(1)로서, 상기 절연성 기판(2)은 1 내지 10000m 길이의 장척형상의 것이고 그 표면의 적어도 일부에 대해 양이온이 조사됨에 의해 그 조사 부분의 표면 조도(Ra) 값이 0.2 내지 200㎚로 되어 있고, 또한 그 양이온이 조사된 부분에 대해 상기 금속층(3)이 스퍼터링법 또는 증착법에 의해 형성되어 있는 것을 특징으로 하는 도전성 시트(1).
제 1항에 있어서,

상기 금속층(3)의 표면의 적어도 일부에 대해, 전기 도금법 또는 무전해 도금법에 의해 도전층(4)이 형성되어 있는 것을 특징으로 하는 도전성 시트(1).
제 2항에 있어서,

상기 금속층(3) 및 상기 도전층(4)이 회로를 형성하는 것을 특징으로 하는 도전성 시트(1).
제 2항에 있어서,

상기 절연성 기판(2)상에 있어서 상기 금속층(3) 및 상기 도전층(4)에 의해 복수 유닛의 회로가 형성되어 있음과 함께, 상기 절연성 기판(2)을 컷트함에 의해 상기 복수 유닛의 회로를 각 유닛마다 분할한 것을 특징으로 하는 도전성 시트(1).
제 4항에 기재된 도전성 시트(1)를 이용한 것을 특징으로 하는 제품.
제 5항에 있어서,

상기 제품은, 반도체 제품, 전기 제품, 전자 제품, 회로 기판, 안테나 회로 기판, 패키지, 전자파 실드재, 자동차, 태양전지 또는 IC 카드의 어느 하나인 것을 특징으로 하는 제품.
절연성 기판(2)의 표면의 적어도 일부에 금속층(3)이 형성되어 있는 도전성 시트(1)의 제조 방법으로서,

상기 절연성 기판(2)으로서 1 내지 10000m 길이의 장척형상의 것을 이용하고, 그 표면의 적어도 일부에 대해 양이온을 연속적으로 조사함에 의해 그 조사 부분의 표면 조도(Ra) 값을 0.2 내지 200㎚로 하는 스텝과,

상기 양이온이 조사된 부분에 대해 상기 금속층(3)을 스퍼터링법 또는 증착법에 의해 형성하는 스텝을 포함하는 것을 특징으로 하는 도전성 시트(1)의 제조 방법.
제 7항에 있어서,

상기 양이온을 조사하는 스텝과, 상기 금속층(3)을 형성하는 스텝을, 하나의 장치 내에서 연속하여 행하는 것을 특징으로 하는 도전성 시트(1)의 제조 방법.
제 7항에 있어서,

상기 금속층(3)의 표면의 적어도 일부에 대해, 전기 도금법 또는 무전해 도금법에 의해 도전층(4)을 형성하는 스텝을 또한 포함하는 것을 특징으로 하는 도전성 시트(1)의 제조 방법.
제 9항에 있어서,

상기 금속층(3) 및 상기 도전층(4)에 대해, 회로를 형성하는 스텝을 또한 포함하는 것을 특징으로 하는 도전성 시트(1)의 제조 방법.
제 9항에 있어서,

상기 절연성 기판(2)상에 있어서 상기 금속층(3) 및 상기 도전층(4)에 의해 복수 유닛의 회로를 형성하는 스텝과,

상기 절연성 기판(2)을 컷트함에 의해 상기 복수 유닛의 회로를 각 유닛마다 분할하는 스텝을 또한 포함하는 것을 특징으로 하는 도전성 시트(1)의 제조 방법.