KR100593947B1 - 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈 - Google Patents

듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈 Download PDF

Info

Publication number
KR100593947B1
KR100593947B1 KR1020060033260A KR20060033260A KR100593947B1 KR 100593947 B1 KR100593947 B1 KR 100593947B1 KR 1020060033260 A KR1020060033260 A KR 1020060033260A KR 20060033260 A KR20060033260 A KR 20060033260A KR 100593947 B1 KR100593947 B1 KR 100593947B1
Authority
KR
South Korea
Prior art keywords
ceramic sheet
printed
pattern
capacitor
capacitors
Prior art date
Application number
KR1020060033260A
Other languages
English (en)
Other versions
KR20060036436A (ko
Inventor
박종철
이우성
송희석
유찬세
유명재
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060033260A priority Critical patent/KR100593947B1/ko
Publication of KR20060036436A publication Critical patent/KR20060036436A/ko
Application granted granted Critical
Publication of KR100593947B1 publication Critical patent/KR100593947B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/23—Construction or mounting of dials or of equivalent devices; Means for facilitating the use thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 발명은 듀얼밴드 이동통신 단말기에서 제 1 주파수 대역의 신호와 제 2 주파수 대역의 신호를 스위칭하는 데 사용되는 적층 스위칭 모듈을 제공한다.
본 발명의 적층 스위칭 모듈은 제 1 및 제 2 주파수 대역의 신호를 스위칭하는 데 필요한 인덕터 및 커패시터 등과 같은 단위소자들을 복수의 세라믹 시트에 패턴으로 인쇄하고, 그 단위소자의 패턴을 인쇄한 복수의 세라믹 시트를 적층하여 일체화시킨 3차원 구조로 형성한다. 그리고 세라믹 시트에 패턴으로 인쇄할 수 없는 다이오드, 저항 및 대용량의 커패시터 등과 같은 표면실장 단위소자들은 최상단에 위치하는 세라믹 시트의 표면에 칩 부품으로 실장한다. 그러므로 본 발명의 적층 스위칭 모듈은 칩 부품의 비용과, 칩 부품들을 실장하기 위한 실장 비용을 절감할 수 있고, 3차원적으로 적층 스위칭 모듈을 제조하여 크기를 줄인다.
듀얼밴드, 이동통신 단말기, 세라믹 시트, 패턴, 적층, 듀플렉서, 스위칭

Description

듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈{Multi-layered switching module used in mobile communication device with dual band}
도 1은 일반적인 스위칭 모듈의 구성을 도시한 도면,
도 2a는 본 발명의 적층 스위칭 모듈의 구성을 보인 사시도,
도 2b는 본 발명의 적층 스위칭 모듈의 구성을 보인 평면도,
도 3은 본 발명의 적층 스위칭 모듈을 구성하는 복수의 세라믹 시트들의 구성을 예로 들어 보인 사시도,
도 4a는 본 발명의 적층 스위칭 모듈을 구성하는 복수의 세라믹 시트들의 분해하여 보인 분해 사시도,
도 4b는 본 발명의 적층 스위칭 모듈을 구성하는 복수의 세라믹 시트들 각각에 인쇄된 패턴을 보인 평면도,
도 5는 본 발명의 적층 스위칭 모듈의 등가회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 적층 스위칭 모듈 210 : 제 1 그라운드용 세라믹 시트
220 : 지연라인/커패시터용 세라믹 시트
230 : 제 2 그라운드용 세라믹 시트 240 : 커패시터용 세라믹 시트
250 : 인덕터/커패시터용 세라믹 시트
260 : 표면 실장용 세라믹 시트 301∼308 : 표면실장 단위소자
401∼412 : 도체벽
본 발명은 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈에 관한 것이다.
보다 상세하게는 인덕터 및 커패시터 등과 같은 단위소자들은 복수의 세라믹 시트(sheet)에 패턴으로 인쇄하고, 적층하여 일체로 형성하며, 세라믹 시트에 인쇄할 수 없는 단위소자들은 세라믹 시트에 칩 부품으로 표면 실장하여 칩 부품의 비용과 칩 부품의 실장 비용을 절감하고, 3차원적으로 제조하여 크기를 줄일 수 있는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈에 관한 것이다.
일반적으로 듀얼밴드용의 스위칭 모듈는 셀룰러용(GSM)의 제 1 주파수 대역과, DCS용의 제 2 주파수 대역 모두에서 통신이 가능한 듀얼밴드용의 이동통신 단말기에 사용된다. 스위칭 모듈의 입력단은 안테나에 연결되는 것으로서 송신 및 수신되는 제 1 및 제 2 주파수 대역들의 신호를 듀플렉싱(duplexing)한다.
이러한 듀얼밴드용의 스위칭 모듈은 통상적으로 인덕터나 커패시터 등과 같은 단위소자들을 칩 부품으로 사용하여 PCB기판에 실장하는 구조로 구성하였다.
도 1은 일반적인 스위칭 모듈의 구성을 도시한 도면이다. 도 1을 참조하면, 통상적인 듀얼밴드용의 스위칭 모듈은, 인덕터 및 커패시터 등과 같은 단위소자들 을 모두 각기 별도로 형성한 칩부품(10-1, 10-2)으로 사용하여, 소정의 회로 패턴이 인쇄된 PCB 기판(11)에 실장하는 2차원적인 구조로 구성하였다.
이와 같이 구성되는 종래의 스위칭 모듈은 인덕터나 커패시터 등과 같은 단위소자를 구입하기 위한 칩부품(10-1, 10-2)의 비용과, 칩부품(10-1, 10-2)들을 PCB 기판(11)에 실장하기 위한 실장 비용이 필요하다.
또한 칩부품(10-1, 10-2)들을 PCB 기판(11)에 실장하므로 스위칭 모듈의 크기를 작게 제조하기가 어렵고, 칩부품(10-1, 10-2)들을 PCB 기판(11)에 실장하기 위하여 납땜 등을 할 경우에 고주파인 통신 주파수의 신호 특성이 저하되는 문제점이 발생되었다.
본 발명의 목적은 인덕터 및 커패시터 등과 같은 단위소자들을 복수의 세라믹 시트(sheet)에 패턴으로 인쇄하고, 적층하여 일체로 형성하며, 세라믹 시트에 인쇄할 수 없는 단위소자들은 세라믹 시트에 칩 부품으로 표면 실장함으로써 칩부품 비용과 칩 부품의 실장 비용을 절감할 수 있는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈을 제공하는데 있다.
본 발명의 다른 목적은 3차원적인 구조로 제조하여 크기를 줄일 수 있는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈을 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명의 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈은, 분파기와, 제 1 및 제 2 주파수 대역 필터와, 제 1 및 제 2 스위칭부를 구비한 적층 스위칭 모듈에 있어서, 그라운드 패턴이 인쇄된 제 1 및 제 2 그라운드용 세라믹 시트; 상기 제 1 및 제 2 그라운드용 세라믹 시트의 사이에 적층되고, 하나의 세라믹 시트에 복수의 커패시터 패턴이 인쇄된 지연라인/커패시터용 세라믹 시트; 상기 제 2 그라운드용 세라믹 시트의 상부에 적층되고 복수의 세라믹 시트에 복수의 커패시터 패턴이 인쇄된 커패시터용 세라믹 시트; 상기 커패시터용 세라믹 시트에 적층되고, 복수의 세라믹 시트에 복수의 인덕터 및 커패시터 패턴이 인쇄된 인덕터/커패시터용 세라믹 시트; 및 상기 인덕터/커패시터용 세라믹 시트의 상부에 적층되고, 다이오드 및 저항과 상기 세라믹 시트들에 패턴을 인쇄하여 형성할 수 없는 커패시터가 표면에 실장되는 표면 실장용 세라믹 시트로 구성되는 것을 특징으로 한다.
상기 지연라인/커패시터용 세라믹 시트에는; 상기 제 1 스위칭부에 구비된 지연라인 L7, L8 및 커패시터 C7, C8의 패턴과, 제 2 스위칭부에 구비된 지연라인 L15, L16 및 커패시터 C16, C17의 패턴이 인쇄되는 것을 특징으로 한다.
상기 커패시터용 세라믹 시트는; 커패시터의 패턴이 인쇄된 복수의 세라믹 시트(240-1∼240-6)가 순차적으로 적층되어 이루어지고, 상기 세라믹 시트(240-1)에는, 상기 제 1 주파수 대역 필터에 구비된 커패시터 C4의 패턴과, 상기 분파기에 구비된 커패시터 C5 및 C11의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 커패시터 C13, C14 및 C15의 패턴이 인쇄되고, 상기 세라믹 시트(240-2)에는, 상기 분파기에 구비된 커패시터 C2, C5 및 C11의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 커패시터 C4의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 커패시터 C14의 패턴이 인쇄되며, 상기 세라믹 시트(240-3)에는 상기 분파기에 구비된 커패시터 C2, C5 및 C11의 패턴이 인쇄되며, 상기 세라믹 시트(240-4)에는 상기 분파기에 구비된 커패시터 C11의 패턴이 인쇄되며, 상기 세라믹 시트(240-5)에는 상기 분파기에 구비된 커패시터 C1 및 C11의 패턴이 인쇄되며, 상기 세라믹 시트(240-6)에는 상기 분파기에 구비된 커패시터 C1의 패턴이 인쇄되는 것을 특징으로 한다.
상기 인덕터/커패시터용 세라믹 시트는; 인덕터 또는 커패시터의 패턴이 인쇄된 복수의 세라믹 시트(250-1∼250-5)가 순차적으로 적층되어 이루어지고, 상기 세라믹 시트(250-1)에는 상기 제 1 주파수 대역 필터에 구비된 인덕터 L4의 패턴과, 제 2 주파수 대역 필터에 구비된 인덕터 L14의 패턴과, 상기 분파기에 구비된 커패시터 C1의 패턴이 인쇄되고, 상기 세라믹 시트(250-2)에는 상기 분파기에 구비된 인덕터 L2 및 L10의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L4의 패턴과, 제 2 주파수 대역 필터에 구비된 인덕터 L13의 패턴이 인쇄되며, 상기 세라믹 시트(250-3)에는 상기 분파기에 구비된 인덕터 L2, L11 및 커패시터 C10, C12의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L5, L6의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 L12, L13, L14의 패턴이 인쇄되며, 상기 세라믹 시트(250-4)에는 상기 분파기에 구비된 인덕터 L1 및 커패시터 C10 및 C12의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L6의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 인덕터 L14의 패턴이 인쇄되며, 상기 세라믹 시트(250-5)에는 상기 제 1 스위칭부에 구비된 인덕터 L9의 패턴과, 상기 제 2 스위칭부에 구비된 인덕터 L17의 패턴이 인쇄되는 것을 특징으로 한다.
상기 표면 실장용 세라믹 시트에는; 상기 제 1 스위칭부에 구비된 다이오드 D1, D2, 저항 R1 및 커패시터 C9와, 상기 제 2 스위칭부에 구비된 다이오드 D3, D4, 저항 R2 및 커패시터 C19가 칩 부품으로 표면에 실장되는 것을 특징으로 한다.
이하, 첨부된 도 2 내지 도 5의 도면을 참조하여 본 발명의 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈을 상세히 설명한다.
먼저, 도 2a 및 도 2b를 참조하여 본 발명에 따른 적층 스위칭 모듈의 바람직한 실시 예를 설명한다.
도 2a 및 도 2b는 본 발명에 따른 적층 스위칭 모듈을 보인 사시도 및 평면도이다. 도 2a 및 도 2b를 참조하면, 부호 200은 본 발명의 적층 스위칭 모듈이다.
상기 적층 스위칭 모듈(200)은 제 1 주파수 대역의 신호와 제 2 주파수 대역의 신호를 스위칭하는데 사용되는 인덕터 및 커패시터 등의 단위소자 패턴이 인쇄된 복수의 세라믹 시트(sheet)가 적층되고, 최상단에 위치하는 세라믹 시트의 상면에는 세라믹 시트에 패턴으로 인쇄할 수 없는 표면실장 단위소자(301∼308)들이 실장된다.
상기 표면실장 단위소자(301∼308)들은, 예를 들면, 부호 301∼304는 다이오드이고, 부호 305 및 306은 저항이며, 부호 307 및 308은 유효면적이 매우 커야 되어 세라믹 시트에 인쇄할 수 없는 대용량의 커패시터이다.
부호 401∼412는 상기 적층 스위칭 모듈(200)의 측면과 전/후면 각각의 일부 영역에 수직방향으로 형성되어 상기 세라믹 시트에 패턴으로 인쇄한 단위소자들과 표면 실장 단위소자(301∼308)들 각각을 상호간에 또는 외부와 전기적으로 연결하 는 도체벽(導體壁)으로서 도체벽(401∼412)의 전기적 연결 관계에 대한 구체적인 양태는 후술한다.
이러한 구조를 가지는 본 발명의 적층 스위칭 모듈(200)은 듀얼밴드(dual band) 이동통신 단말기에서 사용되는 상이한 주파수 대역인 제 1 주파수 대역의 신호와 제 2 주파수 대역의 신호를 스위칭하는데 필요한 일련의 단위소자들 중에서 인덕터와 커패시터들을 복수의 세라믹 시트에 패턴으로 인쇄하고, 이들 복수의 세라믹 시트를 적층하여 3차원적으로 형성한 것이다.
즉, 소정의 유전율을 가진 복수의 세라믹 시트들 각각의 상면에 Ag와 같은 전도체 금속으로 소정 형상의 패턴을 인쇄하여 인덕터와 커패시터를 형성하고, 그 인덕터와 커패시터의 패턴을 인쇄한 복수의 세라믹 시트들을 적층한 후 800 ∼ 900℃의 온도에서 소결함으로써 본 발명의 적층 스위칭 모듈(200)을 3차원적인 구조로 형성한다.
이와 같이 복수의 세라믹 시트를 이용하여 3차원적으로 형성한 단위소자들 즉, 인덕터와 커패시터 등은 종래와 같이 PCB 기판을 이용하지 않을 뿐만 아니라 PCB기판에 인덕터와 커패시터 등과 같은 모든 단위소자들의 칩부품을 실장할 필요가 없으므로 종래에 비해 스위칭 모듈의 크기를 줄일 수 있고, 칩부품 비용과 그 실장 비용의 절감도 가능하다.
그리고 본 발명에서는 상기 적층 스위칭 모듈(200)의 세라믹 시트에 패턴으로 인쇄할 수 없거나 또는 패턴을 인쇄하는 것이 쉽지 않은 수동 소자인 다이오드나 저항 그리고 유효면적이 매우 넓어 세라믹 시트에 인쇄하기가 어려운 대용량의 커패시터와 같은 표면실장 단위소자(301∼308)들은 상기 적층 스위칭 모듈(200)의 최상단에 위치하는 세라믹 시트의 표면에 칩 부품으로 표면 실장(surface mounted)을 한다.
또한, 본 발명에서는 상기 적층 스위칭 모듈(200)에 패턴이 인쇄되는 단위소자들과 최상단에 위치하는 세라믹 시트에 실장되는 표면 실장 단위소자(301∼308)들 각각을 상호간에 또는 외부와 전기적으로 연결하기 위하여 상기 적층 스위칭 모듈(200)의 측면과 전/후면 각각의 일부 영역에 상하방향을 따라 도체벽(導體壁)(401∼412)을 형성한다.
상기 도체벽(401∼412)은 해당 영역에 관통 홀을 형성하고, 전도성 페이스트를 채워 넣거나 또는 Ag와 같은 전도체 금속으로 소정 형상의 패턴을 인쇄하여 형성하는 것이 가능한 것으로서 이에 대한 다양한 변형은 얼마든지 가능하다.
이와 같이 본 발명은 듀얼밴드용의 이동통신 단말기에 사용되는 적층 스위칭 모듈(200)을 커패시터나 인덕터의 패턴을 복수의 세라믹 시트에 인쇄하고, 적층하여 형성함으로써 PCB기판에 칩부품을 실장하여 형성하는 종래에 비해 칩부품 비용과 그 실장 비용을 절감할 수 있다. 또한 본 발명은 적층 스위칭 모듈(200)의 크기를 종래에 비하여 매우 작게 형성할 수 있으며, 이와 더불어 적층 스위칭 모듈(200)의 양산성을 향상시킬 수 있다.
도 3은 도 2a 및 도 2b의 적층 스위칭 모듈(200)을 예로 들어 도시한 사시도이다.
도 3을 참조하면, 본 발명의 적층 스위칭 모듈(200)은 복수의 세라믹 시 트(210∼260)들이 순차적으로 적층되어 형성된다. 여기서 부호 210과 230은 일정 영역에 그라운드(GND) 패턴이 인쇄된 제 1 및 제 2 그라운드용 세라믹 시트이고, 부호 220은 지연라인/커패시터용 세라믹 시트이다. 상기 지연라인/커패시터용 세라믹 시트(220)는 소정의 길이를 가지는 지연라인 및 소정의 면적을 가지는 커패시터의 패턴이 인쇄되고, 상기 제 1 및 제 2 그라운드용 세라믹 시트(210)(230)의 사이에 적층된다.
부호 240은 커패시터용 세라믹 시트이다. 상기 커패시터용 세라믹 시트(240)는 복수의 세라믹 시트들 각각에 소정의 면적을 가지는 커패시터 패턴이 인쇄되고, 상기 제 2 그라운드용 세라믹 시트(230)의 상부에 적층된다.
부호 250은 인덕터/커패시터용 세라믹 시트이다. 상기 인덕터/커패시터용 세라믹 시트(250)는 복수의 세라믹 시트들 각각에 소정의 길이를 가지는 인덕터 및 소정의 면적을 가지는 커패시터 패턴이 인쇄되고, 상기 커패시터용 세라믹 시트(240)의 상부에 적층된다.
부호 260은 표면 실장용 세라믹 시트이다. 상기 표면 실장용 세라믹 시트(260)는 상기 인덕터/커패시터용 세라믹 시트부(250)의 상면에 적층되고, 표면에는 복수의 전극패턴들이 인쇄되어 상기 표면실장 단위소자(301∼308)들이 전기적으로 접속된다. 상기 표면 실장용 세라믹 시트(260)에 인쇄되는 전극패턴은 스트립 라인(strip line)으로 인쇄하는 것이 바람직하다.
이와 같이 구성된 본 발명의 적층 스위칭 모듈(200)은 인덕터, 커패시터 및 지연라인의 패턴이 인쇄된 복수의 세라믹 시트(210∼260)들이 상하 방향으로 적층 되고, 소결 공정을 통해 일체화되어 3차원적으로 형성되는 것으로서 종래와 같이 커패시터나 인덕터 및 지연라인을 별도의 칩 부품으로 사용하지 않아도 되어 크기를 소형화할 수 있고, 칩부품 비용이나 그 실장 비용을 절감할 수 있게 된다.
또한 본 발명의 적층 스위칭 모듈(200)은 3차원적으로 제조하므로 크기를 종래의 스위칭 모듈보다 매우 작게 형성할 수 있다.
도 4a 및 도 4b는 본 발명의 적층 스위칭 모듈(200)의 구성을 보다 상세히 설명하기 위한 도면으로서 도 4a는 본 발명의 적층 스위칭 모듈을 구성하는 복수의 세라믹 시트들의 분해하여 보인 분해 사시도이고, 도 4b는 본 발명의 적층 스위칭 모듈을 구성하는 복수의 세라믹 시트들 각각에 인쇄된 패턴을 보인 평면도이다.
도 4a 및 도 4b를 참조하면, 본 발명의 적층 스위칭 모듈(200)은 상술한 바와 같이 소정의 패턴이 인쇄된 복수의 세라믹 기판(210∼260)들이 적층 및 일체화되어 구성된다.
상기 지연라인/커패시터용 세라믹 시트(220)에는 소정의 길이를 가지는 지연라인 L7, L8, L15 및 L16의 패턴과, 커패시턴스의 값에 따라 소정의 면적을 가지는 커패시터 C7, C8, C16 및 C17의 패턴이 인쇄된다.
상기 지연라인/커패시터용 세라믹 시트(220)에 인쇄된 지연라인 L7, L8, L15 및 L16의 패턴의 길이와 커패시터 C7, C8, C16 및 C17의 패턴의 면적은 본 발명의 적층 스위칭 모듈(200)이 사용되는 소정의 주파수 대역에 따라 결정되는 것으로서 다양한 변형은 얼마든지 가능하다.
상기 지연라인 L7, L8, L15 및 L16은 신호를 지연시키게 동작하는 것으로서 소정 주파수 대역의 신호에 대한 송신부(Tx)와 수신부(Rx)의 듀플렉싱(duplexing)동작이 가능하게 한다.
여기서, 상기 지연라인 L7, L8, L15 및 L16의 패턴은 스트립 라인(strip-line)으로 인쇄하는 것으로 바람직하며, 그 지연라인 L7, L8, L15 및 L16의 패턴의 길이는 듀얼밴드용의 특정 이동통신 단말기에서 사용되는 주파수 대역에 따라 결정되는 것으로서 다음의 수학식 1과 같다.
지연라인의 길이 = λ/ 4
여기서, λ는 듀얼밴드의 제 1 주파수 또는 제 2 주파수의 파장이다.
그리고 상기 지연라인/커패시터용 세라믹 시트(220)의 하부 및 상부에는 일정 영역에 그라운드(Ground) 패턴이 인쇄된 제 1 및 제 2 그라운드용 세라믹 시트(210)(230)가 배치되어 상기 지연라인/커패시터용 세라믹 시트(220)에 인쇄된 커패시터 C7, C8, C16 및 C17의 패턴과의 사이에 소정의 커패시턴스를 갖는다.
상기 제 1 그라운드용 세라믹 시트(230)의 상부에는 커패시터용 세라믹 시트(240)가 적층된다. 상기 커패시터용 세라믹 시트(240)는 각기 소정의 면적을 가지는 커패시터의 패턴이 인쇄된 복수의 세라믹 시트(240-1∼240-6)로 이루어진다.
상기 세라믹 시트(240-1)에는 커패시터 C3, C4, C6, C11, C13, C14 및 C15의 패턴이 인쇄되고, 세라믹 시트(240-2)에는 커패시터 C1, C2, C3, C4, C11 및 C14의 패턴이 인쇄되며, 세라믹 시트(240-3)에는 커패시터 C1, C3 및 C11의 패턴이 인쇄되며, 세라믹 시트(240-4)에는 커패시터 C11의 패턴이 인쇄되며, 세라믹 시트(240- 5)에는 커패시터 C5 및 C11의 패턴이 인쇄되며, 세라믹 시트(240-6)에는 커패시터 C5의 패턴이 인쇄된다.
상기 커패시터 C1, C2, C3, C4, C5, C11, C13, C14 및 C15의 패턴은 면적과 세라믹 시트(240-1∼240-6)들의 유전율 및 두께에 따라 커패시턴스의 값을 갖는다.
상기 커패시터용 세라믹 시트(240)의 상부에는 복수의 세라믹 시트(250-1∼250-5)로 이루어지는 인덕터/커패시터용 세라믹 시트(250)가 적층된다.
그리고 상기 복수의 세라믹 시트(250-1∼250-5)들 각각의 상면에는 인덕턴스의 값에 따라 소정의 길이를 가지는 인덕터의 패턴과, 커패시턴스의 값에 따라 소정의 면적을 가지는 커패시터의 패턴이 인쇄된다.
상기 인덕터의 패턴 및 커패시터의 패턴은 가능한 스트립 라인으로 형성하도록 하여 외부의 영향으로부터 안정적인 특성을 유지하도록 하는 것이 바람직하다.
각각의 세라믹 시트(250-1∼250-5)에 인쇄되는 인덕터 및 커패시터의 패턴은 본 발명의 적층 스위칭 모듈(200)이 사용되는 소정의 주파수 대역에 따라 결정되는 것으로서 이에 따라 인덕터 패턴의 길이와, 커패시터 패턴의 면적에 대한 다양한 변형은 얼마든지 가능하다.
상기 세라믹 시트(250-1)에는 인덕터 L4 및 L10과, 커패시터 C5의 패턴이 인쇄되고, 상기 세라믹 시트(250-2)에는 인덕터 L3, L4, L10 및 L13의 패턴이 인쇄되며, 상기 세라믹 시트(250-3)에는 인덕터 L2, L5, L6, L11, L12, L13 및 L14의 패턴과 커패시터 C10 및 C12의 패턴이 인쇄되며, 상기 세라믹 시트(250-4)에는 인덕터 L1, L6 및 L14의 패턴과 커패시터 C10 및 C12의 패턴이 인쇄되며, 상기 세라믹 시트(250-5)에는 인덕터 L9 및 L17의 패턴이 인쇄된다.
상기 인덕터/커패시터용 세라믹 시트(250)의 상부에는 표면 실장용 세라믹 시트(260)가 적층된다. 상기 표면 실장용 세라믹 시트(260)는 복수의 전극 패턴이 인쇄되고, 그 인쇄된 전극 패턴에는 상기 표면실장 단위소자(301∼308)로 저항 R1 및 R2와, 다이오드 D1∼D4와, 커패시터 C9 및 C18이 칩 부품으로 실장되어 전기적으로 연결된다.
상기 전극 패턴은 스트립 라인(strip line)으로 인쇄하는 것이 바람직하다.
그리고 각각의 세라믹 기판(210∼230, 240-1∼240-6, 250-1∼250-5, 260)들에 인쇄된 패턴들의 전기적 연결은, 패턴들을 연결할 부위에 펀칭 홀을 뚫고, 그 펀칭 홀에 전도성 페이스트를 채워 넣음으로써 이루어지고, 또한 도체벽(401∼412)을 통해 이루어진다.
이러한 본 발명의 적층 스위칭 모듈(200)을 등가회로로 도시하면, 도 5에 도시된 바와 같다. 즉, 본 발명의 적층 스위칭 모듈(200)은 분파기(500), 제 1 주파수 대역 필터(510), 제 2 주파수 대역 필터(520), 제 1 스위칭부(530) 및 제 2 스위칭부(540)로 이루어진다.
상기 분파기(500)는 인덕터 L1∼L3, L10 및 L11과 커패시터 C1, C2 및 C10∼C12로 구성되고, 상기 제 1 주파수 대역 필터(510)는 인덕터 L4∼L6과 커패시터 C3, C4 및 C6으로 구성되며, 상기 제 2 주파수 대역 필터(520)는 인덕터 L12∼L14와 커패시터 C13∼C15로 구성되며, 상기 제 1 스위칭부(530)는 다이오드 D1 및 D2와, 커패시터 C7∼C9와, 지연라인 L7 및 L8과, 인덕터 L9와, 저항 R1로 구성되며, 상기 제 2 스위칭부(540)는 다이오드 D3 및 D4와, 커패시터 C16∼C18과, 지연라인 L15 및 L16과, 인덕터 L17과, 저항 R2로 구성되며, 분파기(500), 제 1 주파수 대역 필터(510), 제 2 주파수 대역 필터(520), 제 1 스위칭부(530) 및 제 2 스위칭부(540)를 구성하는 단위소자들 각각은 상술한 바와 같이 세라믹 시트에 패턴이 인쇄되고, 표면 실장용 세라믹 시트(260)의 표면에 칩부품이 실장되어 일체로 구성된다.
그리고 본 발명은 제 1 주파수 대역 필터(510) 및 제 2 주파수 대역 필터(520)들 각각에 노치 필터를 구비하여 신호선로로 흐르는 신호가 감쇄됨이 없이 원하는 주파수 대역의 하모닉 특성을 크게 저감할 수 있도록 하였다.
즉, 도 5에 도시된 바와 같이 제 1 주파수 대역 필터(510)는 인덕터 L6과 커패시터 C4 및 C6으로 이루어진 저역통과필터와 더불어 커패시터 C3과 인덕터 L4로 이루어지는 노치 필터를 구비하고, 또한 제 2 주파수 대역 필터(520)도 인덕터 L14와 커패시터 C14 및 C15로 이루어진 저역통과필터와 더불어 커패시터 C13과 인덕터 L13으로 이루어진 노치 필터를 구비한다.
여기서, 본 발명은 커패시터 C3과 C13의 커패시턴스 값을 변화시켜 원하는 주파수에서의 노치 필터 특성을 구현할 수 있는 것으로서 본 발명은 상기 노치필터로 해당 제 1 및 제 2 주파수(f0)에 대하여 2f0, 3f0의 주파수를 가지는 하모닉을 감쇄시킬 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈에 관한 것으로서, 인덕터와 커패시터 및 지연소자 등과 같은 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 복수의 세라믹 시트에 패턴으로 인쇄하여 적층하고 일체화시킨 3차원적인 구조로 형성한다. 그러므로 종래와 같이 단위소자들을 모두 칩부품으로 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있다. 또한 3차원적인 구조로 적층 스위칭 모듈을 제조할 수 있어 크기를 종래의 스위칭 모듈보다 매우 작게 제조할 수 있다.
한편, 본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (5)

  1. 분파기와, 제 1 및 제 2 주파수 대역 필터와, 제 1 및 제 2 스위칭부를 구비한 적층 스위칭 모듈에 있어서,
    그라운드 패턴이 인쇄된 제 1 및 제 2 그라운드용 세라믹 시트;
    상기 제 1 및 제 2 그라운드용 세라믹 시트의 사이에 적층되고, 하나의 세라믹 시트에 복수의 커패시터 패턴이 인쇄된 지연라인/커패시터용 세라믹 시트;
    상기 제 2 그라운드용 세라믹 시트의 상부에 적층되고 복수의 세라믹 시트에 복수의 커패시터 패턴이 인쇄된 커패시터용 세라믹 시트;
    상기 커패시터용 세라믹 시트에 적층되고, 복수의 세라믹 시트에 복수의 인덕터 및 커패시터 패턴이 인쇄된 인덕터/커패시터용 세라믹 시트; 및
    상기 인덕터/커패시터용 세라믹 시트의 상부에 적층되고, 다이오드 및 저항과 상기 세라믹 시트들에 패턴으로 인쇄할 수 없는 커패시터가 표면에 실장되는 표면 실장용 세라믹 시트로 구성된 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈.
  2. 제 1 항에 있어서, 상기 지연라인/커패시터용 세라믹 시트에는;
    상기 제 1 스위칭부에 구비된 지연라인 L7, L8 및 커패시터 C7, C8의 패턴과, 제 2 스위칭부에 구비된 지연라인 L15, L16 및 커패시터 C16, C17의 패턴이 인쇄되는 것을 특징으로 하는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모 듈.
  3. 제 1 항에 있어서, 상기 커패시터용 세라믹 시트는;
    커패시터의 패턴이 인쇄된 복수의 세라믹 시트(240-1∼240-6)가 순차적으로 적층되어 이루어지고,
    상기 세라믹 시트(240-1)에는, 상기 분파기에 구비된 커패시터 C11의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 커패시터 C3, C4 및 C6의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 커패시터 C13, C14 및 C15의 패턴이 인쇄되고,
    상기 세라믹 시트(240-2)에는, 상기 분파기에 구비된 커패시터 C1, C2 및 C11의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 커패시터 C3 및 C4의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 커패시터 C14의 패턴이 인쇄되며,
    상기 세라믹 시트(240-3)에는 상기 분파기에 구비된 커패시터 C1 및 C11의 패턴과 상기 제 1 주파수 대역 필터에 구비된 커패시터 C3의 패턴이 인쇄되며,
    상기 세라믹 시트(240-4)에는 상기 분파기에 구비된 커패시터 C11의 패턴이 인쇄되며,
    상기 세라믹 시트(240-5)에는 상기 분파기에 구비된 커패시터 C5 및 C11의 패턴이 인쇄되며,
    상기 세라믹 시트(240-6)에는 상기 분파기에 구비된 커패시터 C5의 패턴이 인쇄되는 것을 특징으로 하는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈.
  4. 제 1 항에 있어서, 상기 인덕터/커패시터용 세라믹 시트는;
    인덕터 또는 커패시터의 패턴이 인쇄된 복수의 세라믹 시트(250-1∼250-5)가 순차적으로 적층되어 이루어지고,
    상기 세라믹 시트(250-1)에는 상기 분파기에 구비된 인덕터 L10의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L4의 패턴과, 상기 분파기에 구비된 커패시터 C5의 패턴이 인쇄되고,
    상기 세라믹 시트(250-2)에는 상기 분파기에 구비된 인덕터 L3 및 L10의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L4의 패턴과, 제 2 주파수 대역 필터에 구비된 인덕터 L13의 패턴이 인쇄되며,
    상기 세라믹 시트(250-3)에는 상기 분파기에 구비된 인덕터 L2, L11 및 커패시터 C10, C12의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L5, L6의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 L12, L13, L14의 패턴이 인쇄되며,
    상기 세라믹 시트(250-4)에는 상기 분파기에 구비된 인덕터 L1 및 커패시터 C10 및 C12의 패턴과, 상기 제 1 주파수 대역 필터에 구비된 인덕터 L6의 패턴과, 상기 제 2 주파수 대역 필터에 구비된 인덕터 L14의 패턴이 인쇄되며,
    상기 세라믹 시트(250-5)에는 상기 제 1 스위칭부에 구비된 인덕터 L9의 패턴과, 상기 제 2 스위칭부에 구비된 인덕터 L17의 패턴이 인쇄되는 것을 특징으로 하는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈.
  5. 제 1 항에 있어서, 상기 표면 실장용 세라믹 시트에는;
    상기 제 1 스위칭부에 구비된 다이오드 D1, D2, 저항 R1 및 커패시터 C9와, 상기 제 2 스위칭부에 구비된 다이오드 D3, D4, 저항 R2 및 커패시터 C18이 칩 부품으로 표면에 실장되는 것을 특징으로 하는 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈.
KR1020060033260A 2006-04-12 2006-04-12 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈 KR100593947B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060033260A KR100593947B1 (ko) 2006-04-12 2006-04-12 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033260A KR100593947B1 (ko) 2006-04-12 2006-04-12 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052276A Division KR20050013730A (ko) 2003-07-29 2003-07-29 듀얼 밴드 이동 통신 단말기에 사용되는 적층 스위치 모듈

Publications (2)

Publication Number Publication Date
KR20060036436A KR20060036436A (ko) 2006-04-28
KR100593947B1 true KR100593947B1 (ko) 2006-06-30

Family

ID=37144630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033260A KR100593947B1 (ko) 2006-04-12 2006-04-12 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈

Country Status (1)

Country Link
KR (1) KR100593947B1 (ko)

Also Published As

Publication number Publication date
KR20060036436A (ko) 2006-04-28

Similar Documents

Publication Publication Date Title
US7928819B2 (en) Multilayer LC composite component
US9107323B2 (en) Band-pass filter module and module substrate
KR101630031B1 (ko) 적층 칩 전자부품 및 그 실장 기판
KR101580395B1 (ko) 적층 칩 전자부품 및 그 실장 기판
KR101630038B1 (ko) 적층 칩 전자부품 및 그 실장 기판
KR100593947B1 (ko) 듀얼밴드 이동통신 단말기에 사용되는 적층 스위칭 모듈
JP5168505B2 (ja) 高周波複合部品
KR200371092Y1 (ko) 듀얼밴드 이동통신단말기용 고주파 스위치 모듈
JP4247722B2 (ja) 高周波スイッチモジュール
JP2006222797A (ja) 低域通過フィルタ、モジュール部品、及び、低域通過フィルタの製造方法
JP2005333675A (ja) モジュール
JP2001177434A (ja) 移動体通信機器用フロントエンドモジュール
JP4177282B2 (ja) アンテナ切換モジュール
JP4183392B2 (ja) 積層型複合デバイス
KR20050013730A (ko) 듀얼 밴드 이동 통신 단말기에 사용되는 적층 스위치 모듈
KR100563892B1 (ko) 듀얼 밴드용 이동 통신 단말기의 전압 제어 발진기
JP2002222730A (ja) 積層型複合デバイス
JP2005167624A (ja) 積層型電子部品、無線装置
JP2005192241A (ja) 移動体通信機器用フロントエンドモジュール
JP3838438B2 (ja) 複合スイッチ回路部品
JPH11274876A (ja) ローパスフィルタおよび回路基板
JP2005167625A (ja) 積層型電子部品、無線装置
JP4111344B2 (ja) 移動体通信機器用フロントエンドモジュール
JP2021150529A (ja) 積層電子部品およびモジュール
JP2000196310A (ja) 誘電体共振器、誘電体フィルタ、アンテナ共用器および通信装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee