KR100590919B1 - 액정 표시 장치의 제조방법 - Google Patents
액정 표시 장치의 제조방법 Download PDFInfo
- Publication number
- KR100590919B1 KR100590919B1 KR1019990025226A KR19990025226A KR100590919B1 KR 100590919 B1 KR100590919 B1 KR 100590919B1 KR 1019990025226 A KR1019990025226 A KR 1019990025226A KR 19990025226 A KR19990025226 A KR 19990025226A KR 100590919 B1 KR100590919 B1 KR 100590919B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- organic
- thin film
- layer
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 25
- 239000010409 thin film Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012044 organic layer Substances 0.000 claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 56
- 150000002500 ions Chemical class 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000011417 postcuring Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 238000002834 transmittance Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YVQSLGWKPOKHFJ-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-trien-7-yne Chemical compound C1=CC=C2C#CC2=C1 YVQSLGWKPOKHFJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 박막 트랜지스터의 단차로 인한 액정 분자의 배향 불량을 방지하면서, 박막 트랜지스터의 게이트 전극과 소오스 전극간의 쇼트를 방지할 수 있는 액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은, 하부 기판 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측에 유기 박막을 충전시키는 단계; 상기 게이트 전극 및 유기 박막 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 상부 소정 부분에 게이트 전극을 포함하도록 채널층을 형성하는 단계; 상기 채널층 상부 중앙에 이온 스톱퍼를 형성하는 단계; 상기 이온 스톱퍼 양측의 채널층에 불순물을 주입하여, 드레인, 소오스 영역을 형성하는 단계; 상기 드레인, 소오스 영역과 각각 콘택되도록 드레인, 소오스 전극을 형성하는 단계; 상기 하부 기판 결과물 상부에 저유전 상수를 갖는 유기막을 형성하는 단계; 상기 소오스 전극의 소정 부분이 노출되도록 유기막을 소정 부분 제거하는 단계; 및 상기 노출된 소오스 전극과 콘택되도록, 유기막 상부에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
도 1은 종래의 액정 표시 장치의 폴리실리콘-박막 트랜지스터의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 액정 표시 장치의 제조방법을 설명하기 위한 단면도.
도 3은 아크릴막의 파장에 따른 투과율을 보여주는 그래프.
도 4는 BCB막의 파장에 따른 투과율을 보여주는 그래프.
(도면의 주요 부분에 대한 부호의 설명)
11 : 하부 기판 12 : 게이트 전극
13 : 유기 박막 14 : 실리콘 산화막
15 : 채널층 16 : 이온 스톱퍼
17a,17b : 드레인 소오스 영역 18a,18b : 소오스, 드레인 전극
19 : 유기막 20 : 화소 전극
본 발명은 액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로는, 폴리실리콘 박막 트랜지스터를 구비하는 고개구율 액정 표시 장치에 관한 것이다.
일반적으로 폴리실리콘을 채널층으로 이용하는 박막 트랜지스터는 비정질 실리콘을 채널층으로 하는 박막 트랜지스터와 비교하였을 때, 소형화가 가능하고, 빠른 구동 능력을 가진다.
또한, 액정 표시 장치에 적용하였을 경우에는, 얇고 작은 모듈을 형성하여, 컴팩트한 디스플레이 장치를 구현할 수 있고, 드라이브 IC와 박막 트랜지스터가 동시에 형성되므로써, 비용도 감축된다.
이러한 폴리실리콘-박막 트랜지스터 구조중 역 스테거(inverted stagger) 구조는 현재 이용되는 비정질 실리콘막의 제조 공정과 거의 유사하게 진행되므로써, 별도의 공정을 도입할 필요가 없다.
도 1은 종래의 역스테거 방식의 폴리실리콘-박막 트랜지스터 제조방법을 설명하기 위한 단면도이다.
도면을 참조하여, 하부 기판(1) 상부에 게이트 전극(2)을 공지의 방법으로 형성한다. 게이트 전극(2)이 형성된 하부 기판(1) 상부에 게이트 절연막(3)을 증착한다음, 게이트 전극(2)을 포함하도록 게이트 절연막(3) 상부에 폴리실리콘막으로 된 채널층(4)을 형성한다. 그후, 채널층(4)의 중앙에 실리콘 질화막등으로 이온 스톱퍼층(5)을 형성한다. 그리고나서, 이온 스톱퍼층(5) 양측의 채널층(4)에 불순물을 이온 주입하여, 드레인, 소오스 영역(6a,6b)을 형성한다. 이어, 채널층(4)의 일측에 ITO층으로 화소 전극(7)을 형성한다. 그후, 금속막을 증착한다음, 드레인 및 소오스 영역(6a,6b)과 각각 콘택되도록 금속막을 패터닝하여 드레인 및 소오스 전극(8a,8b)을 형성한다. 이때, 소오스 전극(8b)은 화소 전극(7)과 소정 부분 콘택된 다. 이로써, 하부 기판(1)상에 박막 트랜지스터(TFT)가 완성된다. 그후, 결과물 상부에 보호막을 형성하고, 박막 트랜지스터(TFT) 부분만을 감싸도록 패터닝한다.
그러나, 상기와 같은 역 스테거 구조의 폴리실리콘-박막 트랜지스터는, 하부 기판(1)으로 부터 소정 높이를 지니므로, 박막 트랜지스터(TFT)의 단차부 부분에서 액정 분자들이 배향 불량을 일으킨다. 또한, 상기한 구조의 박막 트랜지스터(TFT)의 게이트 전극 역시 기판으로 부터 소정 높이를 지니므로, 게이트 전극(2)과 소오스 전극(6b)의 교차점 부근(도 1의 x 부분)에서 쇼트(short)가 발생될 위험이 높다.
이와같이 박막 트랜지스터(TFT)의 높이로 인하여, 액정 분자들이 배향 불량을 일으키는 것을 방지하기 위하여, 종래에는 박막 트랜지스터를 형성한후, 결과물 전면을 평탄화시킨다음, 평탄화된 표면 상부에 화소 전극을 형성하는 고개구율 구조가 제안되었다.
이러한 고개구율 구조는 박막 트랜지스터의 단차로 인한 액정 분자의 배향 불량은 해결할 수 있었으나, 게이트 전극(2)의 단차로 인한 소오스 전극(6b)과의 쇼트 문제는 해결할 수 없었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 박막 트랜지스터의 단차로 인한 액정 분자의 배향 불량을 방지하면서, 박막 트랜지스터의 게이트 전극과 소오스 전극간의 쇼트를 방지할 수 있는 액정 표시 장치의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 제조방법은 하부 기판 상부에 게이트 전극을 형성하는 단계; 상기 하부 기판상에 상기 게이트 전극을 덮도록 아크릴 계열, BCB 계열 또는 폴리머 계열의 절연막을 스핀 코터를 이용하여 도포하고 선-큐어링한 후 상기 게이트 전극 상부에 형성된 것을 제거하여 상기 게이트 전극 양측에만 잔류하도록 한 후-큐어링하여 유기 박막을 형성하는 단계; 상기 게이트 전극 및 유기 박막 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상의 상기 게이트 전극과 대응하는 부분에 채널층을 형성하는 단계; 상기 채널층 상의 중앙 부분에 불순물 주입을 차단하는 이온 스톱퍼를 형성하는 단계; 상기 이온 스톱퍼 양측의 채널층에 불순물을 주입하여 소오스 및 드레인 영역을 형성하는 단계; 상기 소오스 및 드레인 영역과 각각 콘택되도록 소오스 및 드레인 전극을 형성하는 단계; 상기 게이트 절연막 상에 상기 소오스 및 드레인 전극을 덮는 저유전 상수를 갖는 유기막을 표면이 평탄하도록 형성하는 단계; 상기 소오스 전극의 소정 부분이 노출되도록 유기막을 소정 부분 제거하는 단계; 및 상기 노출된 소오스 전극과 콘택되도록 유기막 상부에 화소 전극을 형성하는 단계를 포함한다.
삭제
또한, 본 발명은 하부 기판상에 게이트, 드레인, 소오스 전극등이 구비된 박막 트랜지스터를 형성하고, 유기막을 형성한다음, 유기막 상부에 상기 박막 트랜지스터의 소오스 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조방법으로서, 상기 유기막을 형성하는 단계는, 상기 하부 기판 결과물 상부에 아크릴 계열, BCB 계열 또는 폴리머 계열의 절연막을 상기 박막 트랜지스터가 충분히 덮히고 표면이 평탄하도록 도포하여 유기막을 형성하는 단계; 상기 유기막을 소정 온도에서 선-큐어링하는 단계; 상기 박막 트랜지스터의 소오스 전극이 노출되도록 유기막을 소정 부분 제거하는 단계; 및 상기 유기막을 후-큐어링하는 단계를 포함한다.
본 발명에 의하면, 게이트 전극의 양측부에 유기 박막을 형성하여, 게이트 전극에 의하여 발생되는 단차를 제거할 수 있다. 이에따라, 게이트 전극과 소오스 전극간의 쇼트가 방지된다.
더욱이, 박막 트랜지스터를 형성한후, 유기막을 도포하여, 하부 기판 결과물을 평탄화시킨다. 이에따라, 박막 트랜지스터의 높이로 인한 단차가 제거되어, 액정 분자의 배향 불량을 방지할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2e는 본 발명에 따른 액정 표시 장치의 제조방법을 설명하기 위한 단면도이고, 도 3은 아크릴막의 파장에 따른 투과율을 보여주는 그래프이고, 도 4는 BCB막의 파장에 따른 투과율을 보여주는 그래프이다.
먼저, 도 2a를 참조하여, 하부기판(11) 상부에 전도성이 우수한 불투명 금속 막 예를들어, Mo, MoW등의 금속막을 증착한다음, 소정 부분 패터닝하여 게이트 전극(12)을 형성한다. 이때, 게이트 전극(12)은 소정의 두께를 지니고 있어, 기판 표면에 단차가 발생된다. 그다음, 게이트 전극(12)으로 인한 단차를 방지하기 위하여, 하부 기판(11) 상부에 유기 박막(13)을 스핀 코터(spin coater)를 이용하여 도포한다. 이때, 유기 박막(13)으로 아크릴막 또는 BCB(benzo cyclo butyne)막이 이용된다. 이어서, 도포된 유기 박막(13)을 약 200℃ 이하의 온도에서 선 큐어링(curing)한다. 여기서, 상기 유기 박막(13)의 두께는 게이트 전극(12)의 두께와 동일한 두께를 갖도록 형성된다. 그후, 후면 노광 방식 또는 게이트 전극을 형성하였던 마스크(도시되지 않음)를 이용하여, 게이트 전극(12) 상부에 있는 유기 박막(13)을 알카리 계열의 현상액으로 제거한다. 이에따라, 유기 박막(13)은 게이트 전극(12) 사이에 충전되어, 하부 기판(11)의 결과물 표면이 평탄화된다. 이때, 게이트 전극(12) 상부에 있는 유기 박막(13)을 완전히 제거하기 위하여, 약 10% 정도 오버 스트립(over strip)함이 바람직하다. 그후, 유기 박막(13)을 더욱 단단하게 하기 위하여 약 90 내지 110℃의 온도에서 후 큐어링을 실시한다. 평탄화된 하부 기판(11) 결과물 상부에 게이트 절연막으로서 실리콘 산화막(14)을 증착한다. 이때, 실리콘 산화막(14)은 RF 스퍼터링 방식으로 형성된다.
다음으로, 도 2b에 도시된 바와 같이, 실리콘 산화막(14) 상부에 비정질 실리콘층을 증착한후, 엑시머 레이져(Excimer laser)에 의한 어닐링 공정을 실시하여, 비정질 실리콘층을 폴리실리콘층으로 변환시킨다. 그후, 폴리실리콘층을 게이트 전극(12)을 포함하도록, 소정 부분 패터닝하여 채널층(15)을 형성한다. 채널층(15) 상부에 실리콘 질화막을 증착하고, 상기 채널층(15)의 중앙에 배치되도록 소정 부분 패터닝하여 이온 스톱퍼(16)를 형성한다. 이온 스톱퍼(16)를 마스크로 하여, 노출된 채널층(15)에 불순물을 주입하므로써, 드레인, 소오스 영역(17a,17b)을 형성한다.
도 2c를 참조하여, 하부 기판(11)의 결과물 상부에 금속막을 증착한다. 그 다음, 이온 스톱퍼(16)를 중심으로 양측 드레인, 소오스 영역(17a,17b)과 콘택되도록 소정 부분 패터닝하여, 드레인, 소오스 전극(18a,18b)을 형성한다. 이로써, 폴리실리콘-박막 트랜지스터가 완성된다.
그후, 도 2d에 도시된 바와 같이, 박막 트랜지스터의 단차를 완화하기 위하여, 하부 기판(11)의 결과물 상부에 1㎛ 이상의 두께를 갖는 유기막(19)을 도포한다. 이때, 유기막(19)은 저유전 상수를 갖는 막이 사용되고, 예를들어, 아크릴 계열, BCB 계열,또는 폴리머 계열의 막이 이용될 수 있다. 그후, 유기막(19)을 200℃ 이하의 온도에서 큐어링 공정을 한다음, 박막 트랜지스터(TFT)의 소오스 전극(18b)이 오픈될 수 있도록 유기막(19) 상부에 레지스트 패턴(도시되지 않음)을 형성한다. 그후, 노출된 유기막(19)을 알카리 계열의 현상액으로 제거한다. 이때도, 완전하게 소오스 전극(18b)의 표면이 노출될 수 있게 10% 오버 스트립을 진행함이 바람직하다. 그후, 유기막(19)을 더욱 단단하게 하기 위하여 약 90 내지 110℃의 온도에서 후 큐어링을 실시한다.
그후 도 2e에 도시된 바와 같이, 노출된 소오스 전극(18b)과 콘택되도록 유기 박막(19) 상부에 ITO물질로 된 화소 전극(20)을 형성한다.
이와같이, 게이트 전극(12)의 양측부에 유기 박막(13)을 형성하므로써, 게이트 전극(12)에 의하여 발생되는 단차를 제거할 수 있다. 이에따라, 게이트 전극(12)와 소오스 전극(18b)간의 쇼트가 방지된다.
더욱이, 박막 트랜지스터를 형성한후, 유기막(19)을 도포하여, 하부 기판 결과물을 평탄화시킨다. 이에따라, 박막 트랜지스터의 높이로 인한 단차가 제거되어, 액정 분자의 배향 불량을 방지할 수 있다.
이때, 화소 전극(20) 하부에 두층의 유기막(13,19)이 형성되어 있어도, 투과율에 영향을 미치지 않는다.
즉, 유기막인 아크릴막과 BCB계열의 막은 도 3 및 도 4에 도시된 바와 같이, 모든 대역의 파장에서 거의 100%에 가까운 투과율을 나타낸다. 그러므로, 유기막이 화소 전극(20) 하부에 개재된다 하더라도 투과율에 크게 영향을 미치지 않는다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 전극의 양측부에 유기 박막을 형성하여, 게이트 전극에 의하여 발생되는 단차를 제거할 수 있다. 이에따라, 게이트 전극과 소오스 전극간의 쇼트가 방지된다.
더욱이, 박막 트랜지스터를 형성한후, 유기막을 도포하여, 하부 기판 결과물을 평탄화시킨다. 이에따라, 박막 트랜지스터의 높이로 인한 단차가 제거되어, 액정 분자의 배향 불량을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (20)
- 하부 기판 상부에 게이트 전극을 형성하는 단계;상기 하부 기판상에 상기 게이트 전극을 덮도록 아크릴 계열, BCB 계열 또는 폴리머 계열의 절연막을 스핀 코터를 이용하여 도포하고 선-큐어링한 후 상기 게이트 전극 상부에 형성된 것을 제거하여 상기 게이트 전극 양측에만 잔류하도록 한 후-큐어링하여 유기 박막을 형성하는 단계;상기 게이트 전극 및 유기 박막 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상의 상기 게이트 전극과 대응하는 부분에 채널층을 형성하는 단계;상기 채널층 상의 중앙 부분에 불순물 주입을 차단하는 이온 스톱퍼를 형성하는 단계;상기 이온 스톱퍼 양측의 채널층에 불순물을 주입하여 소오스 및 드레인 영역을 형성하는 단계;상기 소오스 및 드레인 영역과 각각 콘택되도록 소오스 및 드레인 전극을 형성하는 단계;상기 게이트 절연막 상에 상기 소오스 및 드레인 전극을 덮는 저유전 상수를 갖는 유기막을 표면이 평탄하도록 형성하는 단계;상기 소오스 전극의 소정 부분이 노출되도록 유기막을 소정 부분 제거하는 단계; 및상기 노출된 소오스 전극과 콘택되도록 유기막 상부에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 유기 박막의 선 큐어링 공정은 100 내지 200℃의 온도에서 진행되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 유기 박막의 후 큐어링 공정은 90 내지 110℃에서 진행되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 유기 박막의 두께는 약 게이트 전극의 두께 정도인 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 1 항에 있어서, 상기 게이트 절연막은 실리콘 산화막이고, RF 스퍼터링 방식으로 형성되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 1 항에 있어서, 상기 채널층을 형성하는 단계는, 상기 게이트 절연막 상부에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 엑시머 레이져 어닐링하여 폴리실리콘층으로 변환시키는 단계; 및 상기 폴리실리콘층을 소정 부분 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 1 항에 있어서, 상기 소오스, 드레인 전극이 형성된 결과물 상부에 유기막을 형성하는 단계는,상기 결과물 상부에 결과물이 충분히 덮힐 정도의 저유전 상수를 갖는 유기막을 도포하는 단계; 및상기 유기막을 소정 온도에서 선-큐어링하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 9 항에 있어서, 상기 유기 박막의 선 큐어링 공정은 100 내지 200℃의 온도에서 진행되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 1 항 또는 제 9 항에 있어서, 상기 유기막을 제거하여 소오스 전극을 노출시키는 단계와, 상기 화소 전극을 형성하는 단계 사이에, 상기 유기막을 약 90 내지 110℃에서 후 큐어링하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 9 항에 있어서, 상기 유기막은 1 내지 3㎛의 두께로 도포되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 하부 기판상에 게이트, 드레인, 소오스 전극등이 구비된 박막 트랜지스터를 형성하고, 유기막을 형성한다음, 유기막 상부에 상기 박막 트랜지스터의 소오스 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조방법으로서, 상기 유기막을 형성하는 단계는,상기 하부 기판 결과물 상부에 아크릴 계열, BCB 계열 또는 폴리머 계열의 절연막을 상기 박막 트랜지스터가 충분히 덮히고 표면이 평탄하도록 도포하여 유기막을 형성하는 단계;상기 유기막을 소정 온도에서 선-큐어링하는 단계;상기 박막 트랜지스터의 소오스 전극이 노출되도록 유기막을 소정 부분 제거하는 단계; 및상기 유기막을 후-큐어링하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 17 항에 있어서, 상기 유기막의 선 큐어링 공정은 100 내지 200℃의 온도에서 진행되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제 17 항 또는 제 18 항에 있어서, 상기 유기 박막의 후 큐어링 공정은 90 내지 110℃에서 진행되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025226A KR100590919B1 (ko) | 1999-06-29 | 1999-06-29 | 액정 표시 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025226A KR100590919B1 (ko) | 1999-06-29 | 1999-06-29 | 액정 표시 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004537A KR20010004537A (ko) | 2001-01-15 |
| KR100590919B1 true KR100590919B1 (ko) | 2006-06-19 |
Family
ID=19596821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025226A KR100590919B1 (ko) | 1999-06-29 | 1999-06-29 | 액정 표시 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100590919B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020090669A (ko) * | 2001-05-29 | 2002-12-05 | 삼성코닝 주식회사 | 폴리실리콘 활성층을 포함하는 박막 트랜지스터의 제조방법 |
| KR101012495B1 (ko) * | 2004-06-11 | 2011-02-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조 방법 |
| KR100725329B1 (ko) * | 2006-07-03 | 2007-06-07 | 정관선 | 과열증기를 이용한 연료연소장치의 예열 겸용 점화장치 |
| KR101323539B1 (ko) * | 2006-11-27 | 2013-10-29 | 엘지디스플레이 주식회사 | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065627A (ja) * | 1992-06-22 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08240814A (ja) * | 1995-03-03 | 1996-09-17 | Dainippon Printing Co Ltd | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 |
| KR980003740A (ko) * | 1996-06-19 | 1998-03-30 | 구자홍 | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
| KR19990017976A (ko) * | 1997-08-26 | 1999-03-15 | 구자홍 | 횡전계방식 액정표시장치 |
-
1999
- 1999-06-29 KR KR1019990025226A patent/KR100590919B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065627A (ja) * | 1992-06-22 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08240814A (ja) * | 1995-03-03 | 1996-09-17 | Dainippon Printing Co Ltd | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 |
| KR980003740A (ko) * | 1996-06-19 | 1998-03-30 | 구자홍 | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
| KR19990017976A (ko) * | 1997-08-26 | 1999-03-15 | 구자홍 | 횡전계방식 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004537A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007529B1 (ko) | 액티브매트릭스기판의 제조방법 | |
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20110108849A1 (en) | Tft-lcd pixel unit and method for manufacturing the same | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| US7663143B2 (en) | Thin film transistor having a short channel formed by using an exposure mask with slits | |
| KR19980077392A (ko) | 박막 트랜지스터 액정표시자 및 그의 제조방법 | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100492727B1 (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| KR100590919B1 (ko) | 액정 표시 장치의 제조방법 | |
| KR20040061292A (ko) | 액정표시소자 제조방법 | |
| US5605845A (en) | Manufacture of electronic devices comprising thin-film transistors having self-aligned plural gates | |
| JP2001100247A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR20000031174A (ko) | 다결정 규소 박막 트랜지스터 기판의 제조 방법 | |
| US7477335B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR100542307B1 (ko) | Tft-lcd의 제조방법 | |
| JP3221240B2 (ja) | 表示用基板の製造方法 | |
| KR100541532B1 (ko) | 박막트랜지스터 제조방법 | |
| US6168982B1 (en) | Manufacture of electronic devices comprising thin-film circuit elements | |
| KR100186557B1 (ko) | 티에프티-엘씨디 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 14 |
|
| EXPY | Expiration of term |