KR100589338B1 - 어드레스 전극간 캐패시턴스를 낮춘 플라즈마 디스플레이패널 - Google Patents

Abstract

본 발명의 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판 및 제2 기판; 상기 제2 기판에 형성되는 어드레스 전극들; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 적색, 녹색 및 청색의 방전 셀을 구획하는 격벽들; 상기 각 방전 셀 내에 형성되는 형광체층; 및, 상기 어드레스 전극과 교차하는 방향으로 연장되면서 각 방전 셀에 대응되는 제1 전극과 제2 전극들;을 포함하며, 상기 어드레스 전극이 각각의 방전 셀 내에서 선폭이 확대된 확장부를 구비하고, 상기 확장부에는 상기 제1 전극 및 제2 전극 사이의 갭에 대응하는 부분에서 상기 방전 셀의 안쪽을 향해 오목하게 들어간 오목부가 형성되고; 상기 확장부와, 이웃한 어드레스 전극간 갭이 상기 오목부에서 최대가 되도록 형성된다.

플라즈마, 캐패시턴스, 어드레스 전극, 확장부, 격벽, 소비 전력

Description

어드레스 전극간 캐패시턴스를 낮춘 플라즈마 디스플레이 패널 {Plasma display panel lowered capacitance between address electrodes}

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.

도 2는 도 1에 도시한 플라즈마 디스플레이 패널을 결합한 상태에서 도 1의 A-A선을 따라 절개한 부분 단면도이다.

도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 화소 배열을 설명하기 위해 방전 셀의 형상을 도시한 평면도이다.

도 4a 및 4b는 도 1에 도시한 플라즈마 디스플레이 패널의 부분 평면도이다.

도 5는 본 발명에 따라 오목부를 라운드지게 형성한 어드레스 전극을 보여주는 부분 평면도이다.

도 6은 본 발명을 스트라프형 플라즈마 디스플레이 패널에 적용한 예를 보여주는 부분 평면도이다.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 어드레스 방전에서 소비 전력을 낮출 수 있도록 어드레스 전극을 개선한 플라즈마 디스플레이 패널 에 관한 것이다.

일반적으로, 플라즈마 디스플레이 패널(이하, ‘PDP')은 플라즈마 방전 현상을 이용하여 화상을 표시하는 장치로, 표시용량, 휘도, 콘트라스트, 시야각 등 각종 표시 능력이 우수하여 차세대 디스플레이로 각광을 받고 있다. 이 PDP는 전극에 인가되는 전압에 의하여 전극 사이에서 가스방전이 발생하고, 여기에 수반되는 자외선의 방사에 의해 형광체를 여기시켜 화상을 표시한다.

이 PDP는 R, G, B 방전 셀의 배열 패턴에 따라 동일한 색상이 일렬로 배열되는 스트라이프형과, 삼각형 패턴으로 형성되는 델타형으로 구분할 수 있다.

이 중 델타형 PDP의 R, G, B별 격벽 배열 구조는 미국 등록특허 5,182,489호(사각형의 폐쇄형 격벽)와, 일본 공개특허공보 평6-44907호(육각형의 폐쇄형 격벽)와, 미국 등록특허 6,373,195호 및 6,376,986호(선형 격벽)에 소개되어 있으며, 스트라이프형 PDP는 미국 등록특허 5,841,232호에 개시되어 있다.

PDP의 구동은 이처럼 그 격벽 구조가 서로 상이하더라도 동일한 메카니즘으로 이루어진다. 상기 스트라이프형과 델타형 PDP 모두는 각각의 방전 셀에 대응하여 하부 기판에 어드레스 전극을 형성하고, 상부 기판에 스캔 전극과 공통 전극을 형성하고 있다. 그래서, 어드레스 방전 시에는 상기 어드레스 전극과 스캔 전극 사이에 어드레스 전압을 인가하여 어드레싱 동작을 수행하고, 이어서 공통 전극과 스캔 전극에 유지 전압을 인가하는 것으로 화상을 표시하게 된다.

그런데, PDP의 해상도가 증가함에 따라 방전 셀의 수가 증가하여 어드레스 전극간 갭(gap)이 줄어들게 되었다. 그런데, 어드레스 전극 사이의 갭은 어드레스 방전에서 소비전력에 영향을 주는 주요한 인자이다. 때문에, 어드레스 전극간 갭이 줄어든다는 것은 거리에 반비례하는 캐패시턴스(capacitance)를 높이고, 그 결과 상기 캐패시턴스에 비례하는 소비 전력을 높여 PDP의 동작 특성을 나쁘게 하는 문제로 이어진다. 특히, 이러한 문제는 방전 셀이 사선 배열 구조를 갖는 델타형 PDP에서 더욱 두드러지고 있다.

더욱이, 어드레스 구간의 구동 방식이 듀얼 스캔(화면의 상, 하에서 동시에 스캔이 진행되는 방식)에서 싱글 스캔(화면의 상단 또는 하단 중 어느 한곳으로부터 순차적으로 스캔하는 방식) 방식으로 변화함에 따라 어드레스 전극간 단위 면적이 커지게 되었다. 그 결과, 이 단위 면적에 비례하는 캐패시턴스가 높아져, 이 또한 소비전력에 나쁜 영향을 주고 있다.

이에, 본 발명은 상술한 문제점을 해결하기 위해서 창안된 것으로, 어드레스 전극 사이에서 발생하는 캐패시턴스를 줄여서 소비 전력을 좋게 개선한 본 발명을 제공하는데 있다.

본 발명의 다른 목적은 어드레스 전극을 덮고 있는 유전체층의 유전율을 조정해서 어드레스 전극간 캐패시턴스를 줄여 낮은 전압에서도 안정적인 방전 효율을 나타내도록 개선한 본 발명을 제공하는데 있다.

상술한 문제점을 해결하기 위해서 제공되는 본 발명의 플라즈마 디스플레이 패널은,

서로 대향 배치되는 제1 기판 및 제2 기판;

상기 제2 기판에 형성되는 어드레스 전극들;

상기 제1 기판과 제2 기판의 사이공간에 배치되어 적색, 녹색 및 청색의 방전 셀을 구획하는 격벽들;

상기 각 방전 셀 내에 형성되는 형광체층; 및,

상기 어드레스 전극과 교차하는 방향으로 연장되면서 각 방전 셀에 대응되는 제1 전극과 제2 전극들;을 포함하며,

상기 어드레스 전극이 각각의 방전 셀 내에서 선폭이 확대된 확장부를 구비하고, 상기 확장부에는 상기 제1 전극 및 제2 전극 사이의 갭에 대응하는 부분에서 상기 방전 셀의 안쪽을 향해 오목하게 들어간 오목부가 형성되고;

상기 확장부와, 이웃한 어드레스 전극간 갭이 상기 오목부에서 최대가 되도록 형성된다.

이때, 상기 오목부는 상기 방전 셀의 중앙부에 위치함이 바람직하다.

그리고, 어드레스 전압이 인가되는 제2 전극에 대향하는 확장부의 폭이 제1 전극에 대향하는 확장부의 폭과 같거나 더 크게 형성된다.

본 발명에서, 상기 제1 전극 및 제2 전극은 각각 어드레스 전극과 교차하는 방향으로 연장되는 버스 전극들과, 이 버스 전극들로부터 상기 방전 셀 중심을 향해 돌출되는 돌출 전극을 포함하고,

상기 오목부가 서로 마주한 상기 돌출 전극 사이에서 형성된다.

이때, 상기 확장부의 폭은 상기 돌출 전극의 폭보다 같거나 작게 형성된다.

본 발명에서, 상기 오목부가 라운드진 형상으로 구비되며, 이때, 상기 오목부는 소정의 곡률을 갖는 호 형태로 오목하게 형성되며, 방전 셀내에서 상기 호의 중심이 방전 셀 중심에 대해 상기 제1 전극 편으로 치우치게 형성됨이 바람직하다.

다른 대안으로, 상기 오목부는 각진 형상으로 구비될 수도 있다.

본 발명에서, 상기 방전 셀들은 적, 녹, 청색의 형광체층을 갖는 방전 셀이 삼각 형상으로 배치되어 하나의 화소를 구성함이 바람직하다.

이때, 상기 어드레스 전극을 덮도록 형성된 유전체층이 더 구비되고, 상기 유전체층이 부분적으로 다른 유전율을 갖도록 형성된다.

바람직하게, 상기 유전체층은 상기 어드레스 전극의 확장부에 대응하는 제1 영역과, 상기 확장부를 연결하는 라인부에 대응하는 제2 영역으로 구분되고, 상기 제1 영역의 유전율이 상기 제2 영역보다 작게 형성된다.

이때, 상기 제1 영역과 제2 영역은 대응하는 어드레스 전극의 폭과 각각 동일한 폭을 갖도록 형성됨이 바람직하다.

이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예에 대해 당업자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2는 도 1의 결합 상태를 나타낸 부분 단면도이고, 도 3은 화소 배열을 설명하는 도면이다.

도면들을 참고하면, 본 실시예의 플라즈마 디스플레이 패널(이하, ‘PDP')은 적색(R), 녹색(G), 청색(B) 방전 셀들(2R, 2G, 2B)이 삼각형 모양으로 배열되어, 한 조의 화소(pixel)를 구성하는 이른바 델타형 PDP로 이루어진다.

상기 구성을 구체적으로 살펴보면, PDP는 임의의 간격을 두고 평행하게 배치되면서 진공 용기를 구성하는 제1 기판(4)과 제2 기판(6)을 포함한다. 제1 기판(4)과 제2 기판(6) 사이에는 소정의 높이를 갖는 격벽(8)이 임의의 패턴으로 형성되어 화소들을 구획하는데, 여기서 한 조의 화소는 전술한 바와 같이 삼각형으로 배열하는 3개의 부화소(sub-pixel)들, 즉 방전 셀들(2R, 2G, 2B)로 이루어진다.

본 실시예에서, 이 방전 셀들(2R, 2G, 2B)은 각각 육각 형상으로 이루어진다. 때문에, 하나의 부화소를 이루는 격벽(8) 또한 육각 형상으로 형성되며, 이에 대응하여 각 방전 셀(2R, 2G, 2B)들이 형성하는 방전 공간도 전체적으로 육각 형상으로 이루어진다.

방전 셀(2R, 2G, 2B)의 내부 공간에는 색 표현에 필요한 방전 가스가 충전되며, R, G, B의 각 방전 셀(2R, 2G, 2B)에는 각각의 R, G, B 형광층(14R,14G,14B)이 마련된다. 여기서, 형광층(14R,14G,14B)은 방전 공간의 바닥면과 격벽(8)의 측면 모두에 형성된다.

또한, 제1 기판(4) 위에는 어드레스 전극들(10)이 제1 기판(4)의 일방향(도면의 Y방향)을 따라 형성되고, 이 어드레스 전극들(10)을 덮으면서 제1 기판(4)의 내면 전체에 유전체층(16)이 형성된다.

본 실시예에서, 어드레스 전극(10)을 덮도록 형성되는 유전체층(16)은 그 유전율에 따라 제1 유전 영역(16a) 및 제2 유전 영역(16b)으로 이루어진다. 이때, 상 기 제1 유전 영역(16a)은 방전이 일어나는 방전 셀 하부에 형성되며, 제2 유전 영역(16b)은 방전이 일어나지 않는 격벽(8) 아래에서 형성되는 것이 바람직하다.

한편, 유전율은 소비전력이 어드레스 전극(10)간 캐패시턴스에 비례하므로, 제2 유전 영역(16b)이 제1 유전 영역(16a)보다 작은 것이 바람직하다.

대안으로, 영역별로 유전체층(16)의 두께에 차이를 주어 캐패시턴스를 보정하는 방법도 고려될 수 있으며, 이 경우에 있어서는 제1 영역(16a)의 유전체층 두께가 제2 영역(16b)의 유전체층 두께보다 작은 것이 바람직하다.

또한, 도 2a에서는 유전 영역(16a, 16b)이 1개의 층으로만 도시되어 있으나, 유전율에 차이를 주는 다층 구조로도 이루어질 수 있음은 물론이다.

또한, 유전체층은 PbO, SiO₂, B₂O₃, Al₂O₃, TiO ₂와 같은 물질을 주재료로 사용해서 제작된다. 이중 PbO와 SiO₂가 유전층의 유전율을 결정하므로, 이에 대한 영역별 함량비를 적절히 조정함으로써 유전 영역별 유전율을 조절할 수도 있다. 즉, PbO는 유전율을 높이는 물질인 반면에, SiO₂는 유전율을 낮추는 물질이므로, 제1 유전 영역(16a)은 제2 유전 영역(16b)에 대해서 PbO에 대한 함량비를 적게 가져가거나, 상기 SiO₂에 대한 함량비를 높게 함으로써 바람직한 유전 영역별 유전율의 상대적 차이를 구할 수 있다.

그리고, 어드레스 전극(10)은 각각의 R, G, B 방전 셀(2R, 2G, 2B)에 대응하게 구비되며, 이웃한 전극(10)과 소정의 갭을 두고 서로 나란하게 배열된다. 이에 대해서 도 4a 및 도 4b를 참조로 자세히 설명한다.

본 실시예에서, 어드레스 전극(10)은 도면의 Y축 방향을 따라 격벽(8) 아래로 배치되는 라인부(10a)와, 방전 셀들(2R, 2G, 2B) 안으로 배치되면서 라인부(10a)보다 큰 폭으로 형성되는 확장부(10b)로 이루어진다. 이 때, 확장부(10b)는 방전 셀(2R, 2G, 2B)과 동일 형상의 대략 육각형으로 이루어진다.

한편, 제1 기판(4)에 대향하는 제2 기판(6)의 일면에는 어드레스 전극(10)과 교차하는 방향(도면의 X방향)을 따라 제1 전극(이하, ‘X전극’)(18)과 제2 전극(이하, ‘Y전극’)(20)이 형성된다. X 전극(18) 및 Y 전극(20)은 격벽(8)의 모양을 따라 형성되는 버스 전극(18a, 20a)과, 버스 전극(18a, 20a)으로부터 각 방전 셀(2R, 2G, 2B)의 중심부를 향해 돌출되어 각 방전 셀(2R, 2G, 2B) 내부에서 한 쌍이 마주하는 돌출 전극(18b,20b)으로 이루어진다.

상기 버스 전극(18a, 20a)은 금속과 같은 불투명한 재질로 이루어지며, 격벽(8) 형상을 따라 배치되기 때문에 제2 기판(6)의 일 방향을 따라 지그재그 패턴으로 형성된다. 이러한 버스 전극(18a, 20a)은 방전 셀들(2R, 2G, 2B)에서 방출되는 가시광선을 차폐시키지 않기 위해서 가능한 그 폭을 최소화하면서 격벽(8)에 대응하는 위치에 배치된다. 상기 돌출 전극(18b, 20b)은 개구율 확보를 위해 통상 ITO(Indium Tin Oxide)와 같은 재료를 사용하여 투명하게 형성된다.

또한, 제2 기판(6) 상에는 투명한 유전체층(22)과 MgO 보호막(24)이 X전극 (18)및 Y전극(20)을 덮으면서 제2 기판(6)의 전면에 형성된다.

여기서, 본 실시예에 의한 PDP는 어드레스 전극(10)의 확장부(10b) 형상을 개선하여 이웃한 어드레스 전극(10)간 갭을 넓혀 소비전력을 줄이는 구성을 제공한 다. 이때, 소비전력에 선형적으로 비례하는 캐패시턴스는 아래의 수학식 1처럼 구해지는 바, 전극간 갭을 넓히게 되면 그에 비례해서 캐패시턴스가 낮아져 소비전력을 줄일 수 있다. 수학식 1에서, C는 어드레스 전극간 캐패시턴스이고, d는 전극간 갭이고, A는 전극 사이의 면적, 그리고, ε는 전극 사이의 유전율이다.

도 4a 및 도 4b에서, 본 실시예의 어드레스 전극(10)은 선폭에서 격벽(8)으로 확대된 확장부(10b)를 구비하며, 이 확장부(10b)는 X전극(18)과 Y전극(20)간 갭에 대응하는 부분에서 확장부(10b)의 양측 단부에 확장부(10b)의 일부가 제거되어 상기 방전 셀의 안쪽을 향해 오목하게 들어간 한 쌍의 오목부(10C)를 형성하여 확장부(10b)의 중앙부 폭을 감소시킨 구성으로 이루어진다. 이때, 어드레스 전극(10)의 면적은 마진 전압에 영향을 주므로 그 모양을 크게 변경하지 않으면서도 어드레스 전극(10)간 갭(G1, G2)을 넓히는 것이 중요하다. 따라서, 상기 오목부(10c)는 어드레스 전극(10과, X전극(18) 및 Y전극(20)이 상호 대향하지 않는 지역에서 형성됨이 바람직하다. 따라서, 본 실시예에서 상기 오목부(10c)는 X전극(18) 및 Y전극(20)의 돌출 전극(18b, 20b) 사이(도 3a의 C 영역)에 형성된다. 여기서, 오목부(10c)의 형상은 도 4처럼 확장부의 끝단에서 선폭 중심 방향으로 수직으로 절개한 형상이거나, 도 5처럼 라운드진 상태에서 선폭 방향으로 오목하게 들어간 형상이 모두 가능하다.

오목부(10c)가 라운드진 모양으로 형성하는 경우에는, 도 5처럼 소정의 곡률을 만족하는 호(10d) 형태로 오목하게 형성된다. 그리고, 방전 셀에서 이 호(10d)의 중심은 방전 셀 중심에 대해서 X전극(18)이 위치한 쪽으로 치우쳐 상기 오목부(10c)가 형성됨이 바람직하다.

그리고, 상기 확장부(10b)를 X전극(18)에 대응하는 제1 영역(B)과, X전극(18)과 Y전극(20)간 갭에 대응하는 제2 영역(C)과, Y전극(20)에 대응하는 제3 영역(D)으로 구분하면, 제1 및 제2 영역(B, C)의 폭(d1)은 돌출 전극(18a, 20a)의 폭(d2)보다 작게 형성되고, 제2 영역(C)의 폭(d3)은 적어도 20(㎛) 보다는 크게 형성됨이 바람직하다.

이때, X전극의 돌출 전극(18b)에 대향하는 확장부의 폭(d1)이 Y 전극의 돌출 전극(20b)에 대향하는 확장부의 폭(d2)보다는 같거나 작은 것이 바람직한데, 이는 Y전극(20)과 어드레스 전극(10)간의 방전 영역(D)을 넓혀 어드레스 구간에서의 오방전(X전극과 어드레스 전극 사이의 방전)을 줄이면서 어드레스 방전이 쉽게 일어날 수 있도록 하기 위함이다.

전술한 오목부(10c) 형상에 의해, 어드레스 전극(10)은 이웃한 방전 셀들(2R-2G) 사이의 어드레스 전극(10)간 갭(G1)이 종전보다 상대적으로 늘어나게 된다. 더욱이, 대각으로 인접하는 방전 셀들(2G-2B 또는 2R-2B) 사이의 어드레스 전극간 갭(G2) 역시 상기 오목부(10c)의 형상에 의해서 늘어나게 된다. 그 결과, 어드레스 전극(10)간 갭이 이전보다 상대적으로 넓어져 캐패시턴스를 낮출 수가 있다.

한편, 도 6은 상술한 오목부의 구성을 스트라이프형 PDP에 구현한 예를 보여주고 있다. 이때, 방전 셀은 서로 교차하도록 형성되는 가로 격벽 및 세로 격벽에 의해서 구획된 격자 모양을 가질 수도 있다.

상술한 어드레스 전극(10)의 형상과 동일하게 방전 셀(2R, 2G, 2B)에 대응하는 부분이 격벽(8)을 향해 돌출된 확장부(10b)를 구비하는데, 상술한 델타형 PDP의 방전 셀은 그 형상이 대략 육각형이므로 상기 확장부(10b)를 그 형상과 동일하게 육각형으로 형성하나, 스트라이프형 PDP의 방전 셀은 사각형이므로 이에 형합할 수 있도록 확장부(10b)를 사각 모양으로 형성한다.

그리고, 대략 확장부(10b)의 중간에 선폭 안쪽으로 오목하게 들어간 오목부(10c)가 배치된다. 이때, 이 오목부(10c)의 형상 조건 역시 상술한 델타형 PDP에서 처럼 적용됨이 바람직하다. 또한, 오목부(10c)의 형상은 라운드지거나 각지게 형성될 수 있음은 물론이다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

본 발명에 따르면 상술한 문제점을 해결해서 방전 셀별 간격이 작아짐에도 낮은 소비 전력으로 어드레싱 동작을 수행할 수 있도록 한다. 더욱이, 어드레스 방전의 마진 전압에 영향을 주는 전극간 대향 면적은 그대로 두면서 소비 전력을 낮 추어 주는 효과를 가진다. 따라서, 본 발명은 고 해상도의 대화면 PDP에서도 안정적인 어드레스 방전이 일어날 수 있도록 하며, 소비전력 또한 낮추는 효과가 있다.

Claims (16)

1. 서로 대향 배치되는 제1 기판 및 제2 기판;

   상기 제2 기판에 형성되는 어드레스 전극들;

   부분적으로 다른 유전율을 가지면서 상기 어드레스 전극을 덮는 유전체층;

   상기 제1 기판과 제2 기판의 사이공간에 배치되어 적색, 녹색 및 청색의 방전 셀을 구획하는 격벽들;

   상기 각 방전 셀 내에 형성되는 형광체층; 및,

   상기 어드레스 전극과 교차하는 방향으로 연장되면서 각 방전 셀에 대응되는 제1 전극과 제2 전극들;을 포함하며,

   상기 어드레스 전극이 각각의 방전 셀 내에서 선폭이 확대된 확장부를 구비하고, 상기 확장부에는 상기 제1 전극 및 제2 전극 사이의 갭에 대응하는 부분에 상기 방전 셀의 안쪽을 향해 오목하게 들어간 오목부가 형성되고;

   상기 확장부와, 이웃한 어드레스 전극간 갭이 상기 오목부에서 최대가 되도록 형성된 플라즈마 디스플레이 패널.
2. 제1항에 있어서,

   상기 오목부는 상기 방전 셀의 중앙부에 위치하는 플라즈마 디스플레이 패널.
3. 제1항에 있어서,

   어드레스 전압이 인가되는 제2 전극에 대향하는 확장부의 폭이 제1 전극에 대향하는 확장부의 폭과 같거나 더 큰 플라즈마 디스플레이 패널.
4. 제1항에 있어서,

   상기 제1 전극 및 제2 전극은 각각 어드레스 전극과 교차하는 방향으로 연장되는 버스 전극들과, 이 버스 전극들로부터 상기 방전 셀 중심을 향해 돌출되는 돌출 전극을 포함하고,

   상기 오목부가 서로 마주한 상기 돌출 전극 사이에서 형성되는 플라즈마 디스플레이 패널.
5. 제4항에 있어서,

   상기 확장부의 폭이 상기 돌출 전극의 폭보다 같거나 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
6. 제1항에 있어서,

   상기 오목부가 라운드진 형상을 갖는 플라즈마 디스플레이 패널.
7. 제6항에 있어서,

   상기 오목부가 소정의 곡률을 갖는 호 형태로 오목하게 형성되며, 방전 셀내에서 상기 호의 중심이 방전 셀 중심에 대해 상기 제1 전극 편으로 치우치게 형성 되는 플라즈마 디스플레이 패널.
8. 제1항에 있어서,

   상기 오목부가 각진 형상을 갖는 플라즈마 디스플레이 패널.
9. 제1항에 있어서,

   상기 방전 셀들은 적, 녹, 청색의 형광체층을 갖는 방전 셀이 삼각 형상으로 배치되어 하나의 화소를 구성하는 플라즈마 디스플레이 패널.
10. 삭제
11. 제1항에 있어서,

    상기 유전체층이,

    상기 어드레스 전극의 확장부에 대응하는 제1 영역과,상기 확장부를 연결하는 라인부에 대응하는 제2 영역으로 구분되고, 상기 제1 영역의 유전율이 상기 제2 영역보다 작은 플라즈마 디스플레이 패널.
12. 제11항에 있어서,

    상기 제1 영역과 제2 영역은 대응하는 어드레스 전극의 폭과 각각 동일한 폭을 갖도록 형성된 플라즈마 디스플레이 패널.
13. 제9항에 있어서,

    상기 오목부는 상기 방전 셀의 중앙에 위치하는 플라즈마 디스플레이 패널.
14. 제9항에 있어서,

    어드레스 전압이 인가되는 제2 전극에 대향하는 확장부의 폭이 제1 전극에 대향하는 확장부의 폭과 같거나 더 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
15. 제9항에 있어서,

    상기 제1 전극 및 제2 전극은 각각 어드레스 전극과 교차하는 방향으로 연장되는 버스 전극들과, 이 버스 전극들로부터 상기 방전 셀 중심을 향해 연장되는 돌출 전극을 포함하고,

    상기 오목부가 서로 마주한 상기 돌출 전극 사이에서 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
16. 제15항에 있어서,

    상기 확장부의 폭은 상기 돌출 전극의 폭보다 같거나 작은 플라즈마 디스플레이 패널.

Images