KR100587030B1 - Manufacturing method for capacitor - Google Patents

Manufacturing method for capacitor Download PDF

Info

Publication number
KR100587030B1
KR100587030B1 KR1019990015461A KR19990015461A KR100587030B1 KR 100587030 B1 KR100587030 B1 KR 100587030B1 KR 1019990015461 A KR1019990015461 A KR 1019990015461A KR 19990015461 A KR19990015461 A KR 19990015461A KR 100587030 B1 KR100587030 B1 KR 100587030B1
Authority
KR
South Korea
Prior art keywords
polysilicon
plug
capacitor
oxide film
layer
Prior art date
Application number
KR1019990015461A
Other languages
Korean (ko)
Other versions
KR20000067554A (en
Inventor
윤석영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990015461A priority Critical patent/KR100587030B1/en
Publication of KR20000067554A publication Critical patent/KR20000067554A/en
Application granted granted Critical
Publication of KR100587030B1 publication Critical patent/KR100587030B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 커패시터 제조방법에 관한 것으로, 절연막에 형성된 콘택홀을 통해 기판에 연결되는 다결정실리콘 플러그와 그 플러그의 상부에 위치하는 산화막 패턴을 형성하는 단계와; 상기 산화막 패턴과 절연막의 상부전면에 다결정실리콘을 증착하고, 그 다결정실리콘에 물리적인 손상을 주어 그 다결정실리콘의 표면이 다수의 단차를 갖도록 형성하는 단계와; 상기 표면이 불균일한 다결정실리콘을 건식식각하여, 상기 산화막 패턴의 측면에 다수의 천공을 갖는 다결정실리콘 측벽을 형성하는 단계와; 상기 산화막 패턴을 제거하고, 상기 다결정실리콘 측벽 및 플러그의 상부에 유전막과 다결정실리콘을 순차적으로 증착하는 단계로 구성되어 커패시터 하부전극에 물리적인 손상을 주어 다수의 천공을 형성하여, 그 커패시터의 하부전극 면적을 실질적으로 확장시킴으로써, 동일면적을 차지하는 커패시터의 정전용량을 증가시키는 효과가 있다.The present invention relates to a capacitor manufacturing method, comprising: forming a polysilicon plug connected to a substrate through a contact hole formed in an insulating film and an oxide film pattern positioned on the plug; Depositing polysilicon on the oxide film pattern and an upper surface of the insulating film, and physically damaging the polysilicon to form a surface of the polysilicon so as to have a plurality of steps; Dry etching the non-uniform polysilicon to form polysilicon sidewalls having a plurality of perforations on side surfaces of the oxide film pattern; Removing the oxide layer pattern, and sequentially depositing a dielectric layer and polysilicon on the polysilicon sidewalls and the plug, thereby physically damaging the lower electrode of the capacitor to form a plurality of perforations, thereby forming the lower electrode of the capacitor. By substantially expanding the area, there is an effect of increasing the capacitance of the capacitor occupying the same area.

Description

커패시터 제조방법{MANUFACTURING METHOD FOR CAPACITOR}Capacitor Manufacturing Method {MANUFACTURING METHOD FOR CAPACITOR}

도1a 내지 도1c는 종래 커패시터 제조공정 수순단면도.1A to 1C are cross-sectional views of a conventional capacitor manufacturing process.

도2a 내지 도2d는 본 발명 커패시터 제조공정 수순단면도.Figure 2a to 2d is a process cross-sectional view of the capacitor manufacturing process of the present invention.

도3은 도2c의 입체사시도.Figure 3 is a stereoscopic perspective view of Figure 2c.

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

1:기판 2:절연층1: substrate 2: insulation layer

3:다결정실리콘(플러그) 4:산화막(패턴)3: polycrystalline silicon (plug) 4: oxide film (pattern)

5:다결정실리콘(측벽) 6:유전막5: polycrystalline silicon (side wall) 6: dielectric film

7:다결정실리콘7: polycrystalline silicon

본 발명은 커패시터 제조방법에 관한 것으로, 특히 이온주입 등의 물리적인 방법으로 커패시터 하부전극에 천공을 형성하여 커패시터의 정전용량을 증대시키는데 적당하도록 한 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor manufacturing method, and more particularly, to a capacitor manufacturing method suitable for increasing the capacitance of a capacitor by forming a perforation in a capacitor lower electrode by a physical method such as ion implantation.

도1a 내지 도1c는 종래 커패시터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막, 질화막, 산화막 적층구조의 절연층(2)을 형성하고, 그 절연층(2)에 콘택홀을 형성하여 상기 기판(1)의 특정영역을 노출시킨 후, 그 노출된 기판(1)과 절연층(2)의 상부전면에 다결정실리콘(3)과 산화막(4)을 증착한 후, 패터닝하여 상기 기판(1)에 연결되는 플러그(3) 및 그 플러그(3)의 상부에 위치하는 산화막 패턴(4)을 형성하고, 그 산화막 패턴(4) 및 절연층(2)의 상부전면에 다결정실리콘(5)을 증착하는 단계(도1a)와; 상기 다결정실리콘(5)을 건식식각하여 상기 산화막 패턴(4)과 플러그(3)의 측면에 다결정실리콘 측벽(5)을 형성하는 단계(도1b)와; 상기 산화막 패턴(4)과 상기 절연층(2)의 상부구조인 산화막을 제거하고, 상기 다결정실리콘 측벽(5)과 플러그(3)의 전면에 유전막(6)과 다결정실리콘(7)을 순차적으로 증착하는 단계(도1c)를 포함하여 구성된다.1A to 1C are cross-sectional views of a manufacturing process of a conventional capacitor, and as shown therein, an insulating layer 2 having an oxide film, a nitride film, and an oxide film stacked structure is formed on the substrate 1, and the insulating layer 2 is formed. A contact hole is formed in the substrate 1 to expose a specific region, and then the polysilicon 3 and the oxide film 4 are deposited on the exposed entire surface of the substrate 1 and the insulating layer 2. And patterning to form a plug (3) connected to the substrate (1) and an oxide film pattern (4) located above the plug (3), the oxide film pattern (4) and the upper front surface of the insulating layer (2) Depositing polysilicon 5 on (FIG. 1A); Dry etching the polysilicon (5) to form a polysilicon sidewall (5) on the side surfaces of the oxide film pattern (4) and the plug (3); The oxide layer, which is an upper structure of the oxide layer pattern 4 and the insulating layer 2, is removed, and the dielectric layer 6 and the polysilicon 7 are sequentially disposed on the polysilicon sidewall 5 and the plug 3. It comprises a deposition step (Fig. 1c).

이하, 상기와 같은 종래 커패시터 제조방법을 좀 더 상세히 설명한다.Hereinafter, a conventional capacitor manufacturing method as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부전면에 산화막, 질화막, 산화막을 순차적으로 증착하여, ONO구조의 절연층(2)을 형성한다.First, as shown in FIG. 1A, an oxide film, a nitride film, and an oxide film are sequentially deposited on the upper surface of the substrate 1 to form an insulating layer 2 having an ONO structure.

그 다음, 사진식각공정을 통해 상기 절연층(2)에 콘택홀을 형성하여 상기 기판(1)의 일부영역을 노출시킨다.Next, a contact hole is formed in the insulating layer 2 through a photolithography process to expose a portion of the substrate 1.

그 다음, 다결정실리콘(3)을 상기 콘택홀의 내부와 상기 절연층(2)의 상부전면에 증착한다. 이때 커패시터의 용량을 감안하여 그 다결정실리콘(3)은 콘택홀을 모두 채우지 않도록 얇게 증착한다.Then, polysilicon 3 is deposited inside the contact hole and the top surface of the insulating layer 2. At this time, considering the capacity of the capacitor, the polysilicon 3 is deposited thinly so as not to fill all of the contact holes.

그 다음, 상기 다결정실리콘(3)의 상부전면에 산화막(4)을 두껍게 증착하여 상기 콘택홀을 모두 채우며, 역시 커패시터의 용량을 감안하여 두껍게 형성한다. Then, the oxide film 4 is thickly deposited on the upper surface of the polysilicon 3 to fill all of the contact holes, and also thickly formed in consideration of the capacitance of the capacitor.

그 다음, 상기 산화막(4)과 다결정실리콘(3)을 패터닝하여 상기 콘택홀을 통해 상기 기판(1)과 접속되며, 상기 절연층(2)의 상부일부에 소정의 면적을 갖는 플러그(3)를 형성하고, 그 플러그(3)의 상부에 위치하는 산화막 패턴(4)을 형성한다.Then, the oxide film 4 and the polysilicon 3 are patterned and connected to the substrate 1 through the contact hole, and the plug 3 having a predetermined area on an upper portion of the insulating layer 2. Is formed, and the oxide film pattern 4 which is located above the plug 3 is formed.

그 다음, 상기 산화막 패턴(4)과 절연층(2)의 상부전면에 다결정실리콘(5)을 증착한다.Next, polysilicon 5 is deposited on the upper surface of the oxide layer pattern 4 and the insulating layer 2.

그 다음, 도1b에 도시한 바와 같이 상기 다결정실리콘(5)을 건식식각하여 상기 산화막 패턴(4)과 플러그(3)의 측면에 다결정실리콘 측벽(5)을 형성한다.Next, as shown in FIG. 1B, the polysilicon 5 is dry etched to form polysilicon sidewalls 5 on the side surfaces of the oxide film pattern 4 and the plug 3.

그 다음, 도1c에 도시한 바와 같이 상기 측벽(5)의 형성으로 노출되는 산화막 패턴(4)과 ONO구조의 최상층인 산화막의 일부영역을 습식식각한다. 이와 같은 식각으로 절연층(2)의 질화막이 노출되며, 상기 플러그(3)의 일부가 전면에 노출된다. 이와 같이 노출되는 플러그(3)와 상기 다결정실리콘 측벽(5)을 커패시터의 하부전극으로 사용하며, 상기 측벽(5)의 형성으로 그 표면적은 증가된다.Next, as shown in FIG. 1C, the oxide film pattern 4 exposed by the formation of the sidewall 5 and a partial region of the oxide film that is the uppermost layer of the ONO structure are wet-etched. In this manner, the nitride film of the insulating layer 2 is exposed, and a part of the plug 3 is exposed on the entire surface. The exposed plug 3 and the polysilicon sidewall 5 are used as the lower electrode of the capacitor, and the surface area thereof is increased by the formation of the sidewall 5.

그 다음, 상기 커패시터의 하부전극인 플러그(3)와 다결정실리콘 측벽(5)의 상부전면에 유전막(6)을 증착하고, 그 유전막(6)의 상부전면에 커패시터 상부전극인 다결정실리콘(7)을 증착한다.Next, the dielectric film 6 is deposited on the upper surface of the plug 3 and the polysilicon sidewall 5 of the lower electrode of the capacitor, and the polysilicon 7 of the capacitor upper electrode is formed on the upper surface of the dielectric film 6. Deposit.

그러나, 상기와 같은 종래 커패시터 제조방법은 반도체 소자의 집적화가 가속화되면서 좀더 적은 면적에 일정한 정전용량을 갖는 커패시터를 제조해야 하나, 산화막 패턴의 측면에 측벽을 형성하는 크기는 제한이 있어 반도체 장치의 집적화에 따라 사용 수 없는 문제점이 있었다.However, in the conventional capacitor manufacturing method as described above, as the integration of semiconductor devices is accelerated, a capacitor having a constant capacitance in a smaller area should be manufactured. However, the size of the sidewalls formed on the side surface of the oxide film pattern is limited, resulting in the integration of semiconductor devices. There was a problem that can not be used.

이와 같은 문제점을 감안한 본 발명은 상기 산화막 패턴의 측면에 형성하는 다결정실리콘의 구조를 변경하여 정전용량을 증가시킬 수 있는 커패시터 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a capacitor manufacturing method capable of increasing capacitance by changing a structure of a polysilicon formed on a side of the oxide film pattern.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 커패시터 제조방법은 절연막 상에 콘택홀을 통해 기판과 연결되도록 다결정실리콘으로 이루어진 플러그와 상기 플러그의 상부에 위치하는 산화막 패턴을 형성하는 단계와; 상기 산화막 패턴과 절연막의 상부전면에 상기 플러그의 측면과 접촉되게 다결정실리콘을 증착하고 물리적으로 손상시켜 표면에 다수의 단차를 가져 표면적이 증가된 다결정실리콘층을 형성하는 단계와; 상기 표면적이 증가된 상기 다결정실리콘층을 건식식각하여 상기 산화막 패턴의 측면에만 잔류시키면서 잔류하는 다결정실리콘의 표면을 이온 주입 방법 또는 센드 블라스트(SEND BLAST) 방법에 의해 손상시켜 상기 플러그의 측면과 접촉되는 다수의 천공을 갖는 다결정실리콘 측벽을 형성하는 단계와; 상기 산화막 패턴을 제거하고 상기 다결정실리콘 측벽 및 플러그의 상부에 유전막과 다결정실리콘을 순차적으로 증착하는 단계로 이루어진다.
그리고, 물리적인 손상에 의해 표면에 단차가 형성된 다결정실리콘 측벽을 산화시켜 표면 단차의 깊이 및 넓이를 확대하는 단계를 더 포함한다.
이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Capacitor manufacturing method according to the present invention for achieving the above object comprises the steps of forming a plug formed of polycrystalline silicon on the insulating film and an oxide film pattern located on top of the plug to be connected to the substrate through a contact hole; Depositing and physically damaging the polysilicon on the oxide pattern and the upper front surface of the insulating layer to form a polysilicon layer having a plurality of steps on the surface thereof to increase the surface area; Dry etching the polysilicon layer having the increased surface area and remaining only on the side surface of the oxide layer pattern may damage the surface of the remaining polysilicon layer by an ion implantation method or a send blast method to contact the side surface of the plug. Forming a polysilicon sidewall having a plurality of perforations; Removing the oxide layer pattern and sequentially depositing a dielectric layer and polysilicon on the polysilicon sidewall and the plug.
The method further includes oxidizing the polysilicon sidewall having the step formed on the surface by physical damage to enlarge the depth and the width of the surface step.
If described in detail with reference to the accompanying drawings, the present invention as follows.

도2a 내지 도2d는 본 발명 커패시터 제조공정 수순단면도로서, 이에 도시한 바와 같이 종래와 동일한 방법으로 기판(1)의 상부에 산화막, 질화막, 산화막 적층구조의 절연층(2)을 형성하고, 그 절연층(2)에 콘택홀을 형성한 후, 그 콘택홀을 통해 기판(1)에 접속되는 플러그(3)와 그 플러그(3)의 상부에 위치하는 산화막 패턴(4)을 형성하고, 그 산화막 패턴(4), 플러그(3)의 측면과 절연층(2)의 상부전면에 다결정실리콘(5)을 증착하는 단계(도2a)와; 상기 다결정실리콘(5)에 불순물이온을 주입하여 그 다결정실리콘(5)에 물리적인 손상을 주어 그 다결정실리콘(5)의 표면을 균일하지 않게 만드는 단계(도2b)와; 상기 표면이 불균일한 다결정실리콘(5)을 에치백하여 상기 산화막 패턴(4)의 측면에 다수의 천공이 형성된 다결정실리콘 측벽(5)을 형성하는 단계(도2c)와; 상기 산화막 패턴(4)과 절연층(2)의 최상층인 산화막을 습식식각으로 제거하고, 상기 플러그(3)와 천공이 형성된 다결정실리콘 측벽(5)의 상부전면에 유전막(6)을 증착하고, 그 유전막(6)의 상부에 다결정실리콘(7)을 증착하는 단계(도2d)로 구성된다.2A to 2D are cross-sectional views of a capacitor manufacturing process according to the present invention. As shown therein, an insulating layer 2 having an oxide film, a nitride film, and an oxide film stacked structure is formed on the substrate 1 in the same manner as the conventional method. After forming a contact hole in the insulating layer 2, a plug 3 connected to the substrate 1 through the contact hole and an oxide film pattern 4 positioned on the plug 3 are formed. Depositing polycrystalline silicon (5) on the oxide film pattern (4), the side of the plug (3) and the top surface of the insulating layer (2); Implanting impurity ions into the polysilicon 5 to cause physical damage to the polysilicon 5, thereby making the surface of the polysilicon 5 uneven (FIG. 2B); Etching back the polysilicon 5 having an uneven surface to form a polysilicon sidewall 5 having a plurality of perforations formed on the side of the oxide film pattern 4 (FIG. 2C); The oxide layer, which is the uppermost layer of the oxide layer pattern 4 and the insulating layer 2, is removed by wet etching, and the dielectric layer 6 is deposited on the upper surface of the polysilicon sidewall 5 on which the plug 3 and the perforation are formed. The polycrystalline silicon 7 is deposited on the dielectric film 6 (Fig. 2D).

이하, 상기와 같은 본 발명 커패시터 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing the capacitor of the present invention as described above will be described in more detail.

먼저, 도2a에 도시한 바와 같이 종래와 동일한 방법으로, 기판(1)의 상부전면에 산화막, 질화막, 산화막을 순차적으로 증착하여, ONO구조의 절연층(2)을 형성한다.First, as shown in FIG. 2A, an oxide film, a nitride film, and an oxide film are sequentially deposited on the upper surface of the substrate 1 in the same manner as in the prior art to form an insulating layer 2 having an ONO structure.

그 다음, 사진식각공정을 통해 상기 절연층(2)에 콘택홀을 형성하여 상기 기판(1)의 일부영역을 노출시킨다.Next, a contact hole is formed in the insulating layer 2 through a photolithography process to expose a portion of the substrate 1.

그 다음, 다결정실리콘(3)을 상기 콘택홀의 내부와 상기 절연층(2)의 상부전 면에 증착한다. 이때 커패시터의 용량을 감안하여 그 다결정실리콘(3)은 콘택홀을 모두 채우지 않도록 얇게 증착한다.Then, polysilicon 3 is deposited on the inside of the contact hole and on the upper surface of the insulating layer 2. At this time, considering the capacity of the capacitor, the polysilicon 3 is deposited thinly so as not to fill all of the contact holes.

그 다음, 상기 다결정실리콘(3)의 상부전면에 산화막(4)을 두껍게 증착하여 상기 콘택홀을 모두 채우며, 역시 커패시터의 용량을 감안하여 두껍게 형성한다. Then, the oxide film 4 is thickly deposited on the upper surface of the polysilicon 3 to fill all of the contact holes, and also thickly formed in consideration of the capacitance of the capacitor.

그 다음, 상기 산화막(4)과 다결정실리콘(3)을 패터닝하여 상기 콘택홀을 통해 상기 기판(1)과 접속되며, 상기 절연층(2)의 상부일부에 소정의 면적을 갖는 플러그(3)를 형성하고, 그 플러그(3)의 상부에 위치하는 산화막 패턴(4)을 형성한다.Then, the oxide film 4 and the polysilicon 3 are patterned and connected to the substrate 1 through the contact hole, and the plug 3 having a predetermined area on an upper portion of the insulating layer 2. Is formed, and the oxide film pattern 4 which is located above the plug 3 is formed.

그 다음, 상기 산화막 패턴(4)과 절연층(2)의 상부전면에 다결정실리콘(5)을 증착한다.Next, polysilicon 5 is deposited on the upper surface of the oxide layer pattern 4 and the insulating layer 2.

그 다음, 도2b에 도시한 바와 같이 이온주입법 또는 센드 블라스트(SEND BLAST)법을 이용하여 상기 다결정실리콘(5)에 물리적인 손상을 준다. 이와 같은 손상에 의해 상기 다결정실리콘(5)의 표면에는 다수의 단차가 발생한다. 이와 같이 물리적으로 손상된 다결정실리콘(5)을 산화시키면 그 다결정실리콘(5)의 표면의 단차는 그 넓이와 깊이에서 더욱 차이를 나타낸다.Next, as shown in FIG. 2B, the polycrystalline silicon 5 is physically damaged by using an ion implantation method or a send blast method. Such damage causes a large number of steps on the surface of the polysilicon 5. When the physically damaged polysilicon 5 is oxidized in this manner, the level difference of the surface of the polysilicon 5 is further different in width and depth.

그 다음, 도2c에 도시한 바와 같이 상기 다결정실리콘(5)을 건식식각하여, 상기 산화막 패턴(4)의 측면에 위치하는 다결정실리콘 측벽(5)을 형성한다. 이때 다결정실리콘 측벽(5)은 상기 물리적인 손상과 산화공정에 의해 단차가 낮아진 영역이 완전히 식각되어 측벽(5)에는 다수의 천공을 갖게 된다.Next, as shown in FIG. 2C, the polysilicon 5 is dry etched to form a polysilicon sidewall 5 positioned on the side surface of the oxide film pattern 4. At this time, the polysilicon sidewall 5 has a plurality of perforations in the sidewall 5 because the region where the step difference is lowered due to the physical damage and oxidation process is completely etched.

도3은 상기 도2c에 도시한 다결정실리콘 측벽(5)의 입체도로서, 이에 도시한 바와 같이 단면도에서는 잘 표시되지 않지만 다수의 천공이 형성되어 있음을 알 수 있다.FIG. 3 is a three-dimensional view of the polysilicon sidewall 5 shown in FIG. 2C. As shown in FIG.

그 다음, 도2d에 도시한 바와 같이 상기 다결정실리콘 측벽(5)의 형성으로 노출되는 산화막 패턴(4)과 절연층(2)의 최상층인 산화막을 습식식각하여 절연층(2)의 중간층인 질화막과, 콘택홀 내에 형성되었던 플러그(3)의 일부 및 플러그(3) 상부, 다수의 천공을 갖는 다결정실리콘 측벽(5)을 노출시키게 된다.Next, as shown in FIG. 2D, the oxide film pattern 4 exposed through the formation of the polysilicon sidewall 5 and the oxide film that is the uppermost layer of the insulating layer 2 are wet-etched to form a nitride film that is an intermediate layer of the insulating layer 2. And a portion of the plug 3 formed in the contact hole, the polysilicon sidewall 5 having the upper portion of the plug 3 and a plurality of perforations.

이와 같이 다결정실리콘 측벽(5)에 천공을 형성하여, 종래에 비해 표면적을 증가 시킬 수 있으며, 그 다결정실리콘 측벽(5)의 상부에 유전막(6)을 증착한다. As described above, perforations are formed on the polysilicon sidewalls 5 to increase the surface area, and the dielectric film 6 is deposited on the polysilicon sidewalls 5.

이때, 천공이 형성된 영역에는 그 천공의 내부측에도 유전막(6)이 증착되어 표면적을 실질적으로 확장한다.At this time, in the region where the perforations are formed, the dielectric film 6 is also deposited on the inner side of the perforations to substantially expand the surface area.

그 다음, 상기 유전막(6)의 상부에 다결정실리콘(7)을 증착한다. 이와 같은 다결정실리콘(7)의 증착으로 상기 유전막(6)이 형성된 천공은 모두 채워진다.Next, polysilicon 7 is deposited on top of the dielectric film 6. As a result of the deposition of the polysilicon 7, all the perforations in which the dielectric film 6 is formed are filled.

상기한 바와 같이 본 발명 커패시터 제조방법은 커패시터 하부전극에 물리적인 손상을 주어 다수의 천공을 형성하여, 그 커패시터의 하부전극 면적을 실질적으로 확장시킴으로써, 동일면적을 차지하는 커패시터의 정전용량을 증가시키는 효과가 있다.As described above, the method of manufacturing a capacitor according to the present invention physically damages a capacitor lower electrode to form a plurality of perforations, thereby substantially expanding the lower electrode area of the capacitor, thereby increasing the capacitance of the capacitor occupying the same area. There is.

Claims (3)

절연막 상에 콘택홀을 통해 기판과 연결되도록 다결정실리콘으로 이루어진 플러그와 상기 플러그의 상부에 위치하는 산화막 패턴을 형성하는 단계와; Forming a plug made of polycrystalline silicon on the insulating film and an oxide film pattern positioned on the plug to be connected to the substrate through a contact hole; 상기 산화막 패턴과 절연막의 상부전면에 상기 플러그의 측면과 접촉되게 다결정실리콘을 증착하고 물리적으로 손상시켜 표면에 다수의 단차를 가져 표면적이 증가된 다결정실리콘층을 형성하는 단계와;Depositing and physically damaging the polysilicon on the oxide pattern and the upper front surface of the insulating layer to form a polysilicon layer having a plurality of steps on the surface thereof to increase the surface area; 상기 표면적이 증가된 상기 다결정실리콘층을 건식식각하여 상기 산화막 패턴의 측면에만 잔류시키면서 잔류하는 다결정실리콘의 표면을 이온 주입 방법 또는 센드 블라스트(SEND BLAST) 방법에 의해 손상시켜 상기 플러그의 측면과 접촉되는 다수의 천공을 갖는 다결정실리콘 측벽을 형성하는 단계와; Dry etching the polysilicon layer having the increased surface area and remaining only on the side surface of the oxide layer pattern may damage the surface of the remaining polysilicon layer by an ion implantation method or a send blast method to contact the side surface of the plug. Forming a polysilicon sidewall having a plurality of perforations; 상기 산화막 패턴을 제거하고 상기 다결정실리콘 측벽 및 플러그의 상부에 유전막과 다결정실리콘을 순차적으로 증착하는 단계로 이루어진 것을 특징으로 하는 커패시터 제조방법.Removing the oxide layer pattern and sequentially depositing a dielectric layer and polysilicon on the polysilicon sidewall and the plug. 삭제delete 제 1항에 있어서, 상기 물리적인 손상에 의해 표면에 단차가 형성된 상기 다결정실리콘 측벽을 산화시켜 표면 단차의 깊이 및 넓이를 확대하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 제조방법.The method of claim 1, further comprising oxidizing the polysilicon sidewall having a step formed on the surface by the physical damage to enlarge the depth and width of the step.
KR1019990015461A 1999-04-29 1999-04-29 Manufacturing method for capacitor KR100587030B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990015461A KR100587030B1 (en) 1999-04-29 1999-04-29 Manufacturing method for capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990015461A KR100587030B1 (en) 1999-04-29 1999-04-29 Manufacturing method for capacitor

Publications (2)

Publication Number Publication Date
KR20000067554A KR20000067554A (en) 2000-11-25
KR100587030B1 true KR100587030B1 (en) 2006-06-07

Family

ID=19582955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015461A KR100587030B1 (en) 1999-04-29 1999-04-29 Manufacturing method for capacitor

Country Status (1)

Country Link
KR (1) KR100587030B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054047A (en) * 1995-12-26 1997-07-31 김광호 Manufacturing Method of Semiconductor Device Having Cylindrical Capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054047A (en) * 1995-12-26 1997-07-31 김광호 Manufacturing Method of Semiconductor Device Having Cylindrical Capacitor

Also Published As

Publication number Publication date
KR20000067554A (en) 2000-11-25

Similar Documents

Publication Publication Date Title
CN110707083B (en) Semiconductor memory device and method of forming the same
KR100288507B1 (en) Manufacturing method of semiconductor device
KR19980064673A (en) Pad stack with polysilicon etch stops to remove the TEOS mask using reactive ion etching
KR100604555B1 (en) Method of forming a capacitor in a semiconductor device
US5872048A (en) Processing methods of forming an electrically conductive plug to a node location
KR100587030B1 (en) Manufacturing method for capacitor
KR100885483B1 (en) Capacitor and method for fabrication of the same
KR100554835B1 (en) Method of manufacturing a flash device
KR100895374B1 (en) Method for manufacturing semiconductor device
KR100351989B1 (en) Capacitor forming method of semiconductor device
KR100226765B1 (en) Method of manufacturing semiconductor device
KR100691484B1 (en) Method for fabricating plug in semiconductor device
KR100831671B1 (en) Method for forming isolation of semiconductor device
KR100532980B1 (en) Capacitor forming method
KR100210854B1 (en) Method of manufacturing capacitor
KR100968146B1 (en) Method for forming of capacitor
KR100269276B1 (en) Trench forming method, element isolation method using the trench and manufacturingg method of semiconductor device
KR100603249B1 (en) Method for fabricating floating gate of flash memory
KR100870338B1 (en) Capacitor of semiconductor and method using the same
KR100290484B1 (en) Method for forming charge storage electrode of semiconductor device
KR100367732B1 (en) Manufacturing method for capacitor
JP3166750B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100290779B1 (en) Method for forming charge storage electrode of DRAM device
KR930009584B1 (en) Method for manufacturing a capacitor
KR20040059998A (en) Method for manufacturing isolation layer in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee