KR100583653B1 - 반도체 장치의 단자 패드에 도전볼을 탑재하는 장치 및 방법 - Google Patents

반도체 장치의 단자 패드에 도전볼을 탑재하는 장치 및 방법 Download PDF

Info

Publication number
KR100583653B1
KR100583653B1 KR1020000022922A KR20000022922A KR100583653B1 KR 100583653 B1 KR100583653 B1 KR 100583653B1 KR 1020000022922 A KR1020000022922 A KR 1020000022922A KR 20000022922 A KR20000022922 A KR 20000022922A KR 100583653 B1 KR100583653 B1 KR 100583653B1
Authority
KR
South Korea
Prior art keywords
adsorption
substrate
conductive
mask plate
head
Prior art date
Application number
KR1020000022922A
Other languages
English (en)
Other versions
KR20000071865A (ko
Inventor
나까지마기요노리
후지모리요시하루
Original Assignee
신꼬오덴기 고교 가부시키가이샤
아스리트 에프에이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤, 아스리트 에프에이 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20000071865A publication Critical patent/KR20000071865A/ko
Application granted granted Critical
Publication of KR100583653B1 publication Critical patent/KR100583653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manipulator (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 웨이퍼 또는 다른 기판에 집적 형성된 반도체 장치 또는 다른 전자 장치의 단자 패드에 단일 흡착판을 사용하여 땜납볼 또는 다른 도전볼을 탑재하는 장치와 방법에 관한 것이다.
장치는 흡착 헤드, 최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되고, 헤드에 부착되어 도전볼을 흡착하는 흡착공을 갖는 흡착판, 흡착판의 일측에 부착되고, 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 가짐으로써 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되도록 하는 마스크판을 포함하는 흡착 장치를 갖는다.
흡착 장치, 도전볼

Description

반도체 장치의 단자 패드에 도전볼을 탑재하는 장치 및 방법{APPARATUS AND PROCESS FOR MOUNTING CONDUCTOR BALLS ON TERMINAL PADS OF SEMICONDUCTOR DEVICES}
도1은 볼 그리드 어레이(BGA)식 반도체 장치를 나타내는 단면도.
도2는 반도체 웨이퍼에 형성된 반도체 장치의 단자 패드에 탑재될 도전볼을 흡착하는 종래의 흡착 장치를 나타낸 것으로, 볼을 향해 하강 중일 때의 단면도.
도3은 도2의 흡착 장치를 나타낸 것으로 장치가 볼을 흡착할 때의 단면도.
도4는 칩 사이즈 패키지(CSP)를 나타내는 단면도.
도5는 반도체 장치가 형성된 반도체 웨이퍼를 나타내는 것으로, 도5a는 전체 평면도이고, 도5b는 도5a의 P부분의 부분 확대 평면도.
도6은 본 발명의 바람직한 실시예에 의한 흡착 장치를 나타내는 것으로, 도6a는 전체 단면도이고, 도6b는 도6a의 P부분의 부분 확대 단면도.
도7은 흡착판과 이 흡착판을 부분 마스킹하는 마스크판을 나타내는 것으로, 도7a는 전체 평면도이고, 도7b는 도7a의 P부분의 부분 확대 평면도.
도8은 본 발명의 바람직한 실시예에 의한 반도체 장치의 단자 패드에 땜납볼을 탑재하는 장치를 나타내는 평면도.
도9는 도8에 나타낸 장치를 사용하여 본 발명에 의한 땜납볼을 탑재하는 공정을 나타내는 순서도.
도10은 본 발명의 다른 바람직한 실시예에 의한 흡착 장치를 나타내는 단면도.
도11은 도10에 나타낸 흡착 장치를 사용하여 본 발명에 의한 땜납볼을 탑재하는 공정을 나타내는 순서도.
도12 역시 도10에 나타낸 흡착 장치를 사용하여 본 발명에 의한 땜납볼을 탑재하는 공정을 나타내는 순서도.
도13은 본 발명의 바람직한 실시예에 의한 흡착 장치를 나타내는 단면도.
도14는 본 발명의 바람직한 실시예에 의한 반도체 장치의 단자 패드에 땜납볼을 탑재하는 장치를 나타내는 평면도.
도15는 도14에 나타낸 장치를 사용하여 본 발명에 의한 땜납볼을 탑재하는 공정을 나타내는 순서도.
본 발명은 단일 반도체 웨이퍼 또는 다른 기판에 집적 형성된 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 개수의 장치를 포함하는 기판의 구역에 대해 단계별로 도전볼을 탑재하는 장치와 방법에 관한 것이다. 본 발명은 또한 장치 및 방법에서 바람직하게 사용되는 흡착 장치와 흡착 장치에 적절히 사용되는 마스크판에 관한 것이다.
도1은 회로 기판(102)의 일측에 외부 접속 단자를 형성하는 단자 패드(108)에 본딩되는 구상 단자, 즉 땜납볼(110)을 갖는 BGA(볼 그리드 어레이)식의 종래의 반도체 장치(100)를 나타낸다. 단자 패드(108)는 회로 기판(102)의 타측에서, 일단이 반도체 칩(104)에 와이어 본딩되는 도전 배선 패턴(106)의 타단을 이룬다.
땜납볼(110)을 단자 패드(108)에 탑재하기 위해서, USP5,284,287에 개시된 땜납볼(110)을 흡착하는 흡착 장치를 도2에 나타낸다.
흡착 장치(100)는 회로 기판(102)의 단자 패드(108)에 대응하는 위치에서 관통하는 흡착공(112)을 갖고, 땜납볼(110)보다 직경이 작은 흡착판(114)을 포함하며, 이 흡착판(114)은 흡착공(112)을 배기시켜 개방단에서 땜납볼(110)을 흡착하는 진공 펌프계에 접속된다.
도3에 나타낸 바와 같이, 흡착공(112)이 배기되어 용기(116)에 담긴 땜납볼(110)을, 1개의 땜납볼(110)을 1개의 흡착공(112)으로 흡착하게 된 다음, 흡착판(114)을 흡착된 땜납볼(110)이 대응하는 단자 패드(108)에 밀착되도록 이동하고, 흡착공(112)은 배기 해제되어 땜납볼(110)을 단자 패드(108)로 해방함으로써 땜납볼(110)이 단자 패드(108)에 탑재된다.
도4에 나타낸 바와 같이, 칩 사이즈 패키지(CSP)(200)는 패키징된 반도체 칩(202)과 거의 동일한 크기를 갖고, 반도체 칩(202)은 일단이 칩의 전극 단자(204)에 전기 접속되고, 타단이 구상 외부 접속 단자를 제공하는 땜납볼(208)이 탑재되는 단자 패드를 형성하는 도전 패턴(206)을 그 일측에 갖는다. 도전 패턴(206)이 수지막(210)의 일측에 형성된다. 탄성 수지층(212)이 도전 패턴(206)과 전극 단자(204)가 형성된 반도체 칩(202)의 표면 사이에 개재되어, CSP(200)가 탑재된 마더보드와 반도체 칩(202) 간의 열팽창 계수차에 의해 생성된 열응력을 흡수한다.
전극 단자(204)에 접속된 도전 패턴(206)의 상기 단부는 수지막(210)의 모서리로부터 튀어나와 패키지 수지(214)에 의해 전극 단자(204)와 함께 밀봉 즉 패키징된다.
도4에 나타낸 CSP(200)는 도1에 나타낸 BGA식 반도체 장치보다 작으며, 도5에 나타낸 바와 같이 웨이퍼(300)에 형성된 최다의 반도체 소자에 최다의 CSP(200)를 형성하여 제조되고, 다이싱 또는 커팅함으로써 개개의 CSP(200)로 된다. 도5a는 웨이퍼(300)의 전체 영역을 나타내고, 도5b는 웨이퍼(300)의 동그라미친 P부분을 나타내는 부분 확대도이다.
웨이퍼(300)를 다이싱하기 전에, 땜납볼(208)이 그 위에 형성된 반도체 장치, 즉 CSP(200)의 단자 패드에 탑재된다. 땜납볼(208)은 도2 및 도3에 나타낸 흡착 장치를 사용하여 신속하게 탑재된다.
웨이퍼(300)는 흡착 장치의 흡착판(114)과 모양 및 크기가 동일한 복수의 구역(302a~302l)으로 가상적으로 분할되고, 땜납볼(208)의 탑재는 구역별로 수행되는데, 왜냐하면 흡착판(114)은 필요한 평탄성 및 다른 정확성을 보장하면서도, 실제로 양산이 가능하도록 크기로 제한되기 때문이다.
웨이퍼(300)는 12개의 구역(302a~302l)을 포함하며, 4개의 구역(302c, 302d, 302i, 302j)은 이들 4개 구역을 완전히 채우는 일군의 반도체 장치(200)(대응하는 반도체 소자(202)를 도5에 나타냄)에 의해 차지되는 영역을 갖으므로, 이들 4개 구역의 장치 차지 영역은 동일한 모양과 크기, 즉 단일 패턴을 가진다. 반대로 8개 구역(302a, 302b, 302e, 302f, 302g, 302h, 302k, 302l)은 이들 8개의 구역을 불완전하게 채우는 반도체 장치(200)에 의해 차지되는 영역을 갖으므로, 이들 8개 구역의 장치 차지 영역은 구역 간에 모양 및 크기가 상이하여, 8개의 패턴을 갖는다.
9개의 상이한 패턴에 배열된 반도체 장치(200)의 단자 패드에 땜납볼(208)을 탑재하려면, 9개의 상이한 배턴으로 배열된 흡착공(112)을 갖는 흡착판(114)을 마련할 필요가 있다.
흡착판(114)은 제조 비용이 높고, 반도체 장치를 생산하는 비용은 다양한 유형의 흡착판을 준비함으로써 크게 상승된다.
도2 및 도3에 나타낸 흡착 장치는 흡착판(114)이 장치 몸체에 고정되어 흡착판(114)의 교체가 불가능하여, 신속하게 흡착판(114)을 교체하여 소망의 단자 패드에 신속하게 땜납볼(208)을 탑재하기가 매우 어렵거나,사실상 불가능하다.
본 발명의 목적은 반도체 웨이퍼 또는 다른 기판에 집적 형성된 반도체 장치 또는 다른 전자 장치의 단자 패드에 단일 흡착판을 사용하여 땜납볼 또는 다른 도전볼을 탑재하는 장치와 방법을 제공하는 것이다.
도5에 나타낸 반도체 웨이퍼는 구역 간에 상이한 장치(200)가 차지하는 영역을 제외하고는 반도체 장치(200)는 단자 패드의 피치나 다른 파라미터에 있어 서로 공통인 구역(302a~302l)을 갖는다.
따라서 본 발명에 의하면, 최다의 장치를 포함하는 영역(302c, 302d, 302i, 302j)에 존재하는 장치의 단자 패드와 모양 및 크기가 대응하도록 배열된 흡착공을 갖는 마스크판과, 다른 구역의 장치가 차지하는 영역과 모양 및 크기가 일치하는 개구를 갖는 마스크판으로 부분 마스킹한 흡착판을 사용함으로써, 도전볼을 단자 패드에 구역별로, 즉 구역에 대해 단계별로 단일 흡착판으로 신속하게 탑재할 수 있고, 반면에 장치가 차지하는 영역이 모양 및 크기에 있어 서로 상이한 구역 간에는 마스크판을 다른 것으로 교체한다.
제1태양에 의하면, 본 발명은 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 장치로서,
흡착 헤드,
최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되어 도전볼을 흡착하는 흡착공을 가지며, 헤드에 부착되는 흡착판,
흡착판의 일측에 부착되고, 상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 가짐으로써 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되도록 하는 마스크판
을 포함하는 흡착 장치를 갖는다.
제2태양에 의하면, 본 발명은 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 장치로서,
흡착 헤드,
최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되어 도전볼을 흡착하는 흡착공을 가지며, 헤드에 부착되는 흡착판,
도전볼을 담으며 도전볼을 출입시키는 개방단을 갖는 용기,
용기의 개방단에 부착되고, 상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 갖는 마스크판,
헤드를 움직여 흡착판을 마스크판과 밀착 또는 이격시킴으로써, 헤드가 이동하여 흡착판이 마스크와 밀착될 때에 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되게 하는 수단
을 포함하는 흡착 장치를 갖는다.
제3태양에 의하면, 본 발명은 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 장치의 흡착 장치에 적용될 수 있는 것으로서,
상기 마스크판은 최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하고, 도전볼을 흡착하는 흡착공을 갖으며, 흡착 장치의 흡착 헤드에 부착된 흡착판의 일측에 부착될 수 있고,
상기 마스크판은 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 가짐으로써 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착한다.
제4태양에 의하면, 본 발명은 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 방법으로서,
흡착 헤드,
최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되어 도전볼을 흡착하는 흡착공을 가지며, 헤드에 부착되는 흡착판,
흡착판의 일측에 부착될 수 있고, 상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역에 대응하여 모양 및/또는 위치가 상이한 개구를 각각 가짐으로써 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되게 하는 복수의 마스크판 세트
를 포함하는 흡착 장치를 사용하는 단계와,
흡착판의 일측에 부착된 마스크판 중 하나를 개구의 모양 및/또는 위치가 다른 것으로 교체함으로써 다른 일구역에 포함된 장치의 단자 패드에 도전볼을 탑재하는 단계
를 포함한다.
제5태양에 의하면, 본 발명은 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 방법으로서,
흡착 헤드,
최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되어 도전볼을 흡착하는 흡착공을 가지며, 헤드에 부착되는 흡착판,
도전볼을 담으며 도전볼을 출입시키는 개방단을 갖는 용기,
용기의 개방단에 부착되고, 상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 갖는 마스크판,
헤드를 움직여 흡착판을 마스크판과 밀착 또는 이격시킴으로써, 헤드가 이동하여 흡착판이 마스크와 밀착될 때에 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되게 하는 수단
을 포함하는 흡착 장치를 사용하는 단계와,
용기의 개방단에 부착된 마스크판 중 하나를 개구의 모양 및/또는 위치가 다른 것으로 교체함으로써 다른 일구역에 포함된 장치의 단자 패드에 도전볼을 탑재하는 단계
를 포함한다.
흡착판과 마스크판이 헤드로부터 떨어질 수 있고, 마스크판이 헤드에 부착된 흡착판의 내측면에 부착되거나, 마스크판이 헤드에 고정된 흡착판의 내측면 또는 외측면에 부착되면, 마스크판이 용이하게 서로 교체될 수 있다.
바람직하게는 모양 및 크기가 동일하고, 모양 및/또는 위치에 있어 서로 상이한 개구를 각각 갖는 복수의 마스크판 세트를 마련한다. 이에 따라 흡착 장치에 부착된 마스크판을 신속하게 서로 교체할 수 있고, 기판의 다른 구역에 존재하는 반도체 장치의 단자 패드에 도전볼을 신속하게 탑재할 수 있다.
또한 바람직하게는 흡착판 및/또는 마스크판은 가장자리부의 헤드로의 진공 흡착에 의해 헤드에 부착된다. 이에 따라 흡착판 및/또는 마스크판을 신속하게 착탈할 수 있다.
(실시예)
도6은 도5에 나타낸 단일 반도체 웨이퍼(300)에 형성된 최다의 반도체 장 치(202)에 구상(球狀) 연결 단자를 형성하기 위해 땜납볼(208)을 탑재하는 데에 바람직하게 이용되는, 본 발명의 바람직한 실시예에 의한 흡착 장치를 나타낸다.
흡착 장치는 진공 쳄버(10)가 그 안에 설치되고 흡착판(14)이 부착되는 흡착 헤드(12)를 포함한다. 흡착판(14)은 땜납볼(208)이 흡착되는 흡착면을 제공하면서 진공 쳄버(10) 부분을 정의한다. 흡착판(14)은 반도체 웨이퍼(300)에 형성된 반도체 장치(200)에 대응하는 오목부(20)를 갖는다. 오목부(20)는 각각 흡착공(22)이 관통하는 저면을 갖는다. 흡착공(22)은 최다의 반도체 장치(200)를 포함하는 웨이퍼(300)의 구역(302c, 302d, 302i, 302j)의 반도체 장치(200)의 단자 패드와 개수 및 위치가 대응하도록 배치된다.
흡착 헤드(12)는 또한 그 상벽을 관통하여 진공 쳄버(10)를 배기시키는 진공 펌프계에 접속되는 구멍(18)을 갖는다. 진공 펌프계가 작동하여 구멍(18)을 통해 진공 쳄버(10)를 배기시킴으로써 1개의 땜납볼(208)이 1개의 흡착공(22)에 흡착되게 땜납볼(208)들을 흡착판(14)의 흡착공(22)에 흡착시킨다.
도6에 나타낸 흡착 장치는 흡착 헤드(12)에 부착되고 흡착 헤드(12)에 부착된 흡착판(14)의 내측면과 밀착하는 마스크판(24)을 갖는다. 마스크판(24)은 선택된 흡착공(22)만을 진공 쳄버(10)에 노출시키는 개구(26)를 갖는다. 구역(302a~302l) 중 선택된 하나의 일군의 반도체 장치(200)가 차지하는 웨이퍼(300)의 영역과 모양 및 크기가 일치함으로써 선택된 한 구역의 일군의 반도체 장치의 단자 패드에 위치가 대응하는 흡착공(22)에 의해서만 땜납볼(208)이 흡착되도록, 개구(26)가 형성된다.
개구(26)를 갖는 마스크판(24)은 헤드(12)의 측벽에 형성된 진공 흡입공(16a)을 통한 진공 흡입에 의해 헤드(12)에 부착된다. 흡착판(14)은 또한 헤드(12)의 측벽에 형성된 진공 흡입공(16b)을 통한 진공 흡입과 마스크판(24)을 관통하도록 형성된 관통공(28)에 의해 마스크판(24)의 외측면에 부착된다. 흡착판(14)과 마스크판(24)은 진공 흡입공(16a, 16b)을 배기 해제함으로써 헤드(12)로부터 용이하게 제거될 수 있다. 진공 흡입공(16b)만을 배기 해제함으로써 흡착판(14)만을 마스크판(24)으로부터 용이하게 제거할 수 있다.
진공 흡입공(16a, 16b)과 진공 쳄버는 함께 또는 단일로 배기되어도 좋다.
도8은 도6 및 도7에 나타낸 흡착 장치를 사용하여 도5에 나타낸 반도체 웨이퍼(300)에 형성된 최다의 반도체 장치(200)의 단자 패드에 땜납볼 등의 도전볼을 탑재하는 장치를 나타낸다. 도8에 나타낸 장치는 헤드(12)를 움직이는 삼축 로봇(30)을 갖는다. 삼축 로봇(30)은 x축(32), x축(32)에 수직인 y축(34) 및 x축(32)과 y축(34)으로 정의된 평면에 수직인 z축(도시 생략)을 갖는다. y축(34)은 x축(32)에 대하여 수평 또는 수직으로 활강할 수 있다. z축은 또한 y축(34)에 대해서 활강할 수 있다.
삼축 로봇(30)의 z축은 헤드(12)를 지지하고 흡착 장치는 x축(32)와 y축(34) 및 z축을 따라 움직인다.
y축(34)은 x축(32)을 따라 움직일 수 있는 θ축(도시 생략)에 지지되어 y축(34)의 단부가 θ축 주위를 회전하게 하여도 좋다.
도8에 나타낸 바와 같이, 도전볼, 즉 땜납볼(208)의 탑재는 먼저 각각의 소정 위치에 흡착판(14), 모양과 위치가 상이한 개구를 갖는 복수의 마스크판(24a~24j) 세트, 최다의 반도체 장치(200)가 형성될 반도체 웨이퍼(300) 및 최다의 땜납볼(208)을 담는 용기(210)를 위치시킴으로써 시작한다.
마스크판(24a~24j) 세트는 그 영역을 일군의 반도체 장치(200)가 차지하는 구역(302c, 302d, 302i, 302j)의 영역과 모양 및 크기가 일치하는 개구(26)를 갖는 마스크판(24c)을 포함한다. 마찬가지로 해서 마스크판(24a)은 구역(302a)의 장치가 차지하는 영역에 대응하고, 마스크판(24b)은 구역(302b)에, 마스크판(24f)은 구역(302g)에, 마스크판(24g)은 구역(302h)에, 마스크판(24h)은 구역(302k)에, 마스크판(24i)은 구역(302l)에 대응한다.
땜납볼(208)은 진동 또는 기류에 의해 용기(210) 내에 공기 중으로 부유한다.
다음 단계에서, 구역(302a)의 반도체 장치(200)의 단자 패드에 땜납볼(208)을 탑재하기 위해서, 구역(302a)의 장치가 차지하는 영역과 모양 및 크기가 일치하는 개구(26)를 갖는 마스크판(24a)이 흡착 장치의 헤드(12)에 부착된다. 이는 x축(32)과 y축(34)을 활강시켜 헤드를 마스크판(24a) 위로 이동시키고, z축을 활강시켜 헤드(12)를 마스크판(24a)에 접촉시키고, 헤드(12)의 측벽에 형성된 진공 흡입공(16a)을 배기시켜 마스크판(204a)의 가장자리부를 진공 흡착시킴으로써 이루어진다.
마스크판(24a)과 흡착판(14)이 서로 밀착하여 헤드(12)의 측벽에도 형성된 다른 진공 흡입공(16b)을 배기시키는 것에 의한 흡착판(14)의 가장자리부의 진공 흡착에 의해서 흡착판(14)이 헤드(12)에 부착될 때까지 마스크판(24a)이 흡착된 헤 드(12)를 상방으로 이동시킨다.
마스크판(24)과 흡착판(14)이 모두 흡착된 헤드(12)는 땜납볼(208)을 담는 용기(210) 너머로 이동한 다음, 흡착 장치가 작동하여 헤드(12)의 진공 쳄버(10)를 배기시킴으로써 개구(26)를 통해 노출되는 선택된 흡착공(22)에만 땜납볼(208)을 흡착되도록, 땜납볼 1개에 흡착공(22) 1개씩 땜납볼을 흡착공(22)에 흡착시킨다.
땜납볼(208)이 흡착판(14)의 선택된 흡착공(22)에 흡착된 채로 헤드(12)가 웨이퍼(300)의 구역(302a) 위로 이동한다.
다음에 흡착판(14)의 선택된 흡착공(22)에 흡착된 땜납볼(208)이 구역(302a)의 반도체 장치의 대응하는 단자 패드에 밀착하게 될 때까지 헤드(12)가 하강한다.
다음에 진공 쳄버(10)가 배기 해제되어 땜납볼(208)을 단자 패드로 해방함으로써 땜납볼(208)이 구역(302a)의 반도체 장치(200)의 단자 패드에 탑재된다.
그 후에 헤드(12)는 소정 위치로 이동하고 진공 흡입공(16b)은 배기 해제되어 흡착판(14)을 마스크판(24a)으로부터 해방한다.
헤드(12)가 다른 소정 위치로 더 이동해서 진공 흡입공(16b)이 배기 해제되어 마스크판(24a)을 헤드(12)로부터 해방함으로써 하나의 구역(302a)에 대한 땜납볼(208) 탑재의 1주기를 완성한다.
상기한 주기는 구역별로, 즉 전체 구역(302a~302l)에 대해 단계별로 마스크판(24a)으로부터 마스크판(24i)을 하나씩 일련적으로 사용함으로써, 반도체 웨이퍼(300)의 반도체 장치(200)의 모든 단자 패드에 땜납볼(208)을 탑재하도록 반복된다.
반도체 웨이퍼(300)의 반도체 장치(200)의 단자 패드는 바람직하게는 스크린 인쇄 또는 다른 적당한 방법으로 미리 융제가 도포되어도 좋다.
도9는 이하의 단계를 거쳐서 상기 공정을 수행하는 순서도이다.
스텝(1)은 먼저 반도체 장치(200)가 형성될 반도체 웨이퍼(300)를 자리에 위치시킨다.
스텝(2)은 선택된 마스크판(24)을 "N"으로 매기고 흡착 헤드(12)에 부착시킨다.
스텝(3)은 흡착판(14)을 마스크판(24)에 부착시킨다.
스텝(4)은 땜납볼(208)을 흡착공(22)에 흡착시킨다.
스텝(5)은 흡착공(22)의 땜납볼(208)을 조사한다. 만약 볼(208)이 흡착되지 않은 구멍(22)이 발견되면(NG), 헤드(12)는 땜납볼(208)이 수용된 용기(210) 위로 회귀되고 용기(210)로부터 흡착공(22)에 땜납볼(208)이 다시 흡착된다.
스텝(6)은 땜납볼(208)을 웨이퍼(300)의 구역(302a~302l) 중 하나에 반도체 또는 다른 전자 장치이 단자 패드에 탑재한다.
스텝(7)은 현재의 구역(302p)과 다음 구역(302n) 간의 장치가 자치하는 영역의 모양과 크기를 비교한다. 두 구역에서 모양과 크기가 동일하면, 땜납볼(208)이 없는 헤드(12)가 진공 쳄버(10) 위로 회귀해서 땜납볼(208)이 용기(210)로부터 흡착공(22)에 흡착되고, 스텝(5)과 스텝(6)이 따른다. 두 구역 간에 모양과 크기가 상이하면, 공정은 다음 단계로 진행한다.
스텝(8)은 헤드(12)로부터 마스크판(24)을 제거한다.
스텝(9)는 헤드(12)로부터 마스크판(24)을 제고한다.
스텝(10)은 땜납볼(208)이 한 웨이퍼(300)의 전 구역(302)에 탑재되었는지의 여부를 체크한다. 땜납볼(208)이 탑재되지 않은 구역(302)이 웨이퍼(300)에 있으면, 공정은 스텝(2)으로 회귀하여, "N+1"로 매기고 헤드(12)에 새 마스크(24)를 부착한다. 모든 구역(302)에 대해 땜납볼(208)이 단자 패드에 탑재될 때까지 스텝(2~10)이 반복된다. 공정은 다음 단계로 이동한다.
스텝(11)은 공정 라인으로부터 반도체 웨이퍼(300)를 제거한다.
스텝(1~11)을 포함하는 일련의 공정을 반복함으로써, 필요한 개수의 반도체 웨이퍼(300)에는 모든 구역(302)에 대해 땜납볼(208)이 반도체 장치의 단자 패드에 탑재되도록 된다.
본 발명의 다른 바람직한 실시예에 의하면, 도10은 보다 큰 직경의 땜납볼(208)을 흡착하는 데에 편리하게 적용될 수 있는 흡착 장치를 나타낸다. 흡착판(14)이 흡착 헤드(12)에 고정되고 마스크판(24)이 흡착판(14)의 외측면에 부착된다. 진공 흡입공(16a)을 통한 마스크판(24)의 가장자리부의 진공 흡착에만 진공 흡입이 필요하므로, 흡착 장치는 단순한 구조를 갖는 이점이 있다.
마스크판(24)이 착탈을 위해 헤드(12)의 측벽을 관통하는 가스밀봉 슬릿을 통해 활강하도록, 마스크판(24)은 헤드(12)에 고정된 흡착판(14)의 내측 표면에 제거 가능하게 부착되어도 좋다. 착탈을 용이하게 하기 위해서, 마스크판(24)은 그 단부가 부착 위치에서 헤드의 측벽으로부터 튀어나오게 형성되는 것이 바람직하다.
도11은 도10의 흡착 장치를 사용하여 도전볼을 탑재하는 공정을 수행하는 순서도이다.
스텝(1)은 먼저 반도체 장치(200)가 형성될 반도체 웨이퍼(300)를 자리에 위치시킨다.
스텝(2)은 선택된 마스크판(24)을 "N"으로 매기고 흡착판(14)이 고정된 흡착 헤드(12)에 부착시킨다.
스텝(3)은 땜납볼(208)을 흡착공(22)에 흡착시킨다.
스텝(4)은 흡착공(22)의 땜납볼(208)을 조사한다. 만약 볼(208)이 흡착되지 않은 구멍(22)이 발견되면(NG), 헤드(12)는 땜납볼(208)을 담는 용기(210) 위로 회귀하여 땜납볼(208)이 헤드(12)로부터 치워지고, 용기(210)로부터 흡착공(22)으로 땜납볼(208)이 다시 흡착된다.
스텝(5)은 땜납볼(208)을 웨이퍼(300)의 구역(302a~302l) 중 하나에 반도체 또는 다른 전자 장치의 단자 패드에 탑재한다.
스텝(6)은 현재의 구역(302p)과 다음 구역(302n) 간의 장치가 자치하는 영역의 모양과 크기를 비교한다. 두 구역에서 모양과 크기가 동일하면, 공정은 스텝(3)으로 회귀하고, 즉 땜납볼(208)이 없는 헤드(12)가 진공 쳄버(10) 위로 회귀해서 땜납볼(208)이 용기(210)로부터 흡착공(22)에 흡착되고, 스텝(4)과 스텝(5)이 따른다. 두 구역 간에 모양과 크기가 상이하면, 공정은 다음 단계로 진행한다.
스텝(7)은 헤드(12)로부터 마스크판(24)을 제거한다.
스텝(8)은 땜납볼(208)이 웨이퍼(300)의 전 구역(302)에 탑재되었는지의 여부를 체크한다. 땜납볼(208)이 탑재되지 않은 구역(302)이 웨이퍼(300)에 있으 면, 공정은 스텝(2)으로 회귀하여, "N+1"로 매기고 헤드(12)에 새 마스크(24)를 부착한다. 모든 구역(302)에 대해 땜납볼(208)이 단자 패드에 탑재될 때까지 스텝(2~8)이 반복된다. 공정은 다음 단계로 이동한다.
스텝(9)은 공정 라인으로부터 반도체 웨이퍼(300)를 제거한다.
스텝(1~9)을 포함하는 일련의 공정을 반복함으로써, 필요한 개수의 반도체 웨이퍼(300)에는 모든 구역(302)에 대해 땜납볼(208)이 반도체 장치의 단자 패드에 탑재되도록 된다.
도11에 나타낸 공정 순서는 도12에 나타낸 바와 같이, 땜납볼(208)을 탑재하기 전에 "N"으로 매긴 마스크판(24)이 스텝(4)에서 제거되고, 스텝(2)으로 공정이 회귀하여 다음 탑재를 위해 땜납볼(208)을 흡착하기 전에 "N"으로 매긴 동일 마스크판(24)이 다시 부착되도록 변형되어도 좋다. 변형된 공정 순서는 흡착판(14)의 외측면에 부착된 마스크판(24)이 땜납볼(208)이 단자 패드에 탑재되는 것을 방해할 때에 바람직하게 이용된다.
본 발명의 또 다른 바람직한 실시예에 의하면, 도13은 땜납볼(208)을 담는 용기(210)를 포함하고 마스크판(24)이 설치된 개방단을 갖는 흡착 장치를 나타낸다. 흡착판(14)이 흡착 헤드(12)에 부착되고, 헤드(12)는 용기(210) 위로 이동한 다음, 흡착판(14)이 마스크판(24)과 밀착하여 용기에 담긴 땜납볼(208)이 마스크판(24)의 개구(26)를 통해 노출된 흡착공(22)에만 흡착될 때까지 하강한다.
본 실시예는 마스크판(24)을 흡착 헤드(12)에의 착탈이 불필요하여, 마스크판(24)을 헤드(12)에 진공 흡착하기 위해 필요한 배기 없이도 용기(210)의 개방단에 마스크판(24)이 더 용이하게 착탈될 수 있으므로, 공정 시간을 감소시키는 이점이 있다.
도13은 용기(210)의 내측벽을 따라 형성된 탑재 숄더(25)에 탑재됨으로써 용기(210)의 개방단에 제거 가능하게 부착되는 마스크판(24)을 나타낸다.
도14는 도5에 나타낸 반도체 웨이퍼(300)에 형성된 반도체 장치의 단자 패드에 도13에 나타낸 흡착 장치를 사용하여 땜납볼(208)을 탑재하는 장치를 나타낸다.
흡착 장치의 헤드(12)를 이동시키는 삼축 로봇(30)에 부가하여, 도14의 장치는 마스크판(24a~24i) 중에서 필요한 1개를 용기(210)의 탑재 숄더(25)에 탑재하고 탑재 숄더(25)로부터 마스크판(24)을 제거하기 위한 마스크 탑재기(50)도 포함한다.
마스크 탑재기(50)는 또한 x축(52), x축(52)에 수직인 y축(54) 및 x축(52)과 y축(54)으로 정의된 평면에 수직인 z축(도시 생략)을 갖는 삼축 로봇을 갖는다. y축(54)은 x축(52)에 대하여 수평 및 수직으로 활강할 수 있다. z축은 또한 y축(54)에 대해서 활강할 수 있다.
삼축 로봇(50)의 z축에는 마스크판(24)을 지지하기 위한 지지 장치(56)가 설치되고, 지지 장치(56)는 x축(52), y축(54) 및 z축을 따라 이동한다. 지지 장치(56)는 마스크판(24)을 제거 가능하게 흡착하기 위해 흡착 수단 또는 기타 수단을 갖는다.
도전볼, 즉 땜납볼(208)의 탑재하는 공정은 먼저 각각의 소정 위치에, 모양과 위치가 상이한 개구를 갖는 복수의 마스크판(24a~24j) 세트, 최다의 반도체 장치(200)가 형성될 반도체 웨이퍼(300) 및 진동 또는 기류에 의해 공기 중에 부유하는 최다의 땜납볼(208)을 담는 용기(210)를 위치시킴으로써 시작한다.
전술한 바와 동일한 조합으로, 마스크판(24a~24i)이 구역(302a~302l)에 대응한다.
다음 단계에서, 구역(302a)의 반도체 장치(200)의 단자 패드에 땜납볼(208)을 탑재하기 위해서, 구역(302a)의 장치가 차지하는 영역과 모양 및 크기가 일치하는 개구(26)를 갖는 마스크판(24a)이 마스크 탑재기(50)에 의해 용기(210)의 개방단에 부착된다. 이는 마스크 탑재기(50)의 y축(54)을 활강시켜 지지 장치(56)의 진공 흡착 수단을 마스크판(24a) 위로 이동시킨 다음, z축을 활강시켜 진공 흡착 수단을 마스크판(24a)과 접촉하게 하여 마스크판(24a)을 지지함으로써 이루어진다.
삭제
마스크판(24a)을 지지하는 지지 장치(56)가 x축(52), y축(54),z축을 따라 땜납볼(208)을 담는 용기(210) 위로 이동된다. 지지 장치(56)가 하강하여 마스크판(24a)을 탑재 숄더(25)로 가져가고 지지 장치(56)의 흡착 수단이 배기 해제되어 마스크판(24a)을 탑재 숄더(25)에 탑재시킨다.
이어서 삼축 로봇(30)이 작동하여 헤드(12)에 부착된 흡착판(14)이 용기(210)의 개방단에 탑재된 마스크판(24a)에 접촉하게 될 때까지 y축(34)과 z축을 활강시키고, 땜납볼(208)이 마스크판(24a)의 개구(26)를 통해서 노출된 선택된 흡착공(22)에만 흡착되게 하는 배기가 뒤따른다.
땜납볼(208)이 흡착판(14)의 선택된 흡착공(22)에 흡착된 채로 헤드(12)가 웨이퍼(300)의 구역(302a) 위로 이동한다.
다음에 흡착판(14)의 선택된 흡착공(22)에 흡착된 땜납볼(208)이 구역(302a)의 반도체 장치의 대응하는 단자 패드와 밀착하게 될 때까지 헤드(12)가 하강한다.
다음에 진공 쳄버(10)가 배기 해제되어 땜납볼(208)을 단자 패드에 해방시킴으로써 땜납볼(208)이 구역(302a)의 반도체 장치(200)의 단자 패드에 탑재된다.
다음에 마스크판(24a)을 용기(210)의 개방단에 탑재할 때와 반대 순서로 마스크 탑재기(50)가 작동하여 용기(210)로부터 마스크판(24a)을 제거함으로써 구역(302a)에 대한 땜납볼(208)의 탑재의 1주기를 완성한다.
상기한 주기는 구역별로 즉 전체 구역(302a~302l)에 대해 단계적으로 마스크판(24a)으로부터 마스크판(24i)을 하나씩 일련적으로 사용함으로써, 반도체 웨이퍼(300)의 반도체 장치(200)의 모든 단자 패드에 땜납볼(208)을 탑재하도록 반복된다.
반도체 웨이퍼(300)의 반도체 장치(200)의 단자 패드는 바람직하게는 스크린 인쇄 또는 다른 적당한 방법으로 미리 융제가 도포되게 하여도 좋다.
본 발명은 여기에서 설명한 반도체 웨이퍼에만 적용되는 것이 아니라, 기판에 형성된 최다의 전자 부품 또는 장치의 단자 패드에 형성된 장치에 도전볼을 탑재할 경우, 도1에 나타낸 바와 같은 BGA식 반도체 장치로서 적당하게 사용될, 전기 회로가 내장된 기판 등의 다른 기판에도 양호하게 적용될 수 있다.
본 발명은 또한 수지 패널 등의 단일 기판에 집적 형성된 회로 기판 등의 최다의 전자 장치의 단자 패드에 도전볼을 탑재하는 데에도 적용될 수 있다.
본 발명에 의하면 반도체 웨이퍼 또는 다른 기판에 집적 형성된 반도체 장치 또는 다른 전자 장치의 단자 패드에 단일 흡착판을 사용하여 땜납볼 또는 다른 도전볼을 탑재하는 장치와 방법을 제공할 수 있다.

Claims (29)

  1. 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼(conductor ball)을 탑재하는 장치로서,
    흡착 헤드,
    최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되어 도전볼을 흡착하는 흡착공(absorbing hole)을 가지며, 상기 헤드에 부착되는 흡착판,
    상기 흡착판의 일측에 부착되고, 상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 가짐으로써 상기 선택된 일구역에서 일군의 장치의 단자 패드에 위치가 대응하는 상기 흡착공으로만 도전볼이 흡착되도록 하는 마스크판
    을 포함하는 흡착 장치를 갖는 것을 특징으로 하는 도전볼 탑재 장치.
  2. 제1항에 있어서,
    상기 흡착판과 상기 마스크판은 상기 헤드로부터 떼어낼 수 있고, 상기 마스크판은 상기 헤드에 부착된 상기 흡착판의 내측면에 부착되는 것을 특징으로 하는 도전볼 탑재 장치.
  3. 제1항에 있어서,
    상기 마스크판은 상기 헤드에 고정된 상기 흡착판의 내측면 또는 외측면에 부착되는 것을 특징으로 하는 도전볼 탑재 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 흡착판 및/또는 상기 마스크판은 그 가장자리부의 상기 헤드에 진공 흡착됨으로써 상기 헤드에 부착되는 것을 특징으로 하는 도전볼 탑재 장치.
  5. 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 장치로서,
    흡착 헤드,
    최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하도록 배치되어 도전볼을 흡착하는 흡착공을 가지며, 상기 헤드에 부착되는 흡착판,
    도전볼을 수용하며 도전볼을 출입시키는 개방단을 갖는 용기,
    상기 용기의 개방단에 부착되고, 상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 갖는 마스크판,
    상기 헤드를 움직여서 상기 흡착판을 상기 마스크판과 밀착 또는 이격시킴으로써, 상기 헤드가 이동하여 상기 흡착판이 상기 마스크와 밀착될 때에 상기 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되도록 하는 수단
    을 포함하는 흡착 장치를 갖는 것을 특징으로 하는 도전볼 탑재 장치.
  6. 반도체 웨이퍼 또는 다른 기판 상의 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 수의 장치를 포함하는 기판의 구역에 대하여 단계별로 도전볼을 탑재하는 장치의 흡착 장치에 적용될 수 있는 것으로서,
    최다의 장치를 포함하는 구역 중의 하나에 존재하는 단자 패드에 개수 및 위치가 대응하여 도전볼을 흡착하는 흡착공을 가지며, 상기 흡착 장치의 흡착 헤드에 부착된 흡착판의 일측에 부착할 수 있고,
    상기 구역중 선택된 하나에 포함된 일군의 장치가 차지하는 기판의 영역과 모양 및 크기가 일치하는 개구를 가짐으로써 상기 선택된 일구역의 일군의 장치의 단자 패드에 위치가 대응하는 흡착공으로만 도전볼이 흡착되도록 하는 것을 특징으로 하는 마스크판.
  7. 제6항 기재의 복수의 마스크판으로 된 마스크판 세트로서,
    상기 각 마스크판은 동일한 모양 및 크기를 갖고, 모양 및/또는 위치가 서로 상이한 개구를 각각 갖는 것을 특징으로 하는 복수의 마스크판 세트.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 다중 구역을 갖는 반도체 웨이퍼 또는 다른 기판에 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 개수의 장치를 포함하는 기판의 상기 구역에 대하여 단계별로 도전볼을 탑재하는 공정에 있어서,
    (A) 상기 구역중 선택된 일구역에 포함된 일군의 장치가 차지하는 기판의 영역이 대응하는 모양 및/또는 위치가 상이한 각각의 개구를 갖는 복수의 마스크판 세트에서 선택된 마스크판을 흡착 헤드에 부착하는 단계,
    (B) 도전볼을 흡착하고, 최다의 장치를 포함하는 일구역에 존재하는 단자 패드와 개수 및 위치에 대응하여 배열되어 있는 흡작공을 갖는 흡착판을 상기 헤드에 부착된 상기 선택된 마스크판을 부착하는 단계,
    (C) 상기 기판의 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드의 위치에 대응하는 상기 흡착공에 의해서만 상기 도전볼이 흡착되도록, 상기 선택된 마스크판의 상기 개구를 통하여 노출된 상기 흡착공에 상기 도전볼을 흡착하는 단계,
    (D) 상기 기판의 상기 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드 위에 상기 도전볼을 탑재하는 단계,
    (E) 상기 흡착판을 상기 선택된 마스크판으로부터 제거하는 단계,
    (F) 상기 마스크판을 상기 헤드로부터 제거하는 단계, 및
    (G) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(A) 내지 단계(F)를 반복하는 단계
    를 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  14. 제13항에 있어서,
    (P) 만약 흡착된 도전볼이 없는 임의의 흡착공이 발견될 경우, 상기 흡착공에서 상기 흡착된 도전볼을 제거하고 단계(C)의 흡착 단계로 공정을 회귀하도록, 상기 흡착공 위에 상기 도전볼을 조사하는 단계
    를 단계(C)와 단계(D) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  15. 제13항에 있어서,
    (Q) 만약 상기 선택된 일구역과 다음에 탑재하는 다른 선택된 일구역에 대해 모양과 크기가 동일할 경우에는, 단계(C)의 흡착 단계로 공정을 회귀하고, 또는 상기 두 구역 사이에 그 모양과 크기가 상이할 경우에는, 다음 단계(E)로 공정을 진행하기 위해, 상기 두 구역의 그 모양과 크기를 비교하는 단계
    를 단계(D)와 단계(E) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  16. 제13항에 있어서,
    (R) 만약 상기 기판이 탑재된 도전볼이 없는 임의의 구역을 포함할 경우에는, 상기 헤드에 새로운 마스크판을 부착하기 위해 단계(A)로 공정을 회귀하도록, 상기 기판의 전체 구역에 도전볼이 탑재되었는지의 여부를 체크하는 단계
    를 단계(F)와 단계(G) 사이에 더 포함하고, 상기 단계(G)를
    (G) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(A) 내지 단계(R)을 반복하는 단계
    로 대체하는 것을 특징으로 하는 도전볼 탑재 공정.
  17. 다중 구역을 갖는 반도체 웨이퍼 또는 다른 기판에 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 개수의 장치를 포함하는 기판의 상기 구역에 대하여 단계별로 도전볼을 탑재하는 공정에 있어서,
    (A) 상기 도전볼을 흡착하고, 최다의 장치를 포함하는 상기 일구역에 존재하는 단자 패드에 개수 및 위치에 대응하여 배열되어 있는 상기 흡착공을 흡착 헤드에 부착하는 단계,
    (B) 상기 구역의 선택된 일구역에 포함된 상기 일군의 장치가 차지하는 기판의 영역에 대응하는 모양 및/또는 위치와 상이한 각각의 개구를 갖는 복수의 마스크판 세트에서 선택된 마스크판을 상기 헤드에 부착된 상기 흡착판에 부착하는 단계,
    (C) 상기 기판의 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드의 위치에 대응하는 상기 흡착공에 의해서만 상기 도전볼이 흡착되도록, 상기 선택된 마스크판의 상기 개구를 통하여 노출된 상기 흡착공에 상기 도전볼을 흡착하는 단계,
    (D) 상기 기판의 상기 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드 위에 상기 도전볼을 탑재하는 단계,
    (E) 상기 선택된 마스크판을 상기 흡착판으로부터 제거하는 단계, 및
    (F) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(E)를 반복하는 단계
    를 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  18. 제17항에 있어서,
    (P) 만약 흡착된 도전볼이 없는 임의의 흡착공이 발견될 경우, 상기 흡착공에서 상기 흡착된 도전볼을 제거하고 단계(C)의 흡착 단계로 공정을 회귀하도록, 상기 흡착공 위에 상기 도전볼을 조사하는 단계
    를 단계(C)와 단계(D) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  19. 제17항에 있어서,
    (Q) 만약 상기 선택된 일구역과 다음에 탑재하는 다른 선택된 일구역에 대해 모양과 크기가 동일할 경우에는, 단계(C)의 흡착 단계로 공정을 회귀하고, 또는 상기 두 구역 사이에 그 모양과 크기가 상이할 경우에는, 다음 단계(E)로 공정을 진행하기 위해, 상기 두 구역의 그 모양과 크기를 비교하는 단계
    를 단계(D)와 단계(E) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  20. 제17항에 있어서,
    (R) 만약 상기 기판이 탑재된 도전볼이 없는 임의의 구역을 포함할 경우에는, 상기 헤드에 새로운 마스크판을 부착하기 위해 단계(B)로 공정을 회귀하도록, 상기 기판의 전체 구역에 도전볼이 탑재되었는지의 여부를 체크하는 단계
    를 단계(E)와 단계(F) 사이에 더 포함하고, 단계(F)를
    (F) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(R)을 반복하는 단계
    로 대체하는 것을 특징으로 하는 도전볼 탑재 공정.
  21. 다중 구역을 갖는 반도체 웨이퍼 또는 다른 기판에 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 개수의 장치를 포함하는 기판의 상기 구역에 대하여 단계별로 도전볼을 탑재하는 공정에 있어서,
    (A) 상기 도전볼을 흡착하고, 최다의 장치를 포함하는 상기 일구역에 존재하는 단자 패드에 개수 및 위치에 대응하여 배열되어 있는 상기 흡착공을 흡착 헤드에 부착하는 단계,
    (B) 상기 구역의 선택된 일구역에 포함된 상기 일군의 장치가 차지하는 기판의 영역에 대응하는 모양 및/또는 위치와 상이한 각각의 개구를 갖는 복수의 마스크판 세트에서 선택된 마스크판을 상기 헤드에 부착된 상기 흡착판에 부착하는 단계,
    (C) 상기 기판의 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드의 위치에 대응하는 상기 흡착공에 의해서만 상기 도전볼이 흡착되도록, 상기 선택된 마스크판의 상기 개구를 통하여 노출된 상기 흡착공에 상기 도전볼을 흡착하는 단계,
    (D) 상기 선택된 마스크판을 상기 흡착판으로부터 제거하는 단계,
    (E) 상기 기판의 상기 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드 위에 상기 도전볼을 탑재하는 단계, 및
    (F) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(E)를 반복하는 단계
    를 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  22. 제21항에 있어서,
    (P) 만약 흡착된 도전볼이 없는 임의의 흡착공이 발견될 경우, 상기 흡착공에서 상기 흡착된 도전볼을 제거하고 단계(C)의 흡착 단계로 공정을 회귀하도록, 상기 흡착공 위에 상기 도전볼을 조사하는 단계
    를 단계(D)와 단계(E) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  23. 제21항에 있어서,
    (Q) 만약 상기 선택된 일구역과 다음에 탑재하는 다른 선택된 일구역에 대해 모양과 크기가 동일할 경우에는, 단계(C)의 흡착 단계로 공정을 회귀하고, 또는 상기 두 구역 사이에 그 모양과 크기가 상이할 경우에는, 다음 단계(F)로 공정을 진행하기 위해, 상기 두 구역의 그 모양과 크기를 비교하는 단계
    를 단계(E)와 단계(F) 사이에 더 포함하고, 단계(F)를
    (F) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(Q)를 반복하는 단계
    로 대체하는 것을 특징으로 하는 도전볼 탑재 공정.
  24. 제21항에 있어서,
    (R) 만약 상기 기판이 탑재된 도전볼이 없는 임의의 구역을 포함할 경우에는, 상기 헤드에 새로운 마스크판을 부착하기 위해 단계(B)로 공정을 회귀하도록, 상기 기판의 전체 구역에 도전볼이 탑재되었는지의 여부를 체크하는 단계
    를 단계(E)와 단계(F) 사이에 더 포함하고, 단계(F)를
    (F) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(R)을 반복하는 단계
    로 대체하는 것을 특징으로 하는 도전볼 탑재 공정.
  25. 제23항에 있어서,
    (R) 만약 상기 기판이 탑재된 도전볼이 없는 임의의 구역을 포함할 경우에는, 상기 헤드에 새로운 마스크판을 부착하기 위해 단계(B)로 공정을 회귀하도록, 상기 기판의 전체 구역에 도전볼이 탑재되었는지의 여부를 체크하는 단계
    를 단계(Q)와 단계(F) 사이에 더 포함하고, 단계(F)를
    (F) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(R)을 반복하는 단계
    로 대체하는 것을 특징으로 하는 도전볼 탑재 공정.
  26. 다중 구역을 갖는 반도체 웨이퍼 또는 다른 기판에 반도체 장치 또는 다른 전자 장치의 단자 패드에, 상이한 개수의 장치를 포함하는 기판의 상기 구역에 대하여 단계별로 도전볼을 탑재하는 공정에 있어서,
    (A) 상기 도전볼을 흡착하고, 최다의 장치를 포함하는 상기 일구역에 존재하는 단자 패드에 개수 및 위치에 대응하여 배열되어 있는 상기 흡착공을 흡착 헤드에 부착하는 단계,
    (B) 상기 구역중 선택된 일구역에 포함된 일군의 장치가 차지하는 기판의 영역이 대응하는 모양 및/또는 위치가 상이한 각각의 개구를 갖는 복수의 마스크판 세트에서 선택된 마스크판을 다수의 도전볼을 수용하는 용기의 개구단에 부착하는 단계,
    (C) 상기 용기의 개구단에 부착된 상기 선택된 마스크판에 밀착되도록 상기 흡착판이 부착된 상기 헤드를 이동하는 단계,
    (D) 상기 기판의 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드의 위치에 대응하는 상기 흡착공에 의해서만 상기 도전볼이 흡착되도록, 상기 선택된 마스크판의 상기 개구를 통하여 노출된 상기 흡착공에 상기 용기 내에 수용된 상기 도전볼을 흡착하는 단계,
    (E) 상기 기판의 상기 선택된 일구역에서 상기 일군의 장치의 상기 단자 패드 위에 상기 도전볼을 탑재하는 단계,
    (F) 상기 마스크판을 상기 용기로부터 제거하는 단계, 및
    (G) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(F)를 반복하는 단계
    를 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  27. 제26항에 있어서,
    (P) 만약 흡착된 도전볼이 없는 임의의 흡착공이 발견될 경우, 상기 흡착공에서 상기 흡착된 도전볼을 제거하고 단계(D)의 흡착 단계로 공정을 회귀하도록, 상기 흡착공 위에 상기 도전볼을 조사하는 단계
    를 단계(D)와 단계(E) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  28. 제26항에 있어서,
    (Q) 만약 상기 선택된 일구역과 다음에 탑재하는 다른 선택된 일구역에 대해 모양과 크기가 동일할 경우에는, 단계(D)의 흡착 단계로 공정을 회귀하고, 또는 상기 두 구역 사이에 그 모양과 크기가 상이할 경우에는, 다음 단계(F)로 공정을 진행하기 위해, 상기 두 구역의 그 모양과 크기를 비교하는 단계
    를 단계(E)와 단계(F) 사이에 더 포함하는 것을 특징으로 하는 도전볼 탑재 공정.
  29. 제26항에 있어서,
    (R) 만약 상기 기판이 탑재된 도전볼이 없는 임의의 구역을 포함할 경우에는, 상기 헤드에 새로운 마스크판을 부착하기 위해 단계(B)로 공정을 회귀하도록, 상기 기판의 전체 구역에 도전볼이 탑재되었는지의 여부를 체크하는 단계
    를 단계(F)와 단계(G) 사이에 더 포함하고, 상기 단계(G)를
    (G) 상기 기판의 전체 구역이 상기 단자 패드에 탑재된 상기 도전볼을 구비할 때까지 단계(B) 내지 단계(R)을 반복하는 단계
    로 대체하는 것을 특징으로 하는 도전볼 탑재 공정.
KR1020000022922A 1999-04-30 2000-04-28 반도체 장치의 단자 패드에 도전볼을 탑재하는 장치 및 방법 KR100583653B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP12460699 1999-04-30
JP99-124606 1999-04-30
JP2000-000658 2000-01-06
JP2000000658A JP3283026B2 (ja) 1999-04-30 2000-01-06 ボール状端子の吸着装置及びボール状端子の搭載方法

Publications (2)

Publication Number Publication Date
KR20000071865A KR20000071865A (ko) 2000-11-25
KR100583653B1 true KR100583653B1 (ko) 2006-05-26

Family

ID=26461264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022922A KR100583653B1 (ko) 1999-04-30 2000-04-28 반도체 장치의 단자 패드에 도전볼을 탑재하는 장치 및 방법

Country Status (4)

Country Link
US (2) US6186389B1 (ko)
JP (1) JP3283026B2 (ko)
KR (1) KR100583653B1 (ko)
TW (1) TW466641B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268275B1 (en) 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
FR2785140B1 (fr) * 1998-10-27 2007-04-20 Novatec Sa Soc Dispositif de mise a disposition de billes ou de preformes pour la fabrication de connexions a billes
SG83210A1 (en) * 1999-06-03 2001-09-18 Shibuya Kogyo Co Ltd Ball suction head
JP4598240B2 (ja) * 1999-06-24 2010-12-15 アスリートＦａ株式会社 ボール搭載装置及びボール搭載方法
KR100430580B1 (ko) * 2001-06-28 2004-05-12 동부전자 주식회사 반도체 공정용 볼 마운트 모듈
US6838012B2 (en) * 2002-10-31 2005-01-04 Lam Research Corporation Methods for etching dielectric materials
JP5080090B2 (ja) * 2007-01-15 2012-11-21 リンテック株式会社 保持装置及び保持方法
US7506792B1 (en) * 2007-05-04 2009-03-24 Manfroy John V Solder sphere placement apparatus
JP5056491B2 (ja) * 2007-11-02 2012-10-24 イビデン株式会社 半田ボール搭載装置
KR101393334B1 (ko) * 2013-08-26 2014-05-12 주식회사 포스텔 솔더볼 안착용 지그
KR20240005424A (ko) * 2022-07-05 2024-01-12 주식회사 프로텍 도전성 볼 탑재용 헤드 조립체

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313528A (ja) 1989-06-12 1991-01-22 Nippon Steel Corp 加工性の優れた熱延鋼板の製造法
US5114878A (en) * 1989-09-11 1992-05-19 Nippon Steel Corporation Method of bonding bumps to leads of tab tape and an apparatus for arranging bumps used for the same
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
JP3303109B2 (ja) * 1993-05-31 2002-07-15 シチズン時計株式会社 半田ボール供給装置と供給方法
US5680984A (en) * 1994-05-13 1997-10-28 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting soldering balls onto surfaces of electronic components
US5861323A (en) * 1994-06-06 1999-01-19 Microfab Technologies, Inc. Process for manufacturing metal ball electrodes for a semiconductor device
US5540377A (en) * 1994-07-15 1996-07-30 Ito; Carl T. Solder ball placement machine
JP3528264B2 (ja) * 1994-08-19 2004-05-17 ソニー株式会社 ソルダーボールのマウント装置
US5620927A (en) * 1995-05-25 1997-04-15 National Semiconductor Corporation Solder ball attachment machine for semiconductor packages
US5839641A (en) * 1995-08-30 1998-11-24 Industrial Technology Research Institute Apparatus for placing and aligning solder balls onto solder pads on a substrate for manufacturing IC devices
JPH09134923A (ja) 1995-11-10 1997-05-20 Hitachi Ltd はんだボール供給装置
US5749614A (en) * 1995-12-04 1998-05-12 Motorola, Inc. Vacuum pickup tool for placing balls in a customized pattern
KR100262844B1 (ko) * 1996-04-01 2000-09-01 모리시타 요이찌 도전성 보올의 탑재장치 및 방법
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US6003753A (en) * 1997-07-14 1999-12-21 Motorola, Inc. Air-blow solder ball loading system for micro ball grid arrays
US6126063A (en) * 1997-08-14 2000-10-03 Lsi Logic Corporation Integrated circuit packaging apparatus and method
US6107181A (en) * 1997-09-08 2000-08-22 Fujitsu Limited Method of forming bumps and template used for forming bumps
US6139079A (en) * 1997-10-20 2000-10-31 Motorola, Inc. Universal transport apparatus
US6100175A (en) * 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate

Also Published As

Publication number Publication date
US6279816B1 (en) 2001-08-28
JP2001015642A (ja) 2001-01-19
TW466641B (en) 2001-12-01
US6186389B1 (en) 2001-02-13
KR20000071865A (ko) 2000-11-25
JP3283026B2 (ja) 2002-05-20

Similar Documents

Publication Publication Date Title
US6537848B2 (en) Super thin/super thermal ball grid array package
KR100583653B1 (ko) 반도체 장치의 단자 패드에 도전볼을 탑재하는 장치 및 방법
US6653731B2 (en) Semiconductor device and method for fabricating same
US7632708B2 (en) Microelectronic component with photo-imageable substrate
JP2008153654A (ja) マルチチップパッケージおよびその形成方法
MY125437A (en) Semiconductor device, semiconductor wafer, semiconductor module and a method of manufacturing semiconductor device
JP4176961B2 (ja) 半導体装置
JP2009514241A (ja) 半導体ダイの実装方法およびダイパッケージ
KR102100867B1 (ko) 솔더 볼 탑재 장치
JP4484532B2 (ja) 半導体チップの３次元表面実装アレイを有する回路基板を製造するシステム
US5628855A (en) Method of picking up an electric device
JP3933560B2 (ja) ボール搭載装置及びボール搭載方法
JP2001060595A (ja) 導電部材の吸着装置、吸着器、搭載装置、吸着方法及び搭載方法並びに半導体装置及びその製造方法
KR20010016694A (ko) 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
JP3394875B2 (ja) 半導体装置用チップ支持基板
KR20050001049A (ko) 솔더 볼 부착 장치용 반도체 소자 흡착 블록
KR20000076856A (ko) 도전성 볼의 탑재 장치 및 방법
KR100720409B1 (ko) 솔더볼 범핑 장치
KR20070082316A (ko) 솔더 볼 고정 판을 이용한 솔더 볼 부착 방법
JP3781575B2 (ja) 導電性ボールの搭載装置および搭載方法
JP2003249600A (ja) 半導体装置の製造方法
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2000269257A (ja) 導電性ボールの搭載装置および搭載方法
JPH07212087A (ja) 部品保持装置及び部品保持方法
KR200305640Y1 (ko) 반도체패키지제조장비

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee