KR100582415B1 - 반도체 소자의 커패시터 제조 방법 - Google Patents

반도체 소자의 커패시터 제조 방법 Download PDF

Info

Publication number
KR100582415B1
KR100582415B1 KR1020000036058A KR20000036058A KR100582415B1 KR 100582415 B1 KR100582415 B1 KR 100582415B1 KR 1020000036058 A KR1020000036058 A KR 1020000036058A KR 20000036058 A KR20000036058 A KR 20000036058A KR 100582415 B1 KR100582415 B1 KR 100582415B1
Authority
KR
South Korea
Prior art keywords
film
reactor
capacitor
ticl
semiconductor device
Prior art date
Application number
KR1020000036058A
Other languages
English (en)
Other versions
KR20020001382A (ko
Inventor
엄장웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036058A priority Critical patent/KR100582415B1/ko
Publication of KR20020001382A publication Critical patent/KR20020001382A/ko
Application granted granted Critical
Publication of KR100582415B1 publication Critical patent/KR100582415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, Ta2O5 등을 이용하여 형성한 고유전체막이 후속 열공정에서 상부 전극과 반응하여 산화막을 형성하는 등, 열적 안정성이 열화되어 커패시터의 전기적 특성이 저하되는 것을 방지하기 위하여 유전체막과 상부 전극 사이에 확산 방지막을 형성하는 커패시터 제조 기술에서, TiN을 확산 방지막으로 형성하는 경우 고단차에 대해 계단 도포성 특성이 나쁘며 산소에 대한 확산 방지막 특성이 좋지 않아, 이를 극복하기 위하여 단원자 증착법(Atomic Layer Deposition; ALD)으로 형성한 제 1 TiN/Ti(1-x)AlxN/제 2 TiN막을 유전체막과 상부 전극 사이의 확산 방지막으로 이용함으로써, 계단 도포 특성 및 산소에 대한 확산 방지 특성이 우수하고, 후속 고온 공정 후에도 산화에 의한 커패시터의 전기적 특성 저하를 방지할 수 있는 반도체 소자의 커패시터 제조 방법이 개시된다.
유전체막, 상부 전극, 확산 방지막, TiN/Ti(1-x)AlxN/TiN

Description

반도체 소자의 커패시터 제조 방법{Method of forming a capacitor in a semiconductor device}
도 1은 본 발명에 따른 반도체 소자의 커패시터 제조 방법을 설명하기 위하여 도시한 단면도.
도 2는 본 발명에 따른 확산 방지막 형성 방법을 설명하기 위하여 도시한 레시피도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 하부 전극
3 : 유전체막 4 : 제 1 TiN 막
5 : Ti(1-x)AlxN 6 : 제 2 TiN 막
7 : 상부 전극 A1 : TiCl4 소오스 공급 단계
A2 : TiCl4 또는 AlCl3 소오스 공급 단계
B1, B2 : 제 1 정화 단계 C1, C2 : NH3 반응 가스 공급 단계
D1, D2 : 제 2 정화 단계
본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, 특히 유전체막과 상부 전극 사이에 확산 방지막을 형성하므로써, 고온 열공정 시 유전체막과 상부 전극이 반응하는 것을 방지하여 커패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 커패시터 제조 방법에 관한 것이다.
반도체 소자에서 커패시터의 정전용량을 결정하는 중요한 요소는 여러 가지가 있다.
C = ε× A / d
수학식 1을 참조하면, 수학 기호 ε는 유전율, A는 표면적, d는 유전체 두께를 나타낸다. 커패시터의 정전 용량은 유전율, 표면적 및 유전체의 두께에 따라 결정된다. 커패시터의 정전 용량을 높이기 위해서는 표면적을 넓히거나, 유전체의 두께를 두껍게 형성해야 하는데, 소자가 미세구조로 형성됨에 따라 표면적을 넓히는데는 한계가 있다. 또한 유전체의 두께를 두껍게 형성하는 것도 단차가 발생하게 되어 후속 공정에서 어려움이 발생하게 된다. 결국 커패시터의 정전 용량을 높이기 위해서는 유전율이 높은 유전체를 사용하는 방법밖에 없다.
그러나, Ta2O5막과 같은 고유전체 물질을 이용해 유전체막을 형성하더라도, 후속 고온 열공정시 상부 전극과의 반응으로 인하여 산화막이 형성되어 열안정성이 저하되고, 커패시터의 전기적 특성을 저하시키는 원인이 된다. 열적 안정성을 확보하기 위하여 물리적 기상 증착법으로 유전체막 및 상부 전극 사이에 확산 방지막막을 형성해 유전체막과 상부 전극의 반응을 방지한다. 그러나, 확산 방지막으로 사용하고 있는 TiN막은 고단차에 대해 계단 도포성이 나쁘며 산소에 대한 방지막 특성이 좋지 않아 누설 전류 특성이 나빠져 소자의 특성을 개선시키지 못한다.
따라서, 본 발명은 유전체막과 상부 전극이 반응하는 것을 방지하기 위한 확산 방지막을 ALD법으로 형성한 제 1 TiN/Ti(1-x)AlxN/제 2 TiN막을 사용하므로써 계단 도포성 및 산소에 대한 방지 특성을 향상시키므로써 커패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 커패시터 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 에피 채널 형성 방법은 커패시터를 형성하기 위한 하부 전극 및 유전체막이 형성된 반도체 기판이 제공되는 단계, 유전체막 상 에 ALD 법으로 제 1 TiN막을 형성하는 단계, 제 1 TiN막 상에 ALD 법으로 Ti(1-x)AlxN막을 형성하는 단계, Ti(1-x)AlxN막 상에 ALD 법으로 제 2 TiN막을 형성하는 단계 및 제 2 TiN막 상에 상부 전극을 형성하는 단계를 포함하여 이루어진다.
상기의 단계에서, 제 1 TiN막을 형성하는 단계는 TiCl4 소오스를 공급하는 제 1 단계, 미반응 TiCl4 소오스를 제거하는 제 2 단계, NH3 반응 가스를 공급하는 제 3 단계 및 미반응 NH3 반응 가스를 제거하는 제 4 단계로 구성되며, 제 1 내지 제 4 단계를 확산 방지막 형성 공정의 1 싸이클로 하여 수차례 반복 실시를 통해 목표 두께의 제 1 TiN막을 형성한다. 제 1 단계에서는 상기 반도체 기판이 장착된 반응기로 TiCl4 소오스를 공급하여 상기 반도체 기판의 표면에 흡착시키며, TiCl4 소오스는 10 내지 500sccm 범위의 유량으로 0.05 내지 10초 동안 상기 반응기로 공급된다. 제 2 단계에서는 10 내지 3000sccm의 N2 가스를 이용하여 미반응 TiCl4 소오스 및 반응 부산물을 상기 반응기에서 제거해준다. 제 3 단계에서는 NH3 반응 가스를 1 내지 1000sccm 범위의 유량으로 반응기 내에 공급하여 상기 제 1 TiN막을 형성하고, 제 4 단계에서 다시 10 내지 3000sccm의 N2 가스를 상기 반응기로 공급하여 반응하지 않은 NH3 반응가스 및 반응 부산물을 상기 반응기 내부로부터 제거한다.
반응기는 250 내지 850℃ 범위의 증착온도 및 0.5 내지 100Torr 범위의 증착 압력을 유지한다.
Ti(1-x)AlxN막을 형성하는 단계는 TiCl4 또는 AlCl3 소오스를 공급하는 제 1 단계, 미반응 TiCl4 또는 AlCl3 소오스를 제거하는 제 2 단계, NH3 반응 가스를 공급하는 제 3 단계 및 미반응 NH3 반응 가스를 제거하는 제 4 단계로 구성되며, 상기 제 1 내지 제 4 단계를 확산 방지막 형성 공정의 1 싸이클로 하여 수차례 반복 실시를 통해 목표 두께의 Ti(1-x)AlxN막을 형성한다. 제 1 단계에서는 상기 반도체 기판이 장착된 반응기로 TiCl4 또는 AlCl3 소오스를 공급하되, 1 싸이클마다 번갈아가며 TiCl4 및 AlCl3 소오스 중 어느 하나를 공급하여 상기 반도체 기판의 표면에 흡착시키며, TiCl4 또는 AlCl3 소오스는 10 내지 500sccm 범위의 유량으로 0.05 내지 10초 동안 상기 반응기로 공급된다. 제 2 단계에서는 10 내지 3000sccm의 N2 가스를 이용하여 미반응 TiCl4 또는 AlCl3 소오스 및 반응 부산물을 상기 반응기에서 제거한다. 제 3 단계에서는 NH3 반응 가스를 1 내지 1000sccm 범위의 유량으로 반응기 내에 공급하여 상기 Ti(1-x)AlxN막을 형성하고, 제 4 단계에서 다시 10 내지 3000sccm의 N 2 가스를 상기 반응기로 공급하여 반응하지 않은 NH3 반응가스 및 반응 부산물을 상기 반응기 내부로부터 제거한다.
반응기는 250 내지 850℃ 범위의 증착온도 및 0.5 내지 100Torr 범위의 증착 압력을 유지한다.
제 2 TiN막을 형성하는 단계는 제 1 TiN막을 형성하는 공정 조건과 동일하게 실시하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 커패시터 제조 방법을 설명하기 위하여 도시한 단면도이다.
도 1을 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 하부 전극(2)을 형성한 후 Ta2O5 등과 같은 높은 유전율 값을 가지는 물질을 이용하여 유전체막(3)을 형성한다. 이후, 유전체막(3) 상부에 확산 방지막으로 제 1 TiN/Ti(1-x)AlxN/제 2 TiN(4 내지 6)을 형성한다. 제 1 TiN/Ti(1-x)AlxN/제 2 TiN(4 내지 6)을 형성하는 방법은 도 2를 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 확산 방지막 형성 방법을 설명하기 위하여 도시한 레시피도이다. 도 2를 참조하면, 확산 방지막은 제 1 TiN막(4), Ti(1-x)AlxN막(5) 및 제 2 TiN막(6)을 각각 10 내지 300Å범위의 두께로 순차적으로 형성하여 이루어진다. 각각의 제 1 TiN막(4), Ti(1-x)AlxN막(5) 및 제 2 TiN막(6)은 TiCl4 또는 AlCl3를 소오스로 사용하고 NH3 가스를 반응가스로 하며, 모든 소오스, 반응가스 및 정화 가스는 펄스형태로 공급하여 ALD법으로 형성한다. 이때, 증착 온도는 250 내지 850℃이며, 증착 압력은 0.5 내지 100Torr이다.
먼저, TiN막(5)을 형성하는 단계는 TiCl4 소오스 공급 단계(A1), 제 1 정화 단계(B1), NH3 반응 가스 공급 단계(C1) 및 제 2 정화 단계(D1)로 구성된다. TiCl4 소오스 공급 단계(A1)에서는 TiCl4 소오스를 10 내지 500sccm 범위의 유량으로 0.05 내지 10초 동안 반응기로 공급하여 반도체 기판 표면에 흡착시킨다. 제 1 정화 단계(B1)에서는 10 내지 3000sccm의 N2 가스를 반응기로 공급하여 반응기 내에 반응하지 않은 TiCl4 소오스나 기타 부산물을 반응기 내부로부터 제거한다. NH3 반응 가스 공급 단계(C1)에서는 NH3 반응 가스를 1 내지 1000sccm 범위의 유량으로 반응기 내에 공급하여 제 1 TiN막(5)을 형성한다. 제 2 정화 단계(D1)에서는 다시 10 내지 3000sccm의 N2 가스를 반응기로 공급하여 반응기 내에 반응하지 않은 NH3 반응가스나 기타 부산물을 반응기 내부로부터 제거한다. 상기 4개의 단계(A 내지 D)가 1 싸이클(Cycle)을 이루며, 제 1 TiN막(5)을 목표 두께로 형성하기 위해서는 1 싸이클을 수차례 반복 실시한다.
이후, 제 1 TiN막(5) 상부에 Ti(1-x)AlxN막(6)을 형성하는 데, Ti(1-x)Al xN막(6)을 형성하는 단계는 TiCl4 또는 AlCl3 소오스 공급 단계(A2), 제 1 정화 단계(B2), NH3 반응 가스 공급 단계(C2) 및 제 2 정화 단계(D2)로 구성된다. TiCl4 또는 AlCl 3 소오스 공급 단계(A2)에서는 TiCl4 또는 또는 AlCl3 소오스를 10 내지 500sccm 범위의 유량으로 0.05 내지 10초 동안 반응기로 공급하여 반도체 기판 표면에 흡착시킨다. 제 1 정화 단계(B2)에서는 10 내지 3000sccm의 N2 가스를 반응기로 공급하여 반응기 내에 반응하지 않은 TiCl4 또는 또는 AlCl3 소오스나 기타 부산물을 반응기 내부로부터 제거한다. NH3 반응 가스 공급 단계(C2)에서는 NH3 반응 가스를 1 내지 1000sccm 범위의 유량으로 반응기 내에 공급하여 Ti(1-x)AlxN막(6)을 형성한다. 제 2 정화 단계(D2)에서는 다시 10 내지 3000sccm의 N2 가스를 반응기로 공급하여 반응기 내에 반응하지 않은 NH3 반응가스나 기타 부산물을 반응기 내부로부터 제거한다. 상기 4개의 단계(A2 내지 D2)가 1 싸이클(Cycle)을 이루며, Ti(1-x)AlxN막(6)을 목표 두께로 형성하기 위해서는 1 싸이클을 수차례 반복 실시한다. 상기의 단계 중, TiCl4 또는 AlCl3 소오스 공급 단계(A2)에서는 최상의 Ti(1-x)AlxN막(6)을 형성하기 위하여 TiCl4 및 AlCl3 소오스를 1 싸이클마다 적절하게 번갈아 가면서 공급한다.
Ti(1-x)AlxN막(6)이 형성되면, 다시 상부에 TiN막(7)을 형성하는데, TiN막(7) 형성방법은 상기에서 형성한 제 1 TiN막(5) 형성방법과 동일하다.
다시 도 1을 참조하면, 상기의 방법으로 형성된 확산 방지막, 즉제 1 TiN/Ti(1-x)AlxN/제 2 TiN막(4 내지 6) 상에 상부 전극을 형성하여 커패시터를 제조 한다.
상술한 바와 같이, 본 발명은 계단 도포성 및 산소에 대한 방지 특성이 우수한 제 1 TiN/Ti(1-x)AlxN/제 2 TiN막을 확산 방지막으로 형성하므로써, 후속 고온 공정 후에도 산화에 의한 전기적 특성 저하를 방지하여 커패시터의 전기적 특성을 향상시키는 효과가 있다.

Claims (15)

  1. 커패시터를 형성하기 위한 하부 전극 및 유전체막이 형성된 반도체 기판이 제공되는 단계;
    상기 유전체막 상에 ALD 법으로 제 1 TiN막을 형성하는 단계;
    상기 제 1 TiN막 상에 ALD 법으로 Ti(1-x)AlxN막을 형성하는 단계;
    상기 Ti(1-x)AlxN막 상에 ALD 법으로 제 2 TiN막을 형성하는 단계; 및
    상기 제 2 TiN막 상에 상부 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 또는 제 2 TiN막을 형성하는 단계는 TiCl4 소오스를 공급하는 제 1 단계, 미반응 TiCl4 소오스를 제거하는 제 2 단계, NH3 반응 가스를 공급하는 제 3 단계 및 미반응 NH3 반응 가스를 제거하는 제 4 단계로 구성되며, 상기 제 1 내지 제 4 단계를 확산 방지막 형성 공정의 1 싸이클로 하여 수차례 반복 실시를 통해 목표 두께의 제 1 또는 제 2 TiN막을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 단계는 상기 반도체 기판이 장착된 반응기로 TiCl4 소오스를 공급하여 상기 반도체 기판의 표면에 흡착시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  4. 제 3 항에 있어서,
    상기 TiCl4 소오스는 10 내지 500sccm 범위의 유량으로 0.05 내지 10초 동안 상기 반응기로 공급되는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  5. 제 2 항에 있어서,
    상기 제 2 단계는 10 내지 3000sccm의 N2 가스를 이용하여 미반응 TiCl4 소오스 및 반응 부산물을 상기 반응기에서 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  6. 제 2 항에 있어서,
    상기 제 3 단계는 NH3 반응 가스를 1 내지 1000sccm 범위의 유량으로 반응기 내에 공급하여 상기 제 1 또는 제 2 TiN막을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  7. 제 2 항에 있어서,
    상기 제 4 단계는 다시 10 내지 3000sccm의 N2 가스를 상기 반응기로 공급하여 반응하지 않은 NH3 반응가스 및 반응 부산물을 상기 반응기 내부로부터 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  8. 제 3 항, 제 5 항, 제 6 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 반응기는 250 내지 850℃ 범위의 증착온도 및 0.5 내지 100Torr 범위의 증착 압력을 유지하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  9. 제 1 항에 있어서,
    상기 Ti(1-x)AlxN막을 형성하는 단계는 TiCl4 또는 AlCl3 소오스를 공급하는 제 1 단계, 미반응 TiCl4 또는 AlCl3 소오스를 제거하는 제 2 단계, NH3 반응 가스를 공급하는 제 3 단계 및 미반응 NH3 반응 가스를 제거하는 제 4 단계로 구성되며, 상기 제 1 내지 제 4 단계를 확산 방지막 형성 공정의 1 싸이클로 하여 수차례 반복 실시를 통해 목표 두께의 Ti(1-x)AlxN막을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 단계는 상기 반도체 기판이 장착된 반응기로 TiCl4 또는 AlCl3 소오스를 공급하되, 1 싸이클마다 번갈아가며 TiCl4 및 AlCl3 소오스 중 어느 하나를 공급하여 상기 반도체 기판의 표면에 흡착시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  11. 제 10 항에 있어서,
    상기 TiCl4 또는 AlCl3 소오스는 10 내지 500sccm 범위의 유량으로 0.05 내지 10초 동안 상기 반응기로 공급되는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  12. 제 9 항에 있어서,
    상기 제 2 단계는 10 내지 3000sccm의 N2 가스를 이용하여 미반응 TiCl4 또는 AlCl3 소오스 및 반응 부산물을 상기 반응기에서 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  13. 제 9 항에 있어서,
    상기 제 3 단계는 NH3 반응 가스를 1 내지 1000sccm 범위의 유량으로 반응기 내에 공급하여 상기 Ti(1-x)AlxN막을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  14. 제 9 항에 있어서,
    상기 제 4 단계는 다시 10 내지 3000sccm의 N2 가스를 상기 반응기로 공급하여 반응하지 않은 NH3 반응가스 및 반응 부산물을 상기 반응기 내부로부터 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  15. 제 10 항, 제 12 항, 제 13 항 및 제 14 항 중 어느 한 항에 있어서,
    상기 반응기는 250 내지 850℃ 범위의 증착온도 및 0.5 내지 100Torr 범위의 증착 압력을 유지하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
KR1020000036058A 2000-06-28 2000-06-28 반도체 소자의 커패시터 제조 방법 KR100582415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036058A KR100582415B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 커패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036058A KR100582415B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020001382A KR20020001382A (ko) 2002-01-09
KR100582415B1 true KR100582415B1 (ko) 2006-05-23

Family

ID=19674498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036058A KR100582415B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 커패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100582415B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542247B1 (ko) * 2002-07-19 2006-01-16 주식회사 하이닉스반도체 배치형 챔버를 이용한 티타늄나이트라이드막의원자층증착법 및 그를 이용한 캐패시터의 제조 방법
KR100465631B1 (ko) * 2002-12-11 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051335A (ko) * 1997-12-19 1999-07-05 윤종용 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
KR20010088207A (ko) * 2000-03-11 2001-09-26 윤종용 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100510473B1 (ko) * 1998-07-03 2005-10-25 삼성전자주식회사 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051335A (ko) * 1997-12-19 1999-07-05 윤종용 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
KR100510473B1 (ko) * 1998-07-03 2005-10-25 삼성전자주식회사 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR20010088207A (ko) * 2000-03-11 2001-09-26 윤종용 탄탈륨산화막-티타늄산화막 복합유전막 형성방법

Also Published As

Publication number Publication date
KR20020001382A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
US11549177B2 (en) Process for passivating dielectric films
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
TWI394203B (zh) 利用原子層沉積法形成氮化鈦薄膜之方法
US8025922B2 (en) Enhanced deposition of noble metals
KR20220041797A (ko) 소수성 전구체들을 사용한 선택적 퇴적
TWI661080B (zh) 金屬矽化物的選擇性形成
US20200263297A1 (en) Deposition of oxides and nitrides
KR20020001376A (ko) 반도체 소자의 알루미늄 산화막 형성 방법
TWI798582B (zh) 第六族金屬沈積方法
US10199223B2 (en) Semiconductor device fabrication using etch stop layer
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR100582415B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20050002525A (ko) 반도체 소자의 확산방지막 제조방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
US20230070199A1 (en) Topology-selective deposition method and structure formed using same
KR102470043B1 (ko) 알루미늄 및 질소 함유 재료의 선택적 증착
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR100702113B1 (ko) 커패시터의 티타늄질화막 형성방법
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR20070099993A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070099999A (ko) 반도체 소자의 캐패시터 제조 방법
KR20010114049A (ko) 반도체 소자의 커패시터 제조 방법
KR20080057086A (ko) 반도체 소자의 비트 라인 제조 방법
KR20060070358A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee