KR100575083B1 - Method for manufacturing semiconductor devices - Google Patents

Method for manufacturing semiconductor devices Download PDF

Info

Publication number
KR100575083B1
KR100575083B1 KR1020040056193A KR20040056193A KR100575083B1 KR 100575083 B1 KR100575083 B1 KR 100575083B1 KR 1020040056193 A KR1020040056193 A KR 1020040056193A KR 20040056193 A KR20040056193 A KR 20040056193A KR 100575083 B1 KR100575083 B1 KR 100575083B1
Authority
KR
South Korea
Prior art keywords
thin film
ebr
region
photoresist
manufacturing
Prior art date
Application number
KR1020040056193A
Other languages
Korean (ko)
Other versions
KR20060008455A (en
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040056193A priority Critical patent/KR100575083B1/en
Publication of KR20060008455A publication Critical patent/KR20060008455A/en
Application granted granted Critical
Publication of KR100575083B1 publication Critical patent/KR100575083B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 자세하게는 EBR 영역에 형성된 박막의 일부를 식각하여 제거한 후, 칩 영역에 존재하는 상기 박막을 식각하여 패턴을 형성할 때 EBR 영역의 박막을 완전히 제거함으로써 EBR 영역에서 발생하는 원형 결함, 막들림과 같은 불량을 방지하여 신뢰성 및 수율을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, by etching a portion of a thin film formed in the EBR region, and then removing the thin film in the EBR region when the pattern is formed by etching the thin film present in the chip region. Therefore, the present invention relates to a method of manufacturing a semiconductor device capable of improving reliability and yield by preventing defects such as circular defects and film jamming occurring in the EBR region.

EBR 영역, 불량, 칩 영역, 박막, 식각EBR area, bad, chip area, thin film, etching

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor devices} Method for manufacturing semiconductor devices             

도 1은 에지 비드가 형성된 상태를 개념적으로 나타낸 도면.1 conceptually illustrates a state in which edge beads are formed.

도 2a 내지 도 2d는 종래 기술에 의한 반도체 소자의 제조 방법을 나타낸 단면도.2A to 2D are cross-sectional views showing a method for manufacturing a semiconductor device according to the prior art.

도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면도.3A to 3D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 자세하게는 EBR 영역의 박막의 일부를 식각한 후 상기 박막을 패터닝하여 칩 영역을 정의할 때 EBR 영역에 존재하는 박막을 완전히 제거함으로써 기판 가장자리에서 발생하는 불량에 기인한 수율 저하를 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, by etching a part of a thin film of the EBR region and then patterning the thin film to completely remove the thin film present in the EBR region when the chip region is defined. The manufacturing method of the semiconductor element which can prevent the yield fall resulting from the defect to make.

근래에 컴퓨터와 같은 정보 매체의 급속한 발전에 따라 반도체 소자 제조 기술도 비약적으로 발전하고 있다. 상기 반도체 소자는 집적도, 미세화, 동작속도 등 을 향상시키는 방향으로 기술이 발전하고 있다. 이에 따라 집적도 향상을 위한 포토 리소그래피 공정과 같은 미세 가공 기술에 대한 요구 특성 또한 엄격해지고 있다. In recent years, with the rapid development of information media such as computers, semiconductor device manufacturing technology is also rapidly developing. The semiconductor device has been developed in the direction of improving the degree of integration, miniaturization, operating speed and the like. As a result, requirements for microfabrication techniques, such as photolithography processes for improved integration, are becoming more stringent.

리소그래피 기술은 마스크(mask) 상에 형성된 패턴을 기판으로 전사하는 사진 기술로서 반도체 소자의 미세화 및 고집적화를 주도하는 핵심 기술이다. 일반적으로, 리소그래피 공정은 포토레지스트(Photoresist)를 코팅하는 단계, 소프트베이크(softbake)하는 단계, 정렬 및 노광하는 단계, 노광 후 베이크(PEB: Post Exposure Bake)하는 단계 및 현상하는 단계를 포함하는 일련의 공정을 거쳐 수행된다.Lithography technology is a photographic technology for transferring a pattern formed on a mask to a substrate and is a core technology that leads to miniaturization and high integration of semiconductor devices. Generally, a lithography process involves a series of steps including coating a photoresist, softbake, aligning and exposing, post exposure baking (PEB), and developing. It is carried out through the process of.

포토레지스트는 하부층을 식각할 때 내식각성을 가지며 빛에 반응하는 감광성을 가진 재료로서 반도체 소자의 미세화, 고집적화에 따라 포토레지스트 또한 엄격한 두께 조절 및 균일한 코팅을 필요로 하고 있으며 주로 스핀 코팅 장치를 이용하여 포토레지스트를 코팅하고 있다.Photoresist is a material that has corrosion resistance and photoresist that reacts to light when etching the lower layer. The photoresist also requires strict thickness control and uniform coating according to the miniaturization and high integration of semiconductor devices. The photoresist is then coated.

도 1은 에지 비드가 형성된 상태를 개념적으로 나타낸 도면이다.1 is a diagram conceptually showing a state in which an edge bead is formed.

도 1에 도시된 바와 같이, 기판(10)의 상부에 코팅되는 포토레지스트(20)는 유동성을 가지는 액체이므로 상기 기판(10)이 고속 회전함에 따라 원심력에 의해 상기 기판(10)의 가장자리로 밀리게 된다. 상기 기판(10)의 가장자리로 밀린 포토레지스트는 표면장력에 의해 상기 기판(10)의 다른 부분보다 더 부풀어 오르게 되어 에지 비드(edge bead, 30)를 형성하게 된다. 상기 에지 비드(30)는 공정 수행 중 기판 카세트 등과 접촉하게 되면 카세트에 묻게 되고 이것은 후속 공정에서 오 염물질로 작용하게 된다. 따라서, 상기 포토레지스트(20) 코팅 공정이 완료된 후에는 상기 에지 비드(30)를 제거하는 에지 비드 제거(Edge Bead Removal, 이하 EBR) 공정을 거친 후 후속 공정이 진행된다. 상기 EBR 공정을 위한 EBR 장치는 트랙(track) 장치 내의 포토레지스트 코팅 장치에서 수행되는 것이 일반적이나 별도의 EBR 장치에 의해 수행되기도 한다.As shown in FIG. 1, since the photoresist 20 coated on the substrate 10 is a liquid having fluidity, the substrate 10 is pushed to the edge of the substrate 10 by centrifugal force as the substrate 10 rotates at a high speed. It becomes. The photoresist pushed to the edge of the substrate 10 is swelled more than other portions of the substrate 10 by surface tension to form an edge bead 30. When the edge bead 30 comes into contact with the substrate cassette or the like during the process, it is buried in the cassette, which acts as a contaminant in a subsequent process. Therefore, after the photoresist 20 coating process is completed, an edge bead removal process (EBR) to remove the edge beads 30 is performed, and then a subsequent process is performed. The EBR apparatus for the EBR process is generally performed in a photoresist coating apparatus in a track apparatus, but may be performed by a separate EBR apparatus.

도 2a 내지 도 2d는 종래 기술에 의한 반도체 소자의 제조 방법을 나타낸 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

먼저, 도 2a에 도시된 바와 같이, 소정의 구조물(도시하지 않음)이 형성된 기판(100) 상에 패턴 형성을 위한 금속막, 산화막 같은 박막(102)을 증착하고 포토레지스트(104)를 코팅하고 EBR 공정을 진행하여 칩 영역(A)의 포토레지스트만 남기고 EBR 영역(B)의 포토레지스트를 제거한다. First, as shown in FIG. 2A, a thin film 102 such as a metal film or an oxide film for pattern formation is deposited on a substrate 100 on which a predetermined structure (not shown) is formed, and the photoresist 104 is coated. The EBR process is performed to remove the photoresist in the EBR region B, leaving only the photoresist in the chip region A.

다음, 도 2b에도 도시된 바와 같이, 상기 포토레지스트(104)를 노광 및 현상하여 소정 패턴으로 형성한다.Next, as shown in FIG. 2B, the photoresist 104 is exposed and developed to form a predetermined pattern.

다음, 도 2c에 도시된 바와 같이, 상기 포토레지스트(104)에 의해 정의된 패턴대로 칩 영역의 박막 패턴(102a)을 완성하면서 EBR 영역의 박막을 제거한다. 그러나, 포토 공정 및 식각 공정의 불균일 등 다양한 원인에 의해 EBR 영역의 박막(102b)이 제거되지 않고 남아 불량을 유발하며 종종 원형(도 2d의 102b)의 형태로 발생한다. 전술한 도 2c와 같은 공정이 완료된 후, EBR 영역에 남은 박막 중 접촉력이 취약한 부분이 세정공정, 열처리 공정 등의 후속 공정을 거치면서 떨어지는 막들림 현상이 발생하고 상기 떨어진 부분이 칩 영역으로 유입되어 결함의 원인 으로 작용한다. 상기 박막이 전도막일 경우 금속 배선 간의 브리지(Bridge)를 유발하기도 한다.Next, as shown in FIG. 2C, the thin film of the EBR region is removed while completing the thin film pattern 102a of the chip region according to the pattern defined by the photoresist 104. However, the thin film 102b of the EBR region is not removed due to various reasons such as the photo process and the non-uniformity of the etching process, causing the defect and often occurs in the form of a circle (102b of FIG. 2D). After the process as shown in FIG. 2C is completed, the portion of the thin film remaining in the EBR region has a weak contact force through a subsequent process such as a cleaning process or a heat treatment process, and a dropping phenomenon occurs and the separated portion flows into the chip region. It acts as a cause of the defect. When the thin film is a conductive film, it may cause a bridge between metal wires.

상기와 같은 문제를 해결하기 위해 대한민국 공개특허 제2001-58601호는 EBR 공정을 진행하지 않고 노광 및 현상 공정을 진행하여 기판 가장자리의 막들림 현상을 방지할 수 있는 반도체 소자의 제조 방법을 개시하고 있다. 그러나 상기와 같은 반도체 소자의 제조 방법은 EBR 공정을 진행하지 않기 때문에 에지 비드에 의한 불량이 해결되지 않는 근본적인 문제가 존재한다.In order to solve the above problems, Korean Patent Laid-Open Publication No. 2001-58601 discloses a method of manufacturing a semiconductor device capable of preventing film formation at the edge of a substrate by performing an exposure and development process without performing an EBR process. . However, since the method of manufacturing the semiconductor device as described above does not proceed with the EBR process, there is a fundamental problem that the defect caused by the edge bead is not solved.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, EBR 영역의 박막의 일부를 식각한 후 상기 박막을 패터닝하여 칩 영역을 정의할 때 EBR 영역에 존재하는 박막을 완전히 제거함으로써 EBR 영역에서 발생하는 불량에 기인한 수율 저하를 방지할 수 있는 반도체 소자의 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, by etching a portion of the thin film of the EBR region and patterning the thin film to define the chip region to completely remove the thin film present in the EBR region EBR region SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device capable of preventing a decrease in yield due to defects occurring in a region.

본 발명의 상기 목적은 (A) 소정의 구조물이 형성된 기판 상에 박막을 형성하는 단계, (B) 상기 박막 상에 제 1 포토레지스트를 코팅하고 EBR 공정을 실시하여 EBR 영역의 제 1 포토레지스트를 제거하는 단계, (C) 상기 EBR 영역에 존재하는 박막의 일부를 식각과 동시에 상기 제 1 포토레지스트를 제거하는 단계, (D) 상기 박막 상에 제 2 포토레지스트를 코팅하고 기판을 정렬 및 노광한 후 현상 공정을 거쳐 마스크 패턴을 형성하는 단계 및 (E) 상기 마스크 패턴을 이용하여 박막을 식각하여 칩 영역의 패턴을 형성하고 EBR 영역의 박막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 의해 달성된다.The above object of the present invention is to (A) forming a thin film on a substrate on which a predetermined structure is formed, (B) coating a first photoresist on the thin film and performing an EBR process to obtain a first photoresist of the EBR region. Removing (C) removing the first photoresist simultaneously with etching a portion of the thin film present in the EBR region; and (D) coating a second photoresist on the thin film and aligning and exposing the substrate. Forming a mask pattern through a post-development process; and (E) etching the thin film using the mask pattern to form a pattern of a chip region and to remove the thin film of the EBR region. It is achieved by the manufacturing method.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면도이다.3A to 3D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present invention.

먼저, 도 3a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(200) 상에 박막(202)을 형성하고 제 1 포토레지스트(204)를 코팅한 후 EBR 공정을 진행하여 EBR 영역(Y)의 포토레지스트를 제거하고 반도체 칩이 형성되는 칩 영역(X)의 제 1 포토레지스트를 남겨둔다.First, as shown in FIG. 3A, the thin film 202 is formed on the substrate 200 on which a predetermined structure is formed, the first photoresist 204 is coated, and then an EBR process is performed to form the EBR region Y. The photoresist is removed and the first photoresist in the chip region X in which the semiconductor chip is formed is left.

상기 EBR 공정은 포토레지스트 코팅 후 코팅 장치에 부속된 EBR 장치에서 수행할 수도 있고 별도의 EBR 장치에서 수행할 수도 있으며 기판(200)을 회전시키면서 아세톤과 같은 용액을 분사함으로써 EBR 영역(Y)의 제 1 포토레지스트(204)를 제거한다. 상기 EBR 영역(Y)의 폭은 통상 2mm 내지 5mm 정도이나 본 발명에서는 기존의 EBR 영역의 폭과 같거나 약간 좁게 설정하는 것이 바람직하다.The EBR process may be performed in an EBR apparatus attached to the coating apparatus after the photoresist coating, or may be performed in a separate EBR apparatus, and by spraying a solution such as acetone while rotating the substrate 200 to remove the EBR region Y. 1 Photoresist 204 is removed. The width of the EBR region Y is usually about 2 mm to 5 mm, but in the present invention, it is preferable to set the width of the EBR region Y to be equal to or slightly narrower than that of the existing EBR region.

상기 박막(202)은 금속막, 폴리실리콘막, 산화막, 질화막 및 이들로 이루어진 다층막 등 반도체 소자 제조에 사용되는 모든 박막이 가능하며 스퍼터링(Sputtering), 진공증착(Vacuum evaporation) 및 화학기상증착(CVD: Chemical Vapor Deposition) 등의 박막 증착 방법을 통해 형성한다.The thin film 202 may be any thin film used for manufacturing a semiconductor device such as a metal film, a polysilicon film, an oxide film, a nitride film, and a multilayer film formed thereof, and may be formed by sputtering, vacuum evaporation, and chemical vapor deposition (CVD). It is formed through a thin film deposition method such as Chemical Vapor Deposition.

예를 들어, 상기 금속막으로는 알루미늄(Al), 구리(Cu), 알루미늄-구리 합금, 알루미늄-실리콘-구리 합금, 텅스텐(W) 등의 배선 재료, 텅스텐(W) 등의 플러그(Plug) 재료 및 기타 티타늄(Ti), 몰리브덴(Mo), 금(Au) 등의 금속이 가능하다. 상기 산화막으로는 소자분리막, 층간절연막, 금속 배선 간의 절연막, 보호막 및 평탄화막 등에 사용하는 USG(Undoped Silica Glass), BPSG(BoroPhosphoSilicate Glass), PSG(PhosphoSilicate Glass), 고온산화막 등을 들 수 있으며 APCVD(AtmosPheric CVD), 열 CVD, PECVD(Plasma Enhanced CVD) 등의 박막 증착 방법을 사용할 수 있다.For example, the metal film may include aluminum (Al), copper (Cu), an aluminum-copper alloy, an aluminum-silicon-copper alloy, a wiring material such as tungsten (W), or a plug such as tungsten (W). Materials and other metals such as titanium (Ti), molybdenum (Mo), gold (Au) are possible. Examples of the oxide film include USG (Undoped Silica Glass), BoroPhosphoSilicate Glass (PSG), PhosphoSilicate Glass (PSG), high temperature oxide film, and the like, which are used in device isolation layers, interlayer insulating films, insulating films between metal wirings, protective films, and planarization films. Thin film deposition methods such as AtmosPheric CVD, Thermal CVD, and Plasma Enhanced CVD (PECVD) can be used.

상기 EBR 공정 후에 EBR 공정에서 제거되지 않은 가장자리의 제 1 포토레지스트가 존재할 경우, OEBR(Optical EBR) 공정을 더 실시하여 기판의 가장자리에 형성된 에지 비드 및 불필요한 제 1 포토레지스트를 제거할 수 있다. 상기 OEBR 공정시 EBR 영역과 동일한 영역에 노광을 하는 것이 바람직하다.If the first photoresist of the edge not removed in the EBR process is present after the EBR process, the edge bead formed on the edge of the substrate and the unnecessary first photoresist may be removed by further performing an OEBR (Optical EBR) process. In the OEBR process, it is preferable to expose the same region as the EBR region.

다음, 도 3b에 도시된 바와 같이, EBR 영역(Y)의 박막의 일부를 식각한다. 이때, 식각하는 두께(t)는 전체 박막 두께(T)의 40% 내지 60%, 보다 바람직하게는 50%로 한다. 상기 식각은 반응성 이온 식각(RIE: Reactive Ion Etch), 플라즈마 에치(Plasma etch) 및 스퍼터 에치(Sputter etch) 등의 건식 식각과 습식 식각 모두 가능하다.Next, as shown in FIG. 3B, a part of the thin film of the EBR region Y is etched. At this time, the thickness t to be etched is 40% to 60% of the total thin film thickness T, more preferably 50%. The etching may be both dry etching and wet etching, such as reactive ion etching (RIE), plasma etch, and sputter etch.

상기 EBR 영역(Y)의 박막 식각 전에 상기 제 1 포토레지스트(204)에 존재하 는 수분을 제거하고 경화시켜 안정되도록 하는 열처리 공정을 수행하는 것이 바람직하다.Before the thin film is etched in the EBR region (Y), it is preferable to perform a heat treatment process to remove the moisture present in the first photoresist 204 and to cure to stabilize.

다음, 도 3c에 도시된 바와 같이, 상기 EBR 공정 내지 EBR 영역의 박막 식각 과정에서 발생한 폴리머 등의 오염물과 상기 제 1 포토레지스트(204)를 제거한 후 제 2 포토레지스트(206)를 코팅하고 기판을 정렬 및 노광한 후 현상 공정을 거쳐 마스크에 형성된 패턴을 기판에 전사하여 칩 영역(X)의 패턴을 정의하는 마스크 패턴을 형성한다. Next, as shown in FIG. 3C, after removing the first photoresist 204 and the contaminants such as polymers generated during the thin film etching process of the EBR process or the EBR region, the second photoresist 206 is coated and the substrate is removed. After alignment and exposure, a pattern formed on the mask is transferred to a substrate through a developing process to form a mask pattern defining a pattern of the chip region X.

상기 EBR 영역(Y)의 박막의 일부를 식각하면서 상기 EBR 공정 내지 EBR 영역의 박막 식각 과정에서 발생한 폴리머 등의 오염물과 상기 제 1 포토레지스트(204)를 동시에 제거하는 방법도 가능하다. While etching a part of the thin film of the EBR region Y, a method of simultaneously removing the first photoresist 204 and contaminants such as polymer generated during the thin film etching process of the EBR process or the EBR region may be removed.

마지막으로, 도 3d에 도시된 바와 같이, 상기 제 2 포토레지스트(206)에 의해 정의된 마스크 패턴을 이용하여 칩 영역(X)의 박막을 식각하면서 EBR 영역(Y)의 박막도 식각하여 완전히 제거한다. 상기 식각은 건식 식각과 습식 식각 모두 가능하다.Finally, as shown in FIG. 3D, the thin film of the chip region X is etched using the mask pattern defined by the second photoresist 206 while the thin film of the EBR region Y is etched and completely removed. do. The etching may be both dry etching and wet etching.

이후, 상기 제 2 포토레지스트(206)를 제거하고 통상의 반도체 제조 공정을 통해 소자를 완성한다.Thereafter, the second photoresist 206 is removed to complete the device through a conventional semiconductor manufacturing process.

이와 같이, 포토레지스트 코팅에서 현상에 이르는 리소그래피 공정 및 식각 공정 등에서 가장 불량이 발생하기 쉬운 기판 가장자리인 EBR 영역의 박막을 일차적으로 식각한 후 칩 영역의 패턴을 형성할 때 EBR 영역의 박막을 같이 식각하여 완전히 제거함으로써 반도체 소자의 불량을 획기적으로 감소시킬 수 있다.As such, the thin film of the EBR region, which is the edge of the substrate most likely to be defective in the lithography process and the etching process from the photoresist coating to the developing process, is primarily etched and the thin film of the EBR region is etched together when forming the chip region pattern. By completely removing the defects in the semiconductor device can be significantly reduced.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above-described embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 반도체 소자의 제조 방법은 EBR 영역에 형성된 박막의 일부를 식각하여 제거한 뒤 칩 영역에 존재하는 상기 박막을 식각하여 패턴을 형성할 때 EBR 영역의 박막을 완전히 제거함으로써 EBR 영역에서 발생하는 원형 결함, 막들림과 같은 불량을 방지하여 소자의 수율을 향상시킬 수 있다.Therefore, in the method of manufacturing a semiconductor device of the present invention, when a portion of the thin film formed in the EBR region is etched and removed, the thin film in the EBR region is completely removed when the pattern is formed by etching the thin film present in the chip region. The defects such as circular defects and clogging can be prevented to improve the yield of the device.

Claims (4)

반도체 소자의 제조 방법에 있어서,In the manufacturing method of a semiconductor element, (A) 소정의 구조물이 형성된 기판 상에 박막을 형성하는 단계;(A) forming a thin film on the substrate on which the predetermined structure is formed; (B) 상기 박막 상에 제 1 포토레지스트를 코팅하고 EBR 공정을 실시하여 EBR 영역의 제 1 포토레지스트를 제거하는 단계;(B) coating the first photoresist on the thin film and performing an EBR process to remove the first photoresist in the EBR region; (C) 상기 EBR 영역에 존재하는 박막의 일부를 식각과 동시에 상기 제 1 포토레지스트를 제거하는 단계;(C) removing the first photoresist simultaneously with etching a portion of the thin film present in the EBR region; (D) 상기 박막 상에 제 2 포토레지스트를 코팅하고 기판을 정렬 및 노광한 후 현상 공정을 거쳐 마스크 패턴을 형성하는 단계; 및(D) coating a second photoresist on the thin film, aligning and exposing the substrate, and then forming a mask pattern through a developing process; And (E) 상기 마스크 패턴을 이용하여 박막을 식각하여 칩 영역의 패턴을 형성하고 EBR 영역의 박막을 제거하는 단계(E) etching the thin film using the mask pattern to form a pattern of a chip region and removing the thin film of the EBR region 를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 박막은 스퍼터링, 진공증착 또는 화학기상증착 방법을 통해 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.The thin film is a method of manufacturing a semiconductor device, characterized in that formed by sputtering, vacuum deposition or chemical vapor deposition method. 제 1 항에 있어서,The method of claim 1, 상기 박막은 금속막, 산화막, 질화막 중 어느 하나로 이루어지거나 이들로 이루어진 다층막인 것을 특징으로 하는 반도체 소자의 제조 방법.The thin film is a method of manufacturing a semiconductor device, characterized in that the multi-layer film consisting of or made of any one of a metal film, an oxide film, a nitride film. 제 1 항에 있어서,The method of claim 1, 상기 (C) 단계에서 식각하는 박막은 박막 두께의 40% 내지 60%인 것을 특징으로 하는 반도체 소자의 제조 방법.The thin film to be etched in the step (C) is a manufacturing method of a semiconductor device, characterized in that 40% to 60% of the thickness of the thin film.
KR1020040056193A 2004-07-20 2004-07-20 Method for manufacturing semiconductor devices KR100575083B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056193A KR100575083B1 (en) 2004-07-20 2004-07-20 Method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056193A KR100575083B1 (en) 2004-07-20 2004-07-20 Method for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
KR20060008455A KR20060008455A (en) 2006-01-27
KR100575083B1 true KR100575083B1 (en) 2006-04-28

Family

ID=37119481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056193A KR100575083B1 (en) 2004-07-20 2004-07-20 Method for manufacturing semiconductor devices

Country Status (1)

Country Link
KR (1) KR100575083B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222550A (en) * 1995-02-16 1996-08-30 Sony Corp Planarization of coating insulating film
US6117778A (en) 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
JP2001230197A (en) 2000-02-17 2001-08-24 Sigma Meltec Ltd Method for removing edge film and method for electron beam lithography
KR100420559B1 (en) 2001-01-15 2004-03-02 삼성전자주식회사 Semiconductor manufacturing method for reducing particle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222550A (en) * 1995-02-16 1996-08-30 Sony Corp Planarization of coating insulating film
US6117778A (en) 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
JP2001230197A (en) 2000-02-17 2001-08-24 Sigma Meltec Ltd Method for removing edge film and method for electron beam lithography
KR100420559B1 (en) 2001-01-15 2004-03-02 삼성전자주식회사 Semiconductor manufacturing method for reducing particle

Also Published As

Publication number Publication date
KR20060008455A (en) 2006-01-27

Similar Documents

Publication Publication Date Title
US6143653A (en) Method of forming tungsten interconnect with tungsten oxidation to prevent tungsten loss
EP0370935B1 (en) Method of forming conductive lines and studs
JP3504247B2 (en) Manufacturing method of semiconductor device
JPH0831522B2 (en) Method for forming multi-layer conductor / insulator coplanar thin film using photosensitive polyimide polymer composition
KR20030020930A (en) Electronic component and method of manufacture
JP4078875B2 (en) Method for forming organic film pattern and method for manufacturing solid-state imaging device
US6544904B1 (en) Method of manufacturing semiconductor device
US5871886A (en) Sandwiched middle antireflection coating (SMARC) process
JPH06314727A (en) Photolithography test structure and integrated circuit photolithography test structure
KR100575083B1 (en) Method for manufacturing semiconductor devices
KR20040013613A (en) Method for forming a contact in semiconductor device process
JP4082812B2 (en) Semiconductor device manufacturing method and multilayer wiring structure forming method
JP3455442B2 (en) Wiring structure manufacturing method
US6613680B2 (en) Method of manufacturing a semiconductor device
KR0156124B1 (en) Formation method of metal wiring in semiconductor device
KR100293378B1 (en) Method for manufacturing semiconductor device
TW411514B (en) Method of defining passivation pattern
JP2001194805A (en) Pattern forming method in semiconductor process
JPH04144230A (en) Semiconductor device and its manufacture
JP3166912B2 (en) Method for manufacturing semiconductor device
JP2000347422A (en) Fine pattern forming method
JP3156389B2 (en) Method for manufacturing semiconductor device
KR100774650B1 (en) Method for forming semiconductor device metal-wiring with low-resistance
CN102270571A (en) Method for manufacturing semiconductor device
JP2001223210A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee