KR100574475B1 - 메탈산화층을 이용한 앤티퓨즈 형성방법 - Google Patents

메탈산화층을 이용한 앤티퓨즈 형성방법 Download PDF

Info

Publication number
KR100574475B1
KR100574475B1 KR1019980062510A KR19980062510A KR100574475B1 KR 100574475 B1 KR100574475 B1 KR 100574475B1 KR 1019980062510 A KR1019980062510 A KR 1019980062510A KR 19980062510 A KR19980062510 A KR 19980062510A KR 100574475 B1 KR100574475 B1 KR 100574475B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
metal
metal oxide
contact hole
Prior art date
Application number
KR1019980062510A
Other languages
English (en)
Other versions
KR20000045897A (ko
Inventor
최영호
김동찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980062510A priority Critical patent/KR100574475B1/ko
Publication of KR20000045897A publication Critical patent/KR20000045897A/ko
Application granted granted Critical
Publication of KR100574475B1 publication Critical patent/KR100574475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제1메탈층 상에 절연층을 적층한 후 감광막을 적층하여 콘택부위로 식각하여 제1메탈층을 노출하도록 콘택홀을 형성하는 단계와; 상기 단계 후에 챔버내에서 산소가스 분위기에서 제1메탈층을 산화하여 메탈산화막을 형성하는 단계와; 상기 단계 후에 챔버내의 산소가스를 펌핑하여 배출하여 내고 콘택홀내에 제2메탈층을 적층하도록 하는 단계를 포함하는 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법인 바, 소자의 리페어시 메탈산화막에 바이어스(Bias)를 가하여 간단하게 파괴시켜서 리페어를 용이하게 수행하도록 하는 매우 유용하고 효과적인 발명이다.

Description

메탈산화층을 이용한 앤티퓨즈 형성방법
본 발명은 리페어용 앤티퓨즈(Repair Anti-Fuse)에 관한 것으로서, 특히, 콘택홀을 통하여 챔버 내에 산소를 유입시킨 상태에서 산화시켜 제1메탈층 상에 얇은 메탈산화막을 퓨즈로 형성한 후 이 콘택홀내에 제2메탈층을 적층하므로 소자의 리페어시 메탈산화막에 바이어스를 가하여 간단하게 파괴시켜서 퓨즈의 리페어를 용이하게 수행하도록 하는 메탈산화층을 이용한 앤티퓨즈 형성방법에 관한 것이다.
일반적으로, 종래에는 앤티퓨즈(Anti-Fuse)를 리페어(Repair)하는 방법은 폴리실리콘층(Poly1)으로 이루어진 퓨즈를 레이저광으로 이용하여 끊어 줌으로 리던던시(Reduncy)에 어드레스(Address)를 할당하여 이루어진다.
이 방법은 Poly1, Poly2, Poly4, IPO, Metal1, Metal2, IMD, Passivation등이 연속적으로 증착된 후 마스크를 이용하여 Poly1 위에 일정한 두께의 리메인산화막(Remain Oxide)이 남게 조절하여 식각하고 레이저(Laser)로 Poly1을 히팅하여 끊어주는 방법이다.
이 방법은 첫째, 두꺼운 산화막을 식각하면서 리메인산화막을 조절하기 어려우므로 두껍게 남으면 Poly1 퓨즈가 끊어지지 않아서 리페어공정이 실패하게 되거나 너무 얇은 경우에는 Poly1 아래의 반도체기판까지 데미지(Damage)를 받을 우려가 있으므로 리페어 수율이 낮은 문제점을 지니고 있었다.
또한, 상기한 바와 같이 종래의 리페어퓨즈는 반도체소자 패키지 후에는 레이저를 이용하여 리페어할 수 없는 단점을 지니고 있었다.
본 발명의 제1메탈층 상에 상부와 절연을 위한 절연층을 적층한 후에 마스킹식각으로 제1메탈층으로 개방된 콘택홀을 형성하고, 이 콘택홀을 통하여 챔버 내에 산소를 유입시킨 상태에서 산화시켜 제1메탈층 상에 얇은 메탈산화막을 퓨즈로 형성한 후 이 콘택홀내에 제2메탈층을 적층하므로 소자의 리페어시 메탈산화막에 바이어스를 가하여 간단하게 파괴시켜서 퓨즈리페어를 용이하게 수행하는 것이 목적이다.
이러한 목적은 제1메탈층 상에 절연층을 적층한 후 감광막을 적층하여 식각하여 제1메탈층을 노출하도록 콘택홀을 형성하는 단계와; 상기 단계 후에 챔버내에서 산소가스분위기에서 제1메탈층을 산화하여 메탈산화막을 형성하는 단계와; 상기 단계 후에 챔버내의 산소가스를 펌핑하여 배출하고 콘택홀내에 제2메탈층을 적층하도록 하는 단계를 포함하는 메탈산화층을 이용한 앤티퓨즈 형성방법을 제공함으로써 달성된다.
그리고, 상기 제1메탈층은 알루미늄(Al) 혹은 구리(Cu)이고, 상기 제2메탈층은 역시 알루미늄 혹은 구리를 사용하도록 한다.
또한, 상기 제2메탈층을 구리로 하여 콘택홀 내에 몰입하는 경우 상감(Damascence)공정으로 식각하도록 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 4는 본 발명에 따른 메탈산화층을 이용한 앤티퓨즈 형성방법을 순차적으로 보인 도면이다.
도 1은 알루미늄 혹은 구리인 제1메탈층(10) 상에 절연층(20)을 적층한 후 콘택부위(35)를 갖는 감광막(30)을 적층하는 상태를 도시하고 있다.
도 2는 상기 감광막(30)의 콘택부위(35)를 통하여 절연층(20)을 식각하여 제1메탈층(10)을 노출시키도록 콘택홀(Contact Hole)(25)을 형성하는 상태를 도시하고 있다.
도 3은 상기 단계 후에 챔버(Chamber)내에서 산소(O2)가스분위기에서 제1메탈층(10)을 산화하여 산화알루미늄(Al2O3) 혹은 산화구리(CuO)로 된 메탈산화막(40)을 형성하는 상태를 도시하고 있다.
도 4는 상기 단계 후에 챔버내의 산소가스를 펌핑(Pumping)하여 배출한 후에 콘택홀내에 알루미늄 혹은 구리인 제2메탈층을 적층하도록 하는 상태를 도시하고 있다.
그리고, 후속공정으로 제2메탈층(50)을 식각으로 불필요한 부분을 제거하도록하고, 이 제2메탈층(50)이 구리인 경우 식각이 제대로 이루어지지 않는 물질이므로 상감공정으로 제2메탈층(50)을 식각하도록 한다.
그리고, 상기 제1메탈층(10)이 산화가 잘 되지 않는 금속물질인 경우 고농도의 산소분위기에서 제1메탈층(10)상에 산소를 흡착시킨 후에 콘택홀(25)내에 구리인 제2메탈층(50)을 적층하여 제1메탈층(10)과 제2메탈층(50)사이에 산화구리인 절연막이 형성되도록 한 후, 화학기계적연마공정(CMP; Chemical Mechanical Polishing)시 산소와 구리가 반응하여 산화구리인 메탈산화막(40)을 형성하도록 할 수도 있다.
상기한 바와 같이, 본 발명에 따른 메탈산화층을 앤티퓨즈형성방법을 이용하게 되면, 제1메탈층 상에 상부와 절연을 위한 절연층을 적층한 후에 마스킹식각으로 제1메탈층으로 개방된 콘택홀을 형성하고, 이 콘택홀을 통하여 챔버 내에 산소를 유입시킨 상태에서 산화시켜 제1메탈층 상에 얇은 메탈산화막을 퓨즈로 형성한 후 이 콘택홀내에 제2메탈층을 적층하므로 소자의 리페어시 메탈산화막에 바이어스(Bias)를 가하여 간단하게 파괴시켜서 퓨즈의 리페어를 용이하게 수행하도록 하는 매우 유용하고 효과적인 발명이다.
또한, 반도체 패키지 장치가 완성된 후에도 바이어스만 가하여 주면 퓨즈의 레페어가 가능하므로 리페어작업을 손쉽게 수행할 수 있도록 하는 장점을 지니고 있다.
도1 내지 도 4는 본 발명에 따른 메탈산화층을 이용한 앤티퓨즈 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 제1메탈층 20 : 절연층
25 : 콘택홀 30 : 감광막
35 : 콘택부위 40 : 메탈산화막
50 : 제2메탈층

Claims (6)

  1. 제1메탈층 상에 절연층을 적층한 후 그 위에 감광막을 적층하고 식각하여 제1메탈층을 노출되도록 콘택홀을 형성하는 단계와;
    상기 단계 후에 챔버내에서 산소가스분위기로 제1메탈층을 산화하여 메탈산화막을 형성하는 단계와;
    상기 단계 후에 챔버내의 산소가스를 펌핑하여 배출하고 콘택홀내에 제2메탈층을 적층하도록 하는 단계를 포함하는 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법.
  2. 제 1 항에 있어서, 상기 제1메탈층은 알루미늄 혹은 구리인 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법.
  3. 제 1 항에 있어서, 상기 제2메탈층은 알루미늄 혹은 구리인 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법.
  4. 제 1 항에 있어서, 상기 메탈산화층은 산화알루미늄 혹은 산화구리인 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법.
  5. 제 1 항에 있어서, 상기 제2메탈층을 구리로하여 콘택홀내에 채우는 경우 상감공정으로 식각하는 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법.
  6. 제 1 항에 있어서, 상기 제1메탈층이 산화가 잘 되지 않는 금속물질인 경우 콘택홀을 통하여 제1메탈층 상에 산소를 흡착시킨 후, 콘택홀내에 구리인 제2메탈층을 적층하여 제1메탈층과 제2메탈층의 계면에서 산소와 구리를 반응시켜 메탈산화막을 형성하는 것을 특징으로 하는 메탈산화층을 이용한 앤티퓨즈 형성방법.
KR1019980062510A 1998-12-30 1998-12-30 메탈산화층을 이용한 앤티퓨즈 형성방법 KR100574475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062510A KR100574475B1 (ko) 1998-12-30 1998-12-30 메탈산화층을 이용한 앤티퓨즈 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062510A KR100574475B1 (ko) 1998-12-30 1998-12-30 메탈산화층을 이용한 앤티퓨즈 형성방법

Publications (2)

Publication Number Publication Date
KR20000045897A KR20000045897A (ko) 2000-07-25
KR100574475B1 true KR100574475B1 (ko) 2006-08-10

Family

ID=19569173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062510A KR100574475B1 (ko) 1998-12-30 1998-12-30 메탈산화층을 이용한 앤티퓨즈 형성방법

Country Status (1)

Country Link
KR (1) KR100574475B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255837A (ja) * 1995-03-17 1996-10-01 Matsushita Electron Corp 半導体装置の製造方法
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
KR19980020481A (ko) * 1996-09-09 1998-06-25 문정환 안티퓨즈의 구조 및 제조방법
KR19980026866A (ko) * 1996-10-11 1998-07-15 김광호 반도체 소자의 안티-퓨즈(Anti-Fuse) 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
JPH08255837A (ja) * 1995-03-17 1996-10-01 Matsushita Electron Corp 半導体装置の製造方法
KR19980020481A (ko) * 1996-09-09 1998-06-25 문정환 안티퓨즈의 구조 및 제조방법
KR19980026866A (ko) * 1996-10-11 1998-07-15 김광호 반도체 소자의 안티-퓨즈(Anti-Fuse) 형성 방법

Also Published As

Publication number Publication date
KR20000045897A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US6498096B2 (en) Borderless contact to diffusion with respect to gate conductor and methods for fabricating
US5989784A (en) Etch recipe for embedded DRAM passivation with etch stopping layer scheme
US6893954B2 (en) Method for patterning a semiconductor wafer
JP2006147923A (ja) 半導体装置及びその製造方法
KR100574475B1 (ko) 메탈산화층을 이용한 앤티퓨즈 형성방법
US6197693B1 (en) Methods for forming gate electrodes of semiconductor devices
KR100524969B1 (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
US7763951B2 (en) Fuse structure for maintaining passivation integrity
KR100621813B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100248142B1 (ko) 반도체소자 제조방법
KR100282425B1 (ko) 캐패시터의제조방법
US6136671A (en) Method for forming gate oxide layers
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100260521B1 (ko) 반도체 소자의 제조 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR20030059473A (ko) 반도체 소자의 제조방법
KR20010056779A (ko) 금속을 이용한 반도체 소자의 퓨즈 형성 방법
KR19980048146A (ko) 반도체소자의 제조방법
KR19990062216A (ko) 반도체 장치의 결함 처리 방법
KR20050101023A (ko) 반도체 장치의 퓨즈 박스 형성 방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR19980055903A (ko) 반도체 소자의 비아홀 형성 방법
KR20050037712A (ko) 반도체 소자의 제조 방법
KR20070069918A (ko) 반도체 소자의 리페어식각 방법
KR20050052175A (ko) 반도체 소자의 보호막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee