KR100571657B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100571657B1
KR100571657B1 KR1020030091099A KR20030091099A KR100571657B1 KR 100571657 B1 KR100571657 B1 KR 100571657B1 KR 1020030091099 A KR1020030091099 A KR 1020030091099A KR 20030091099 A KR20030091099 A KR 20030091099A KR 100571657 B1 KR100571657 B1 KR 100571657B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
semiconductor device
opening
spacer
Prior art date
Application number
KR1020030091099A
Other languages
English (en)
Other versions
KR20050059475A (ko
Inventor
김용수
양홍선
장세억
임관용
조흥재
이정호
오재근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030091099A priority Critical patent/KR100571657B1/ko
Publication of KR20050059475A publication Critical patent/KR20050059475A/ko
Application granted granted Critical
Publication of KR100571657B1 publication Critical patent/KR100571657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

본 발명은 CA계 포토레지스트의 RFP 공정을 이용하여 콘택홀 패터닝시 발생되는 오버행 현상을 방지하면서 미세 크기의 콘택홀을 형성하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하기 위한 것으로, 반도체 기판 상부의 하부막 상에 제1오프닝을 갖는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 RFP 공정으로 플로우시켜 상기 제1오프닝보다 CD가 작은 제2오프닝을 갖는 콘택마스크를 형성하는 단계, 상기 제2오프닝의 측벽에 스페이서를 형성하는 단계, 및 상기 스페이서 및 콘택마스크를 식각배리어로 하여 상기 하부막을 식각하여 콘택홀을 형성하는 단계를 포함한다.
포토레지스트, RFP, 촉매, 원자층 증착기구, 스페이서, 콘택홀

Description

반도체 소자의 콘택홀 형성 방법{METHOD OF FORMING CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1a는 종래 기술에 따른 콘택마스크용 포토레지스트패턴에 대해 RFP 공정을 진행하기 전의 상태를 도시한 평면도,
도 1b는 콘택마스크용 포토레지스트패턴에 대해 RFP 공정을 진행한 후의 상태를 도시한 평면도,
도 2a 내지 도 2d는 RFP 공정의 온도에 따른 CD 변화를 보여주는 도면,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 하부막
13 : 포토레지스트 14 : 제1오프닝
15 : 제2오프닝 16 : 스페이서
17 : 제3오프닝 18 : 콘택홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 콘택홀 형성 방법에 관한 것이다.
반도체소자의 리소그래피 중 콘택홀(비트라인콘택, 금속배선(M1,M2) 콘택, 스토리지노드콘택) 패턴은 게이트 또는 비트라인에 적용하는 디자인룰을 사용할 수 없다. 같은 디자인룰을 사용할 수 없는 이유는 다음과 같다.
라인 패턴인 게이트와 비트라인은 한 축(편의상 단축)에 대해서는 디자인룰 피치를 갖지만 다른 한 축(장축)에 대해서는 전혀 디자인룰에 구속되지 않아 포톤(photon) 투과 및 이웃한 굴절빔(Deflection beam)과의 간섭(interference)이 가능하다. 하지만 콘택홀에 대해 라인패턴과 같은 디자인룰을 적용한 마스크를 사용하면, 홀을 투과/굴절한 빔이 상대적으로 매우 작아 이웃 홀에서 투과/굴절한 빔과의 간섭이 거의 불가능하다. 예를 들면, 100nm 디자인룰 적용하기 위해 KrF 소스를 가진 스캐너/스텝퍼(scanner/stepper)를 사용한 경우에도 마스크상의 홀 크기는 400nm로 248nm 파장이 약 1개 정도만 투과/굴절이 가능하다.
따라서, 콘택홀과 라인패턴에 대해 같은 디자인룰을 확보하기 위해서는 콘택홀에 대한 마스크는 디자인룰보다 크게 사용하여 패터닝한 후 레지스트를 고온[< Tg(Glass temperature)]에서 리플로우(reflow)하여 원하는 콘택홀을 확보한다. 이상의 공정을 'RFP(Resistor Flow Process) 공정'이라고 일컫는다.
도 1a는 종래 기술에 따른 콘택마스크용 포토레지스트패턴에 대해 RFP 공정을 진행하기 전의 상태를 도시한 평면도이고, 도 1b는 콘택마스크용 포토레지스트패턴에 대해 RFP 공정을 진행한 후의 상태를 도시한 평면도이다. 여기서, 콘택마스크용 포토레지스트(PR)는 CA(Chemical Amplification)계 포토레지스트이다.
도 1a에 도시된 바와 같이, 콘택마스크용 포토레지스트(PR)에 대해 콘택홀 CD가 180nm로 정의되도록 패터닝하고, 도 1b에 도시된 것처럼 RFP 공정을 진행하면 콘택홀 CD가 140nm로 감소하고 있다.
그러나, 위와 같은 CA계 포토레지스트의 RFP 공정으로 확보가능한 콘택홀의 크기는 한계가 있을 뿐만 아니라 많은 CD 변화를 위해서는 고온 공정이 요구되는데, 포토레지스트의 Tg(134℃) 이상의 온도로 RFP 공정을 진행할 경우 도 2와 같이 오버행(overhang) 또는 보잉(Bowing) 현상이 발생하는 문제가 있다.
도 2a 내지 도 2d는 RFP 공정의 온도에 따른 CD 변화를 보여주는 도면이다.
도 2a는 RFP 공정을 0℃에서 진행한 경우에 콘택홀 CD가 180nm로 측정됨을 보여주고, 도 2b는 RFP 공정을 128℃에서 진행한 경우에 콘택홀 CD가 170nm로 측정됨을 보여주며, 도 2c는 RFP 공정을 136℃에서 진행한 경우에 콘택홀 CD가 100nm로 측정됨을 보여주고, 도 2d는 RFP 공정을 138℃에서 진행한 경우에 콘택홀 CD가 50nm로 측정됨을 보여준다.
도 2c 및 도 2d에 도시된 것처럼, RFP 공정의 온도가 Tg 이상의 온도로 진행된 경우에는 오버행 현상이 발생됨을 알 수 있다.
위와 같은 RFP 공정에서의 오버행 현상은 DICD(Development Inspection Critical Dimension)가 큰 경우가 작은 경우보다 더 심하기 때문에 작은 DICD를 요 구하지만, 작은 DICD 를 확보하기 위해서는 추가적으로 광학소스 변경(ArF:248nm에서 KrF:193nm로 변경)과 높은 개구수(High Numerical Aperture)가 요구되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, CA계 포토레지스트의 RFP 공정을 이용하여 콘택홀 패터닝시 발생되는 오버행 현상을 방지하면서 미세 크기의 콘택홀을 형성하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 콘택홀 형성 방법은 반도체 기판 상부의 하부막 상에 제1오프닝을 갖는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 RFP 공정으로 플로우시켜 상기 제1오프닝보다 CD가 작은 제2오프닝을 갖는 콘택마스크를 형성하는 단계, 상기 제2오프닝의 측벽에 스페이서를 형성하는 단계, 및 상기 스페이서 및 콘택마스크를 식각배리어로 하여 상기 하부막을 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 RFP 공정은, 120℃∼135℃의 온도범위에서 10초∼10분동안 핫플레이트 위에서 진행하는 것을 특징으로 하며, 상기 스페이서를 형성하는 단계는, 상기 제2오프닝을 포함한 상기 콘택마스크 상에 산화막을 증착하는 단계, 및 상기 산화막을 에치 백하여 상기 산화막으로 된 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 산화막은 촉매를 이용한 촉매 이용 원자층 증착기구를 이용하여 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(11) 상부에 콘택홀이 형성될 하부막(12)을 형성한다. 여기서, 하부막(12)은 잘 알려진 바와 같은 층간절연막(Inter Layer Dielectric)이다.
다음으로, 하부막(12) 상에 포토레지스트(13)를 도포한다. 이때, 포토레지스트(13)는 PAG(Photo-Acid Generator)와 PPMR[Protected Poly(hydroxy styrene)-base Matrix Resin]로 구성된 CA계 포토레지스트이다. 여기서, PPMR은 낮은 활성화 에너지(activation energy)를 갖는 APG(Acetal Protecting Group)를 사용하거나, 아세탈 형태와 ESCAP 형태의 레진을 서로 섞어 블렌드(Blend) 또는 하이브리드(Hybrid) 형태를 사용할 수 있다.
스탠딩웨이브(Standing wave)에 의한 포토레지스트 왜곡(distortion)을 방지하기 위해 하부유기반사방지막(Bottom Anti-Reflective Coating layer; BARC)을 사 용할 수 있으며, 이때 하부유기반사방지막(BARC)은 TiN, SiON과 같은 무기반사방지막이나 유기반사방지막을 적용할 수 있다.
다음으로, 포토레지스트(13)를 패터닝하여 콘택마스크로 사용될 포토레지스트패턴을 형성한다. 이때, 포토레지스트(13) 패터닝후에는 콘택홀을 형성하기 위한 제1오프닝(14)이 형성된다.
포토레지스트(13)의 패터닝은, 도포후 소프트 베이크(Soft bake) 공정, 노광(Exposure) 공정, 후노광베이크(Post-exposure bake) 공정 및 현상(developmnet) 공정을 차례로 진행하는 것으로, 현상후에 포토레지스트(13)에 형성된 제1오프닝(14)의 CD를 'CD1'이라고 표현한다.
한편, 노광공정후 후노광베이크 공정전에 패턴의 해상도(Resolution)를 증가시키기 위해 HMDS를 이용한 아민 처리(Amine treatment)를 진행할 수 있다.
도 3b에 도시된 바와 같이, 제1오프닝(14)이 형성된 포토레지스트패턴에 대해 RFP 공정을 진행한다. 이때, 제1오프닝(14)은 'CD2'를 갖는 제2오프닝(15)으로 바뀌며, 이 제2오프닝(15)이 갖는 CD2는 제1오프닝(14)이 갖는 CD1에 비해 더 작은 값을 갖는다.
상기한 RFP 공정은 포토레지스트의 Tg 온도보다 낮은 온도에서 어닐링하여 포토레지스트(13)를 플로우시키는 것으로, 바람직하게 120℃∼135℃의 온도에서 10초∼10분동안 레지스트 히터 형태의 핫플레이트(hot plate) 위에서 진행한다. 또한, RFP 공정은 오븐(Oven)에서 진행할 수 있다.
한편, 오버행 현상을 억제하기 위해 전자빔 노광(E-beam exposure)을 이용한 큐어링 공정을 RFP 공정 전에 진행할 수 있는데, 이때, 전자빔의 노광량은 10μC/cm2∼2000μC/cm2이다.
도 3c에 도시된 바와 같이, 제2오프닝(15)을 포함한 포토레지스트(13) 상에 산화막을 증착한 후 에치백하여 제2오프닝(15)의 측벽에 스페이서(16)를 형성한다. 이때, 스페이서(16)를 형성하기 위한 산화막 증착시, 포토레지스트(13) 위에서도 증착이 가능하며 높은 종횡비(High aspect ratio)에서도 컨포멀한(conformal) 박막을 형성할 수 있는 촉매 이용 원자층증착(Catalyzed ALD) 기구를 이용한다.
촉매 이용 원자층증착 기구의 경우, 산화막을 150℃ 이하의 저온에서 증착가능할 뿐만 아니라 거의 증착메카니즘이 자기제한표면반응(Self-Limited Surface Reaction)을 사용하기 때문에 원자층 레벨까지 컨포멀한 박막을 증착할 수 있다.
촉매 이용 원자층 증착에서 촉매로 사용되는 물질은 질소(N)기를 포함한 피리딘(C5NH6) 또는 NH3을 사용하며, 이 물질들의 질소기와 소스기체[또는 프리커서(precursor)] 사이의 수소 결합에 의한 반응에너지를 낮추어 반응온도를 150℃ 이하의 저온에서 증착을 가능케 한다.
상기한 산화막으로는 실리콘산화막(SiO2)을 촉매이용원자층 증착기구로 증착한다. 이때, 증착온도는 70℃∼150℃이고, 촉매는 피리딘(C5NH6) 또는 NH3 을 사용하며, 실리콘소스는 SiCl6, SiCl4, SiCl2H2, SiH4 , SiF4 또는 SiF6를 사용하고, 산소소스는 O2, O3, H2O, D2O(D는 듀테륨), NO 또는 N2 O를 사용한다. 소스들의 희석 또는 운반가스로 Ar, N2, H2를 사용한다. 위 산소소스중에서 H2O는 H2 와 O2를 사용한 물증기발생기(Water vapor generator)를 사용하여 공급한다.
한편, 산화막 증착시 열법(thermal), 플라즈마인핸스드법(plasma enhanced), RF 플라즈마 또는 마이크로웨이브 플라즈마로 소스를 활성화시켜 증착할 수 도 있다.
위와 같은 산화막으로는 실리콘산화막외에도 SiOxNy(x,y=0∼4) 또는 SiOxFy(x,y=0∼4)로 형성할 수 있고, 산화막의 두께는 10Å∼2000Å이 바람직하다.
위와 같은 일련의 산화막 증착 및 에치백 공정을 통해 형성되는 스페이서(16)에 의해 제2오프닝(15)은 스페이서(16) 두께만큼 CD가 감소한다. 따라서, 제2오프닝(15)의 CD2보다 작은 CD3를 갖는 제3오프닝(17)이 형성된다.
도 3d에 도시된 바와 같이, 제3오프닝(17) 아래의 하부막(12)을 식각하여 콘택홀(18)을 형성한다. 여기서, 콘택홀(18) 형성시 식각배리어는 포토레지스트(13)와 스페이서(16)가 된다.
플라즈마에 활성화된 이온이 웨이퍼 방향의 직진성을 향상하기 위해 네가티브 바이어스를 가하고, 스페이서를 형성하기 위한 에치백 공정과 콘택홀을 형성하기위한 식각 공정을 하나의 챔버에서 진행할 수 있다.
한편, 스페이서는 콘택홀(18) 식각 공정중에 제거한다.
도 3e에 도시된 바와 같이, 포토레지스트(13)를 애싱(ashing) 공정으로 제거한다. 결과적으로, 콘택홀(18)은 CD3를 갖는다.
상술한 본 발명은 콘택홀외에도 게이트 및 비트라인과 같은 라인패턴에서도 리소그래피 장비가 제현할 수 있는 이하의 CD를 갖는 라인패턴을 구현하는데 사용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 촉매이용 원자층증착기구를 사용하며 150℃ 이하의 저온 공정으로 포토레지스트 상부에 산화막을 증착할 수 있으므로 개구수(NA) 0.85 KrF를 이용하여 90nm 이하급 소자에서 요구되는 디자인룰의 콘택홀을 구현할 수 있는 효과가 있다.

Claims (9)

  1. 반도체 기판 상부의 하부막 상에 제1오프닝을 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 RFP 공정으로 플로우시켜 상기 제1오프닝보다 CD가 작은 제2오프닝을 갖는 콘택마스크를 형성하는 단계;
    상기 제2오프닝의 측벽에 스페이서를 형성하는 단계; 및
    상기 스페이서 및 콘택마스크를 식각배리어로 하여 상기 하부막을 식각하여 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 RFP 공정은,
    120℃∼135℃의 온도범위에서 10초∼10분동안 핫플레이트 위에서 진행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  3. 제1항에 있어서,
    상기 스페이서를 형성하는 단계는,
    상기 제2오프닝을 포함한 상기 콘택마스크 상에 산화막을 증착하는 단계; 및
    상기 산화막을 에치백하여 상기 산화막으로 된 스페이서를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  4. 제3항에 있어서,
    상기 산화막은,
    촉매를 이용한 촉매 이용 원자층 증착기구를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  5. 제4항에 있어서,
    상기 촉매는 피리딘 또는 NH3를 이용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  6. 제3항에 있어서,
    상기 산화막 증착시, 실리콘소스로 SiCl6, SiCl4, SiCl2H2, SiH4, SiF4 또는 SiF6를 사용하고, 산소소스로 O2, O3, H2O, D2O(D는 듀테륨), NO 또는 N2O를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  7. 제6항에 있어서,
    상기 산화막 증착시, RF 플라즈마 또는 마이크로웨이브 플라즈마로 상기 소스들을 활성화시켜 증착하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  8. 제3항에 있어서,
    상기 산화막은 SiO2, SiOxNy(x,y=0∼4) 또는 SiOxFy (x,y=0∼4)로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  9. 제1항에 있어서,
    상기 스페이서와 상기 콘택홀을 형성하는 단계는,
    하나의 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1020030091099A 2003-12-15 2003-12-15 반도체 소자의 콘택홀 형성 방법 KR100571657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030091099A KR100571657B1 (ko) 2003-12-15 2003-12-15 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091099A KR100571657B1 (ko) 2003-12-15 2003-12-15 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20050059475A KR20050059475A (ko) 2005-06-21
KR100571657B1 true KR100571657B1 (ko) 2006-04-17

Family

ID=37252382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091099A KR100571657B1 (ko) 2003-12-15 2003-12-15 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100571657B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190378725A1 (en) * 2018-06-08 2019-12-12 Lam Research Corporation Method for transferring a pattern from an organic mask

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789391B1 (ko) 2006-10-20 2008-01-02 삼성전자주식회사 콘택 구조물 형성 방법
JP2012008545A (ja) * 2010-05-24 2012-01-12 Hoya Corp 多階調フォトマスクの製造方法、及びパターン転写方法
US10964587B2 (en) * 2018-05-21 2021-03-30 Tokyo Electron Limited Atomic layer deposition for low-K trench protection during etch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190378725A1 (en) * 2018-06-08 2019-12-12 Lam Research Corporation Method for transferring a pattern from an organic mask
WO2019236213A1 (en) * 2018-06-08 2019-12-12 Lam Research Corporation Method for transferring a pattern from an organic mask

Also Published As

Publication number Publication date
KR20050059475A (ko) 2005-06-21

Similar Documents

Publication Publication Date Title
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US6720256B1 (en) Method of dual damascene patterning
TWI721125B (zh) 預圖案化微影模版、基於使用該模版的輻射圖案化之方法及形成該模版之方法
US8465903B2 (en) Radiation patternable CVD film
EP0599539B1 (en) Method for forming a pattern by silylation
KR20010015338A (ko) 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US5369061A (en) Method of producing semiconductor device using a hydrogen-enriched layer
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US7052988B1 (en) Applications and methods of making nitrogen-free anti-reflective layers for semiconductor processing
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP4389242B2 (ja) フォトレジストパターンをマスクに利用するエッチング方法
JPWO2009041306A1 (ja) 半導体装置の製造方法および装置ならびにレジスト材料
CN101551603B (zh) 光敏层的图案化方法
KR100571657B1 (ko) 반도체 소자의 콘택홀 형성 방법
US7109101B1 (en) Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
KR100493029B1 (ko) 반도체 소자의 미세 패턴 형성방법
US20210116799A1 (en) Multilayer Reflector And Methods Of Manufacture And Patterning
US6709986B2 (en) Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
KR20060031995A (ko) 반도체 제조공정의 얼라인먼트 측정방법
KR101004550B1 (ko) 반도체 소자의 형성 방법
KR20090066840A (ko) 반도체 소자의 형성 방법
CN108231550A (zh) 半导体装置的制作方法
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20070021506A (ko) 반도체 소자의 제조방법
US6992013B1 (en) Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee