KR100569580B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100569580B1
KR100569580B1 KR1020040116576A KR20040116576A KR100569580B1 KR 100569580 B1 KR100569580 B1 KR 100569580B1 KR 1020040116576 A KR1020040116576 A KR 1020040116576A KR 20040116576 A KR20040116576 A KR 20040116576A KR 100569580 B1 KR100569580 B1 KR 100569580B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
barrier metal
metal layer
wiring
Prior art date
Application number
KR1020040116576A
Other languages
English (en)
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040116576A priority Critical patent/KR100569580B1/ko
Application granted granted Critical
Publication of KR100569580B1 publication Critical patent/KR100569580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 배리어 금속층 형성후에 붕소 도핑 공정을 수행하고 시드층을 형성한다. 다음에 질소 분위기 또는 포밍가스 분위기에서 열처리함으로써 구리배선의 특성을 향상시키고 결정립계에 보론이 위치하여 결정립계를 강화시켜 상기 구리 배선이 확산 방지막 역할을 하는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도들.
< 도면의 주요 부분에 대한 부호 설명 >
10 : 절연막 패턴 20 : 하부구조
30 : 배리어 금속층 40 : 시드층
50 : 구리 배선
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 배리어 금속층 형성후에 붕소 도핑 공정을 수행하고 시드층을 형성한다. 다음에 질소 분위기 또는 포밍가스 분위기에서 열처리함으로써 구리배선의 특성을 향상시키고 결정립계에 보론이 위치하여 결정립계를 강화시켜 상기 구리 배선이 확산 방지막 역할을 하는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
종래 기술에 따른 반도체 소자의 금속 배선 형성 방법은 알류미늄 배선으로 구성되며 상기 알루미늄은 유전막으로 사용되는 SiO2로의 확산이 전혀 일어나지 않아 측벽에 매우 얇게 증착되는 배리어 금속층의 특성에 전혀 영향을 미치지 않는다. 그란, 구리 배선은 상기 알루미늄 배선과는 달리 유전막으로 사용되는 SiO2를 통해 확산이 일어나게 되어 누설 전류를 유발시켜 소자의 특성이 악화된다. 따라서, 구리 배선 공정에는 유전막에 대한 배리어 금속층이 필요하게 된다.
또한, 상기 배리어 금속층의 증착 공정의 한계성으로 인해 스텝 커버리지가 악화되어 상기 배리어 금속층의 두께가 점차 얇아지며 상기 구리 배선의 저항이 증가되지 않게 하기 위하여 상기 배리어 금속층의 두께에 제한이 따르게 되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 배리어 금속층 형성후에 붕소 도핑 공정을 수행하고 시드층을 형성한다. 다음에 질소 분위기 또는 포밍가스 분위기에서 열처리함으로써 구리배선의 특성을 향상시키고 결정립계에 보론이 위치하여 결정립계를 강화시켜 상기 구리 배선이 확산 방지막 역할을 하는 반도체 소자의 금속 배선 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은
반도체 기판 상에 다마신 공정이 적용된 절연막 패턴을 형성하는 단계와,
상기 절연막 패턴 표면에 배리어 금속층을 형성하는 단계와,
상기 배리어 금속층 표면에 제 1 붕소 도핑 공정을 수행하는 단계와,
상기 배리어 금속층 표면에 시드층을 형성하는 단계와,
상기 시드층 표면에 제 2 붕소 도핑 공정을 수행하는 단계와,
상기 절연막 패턴을 매립하여 구리 배선을 형성하는 단계
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판 상에 다마신 공정이 적용된 절연막 패턴(10)을 형성한 후 절연막 패턴 표면에 배리어 금속층(30)을 형성한다.
이때, 절연막 패턴(10)은 하부구조가 형성된 반도체 기판 상부에 제 1 유전막, 식각 방지막, 제 2 유전막을 형성하고 싱글 또는 듀얼 형태로 형성하며, 상기 제 1 유전막 및 제 2 유전막은 SiO2 또는 저유전체막 (low-k) 을 사용하여 형성하는 것이 바람직하다.
여기서, 배리어 금속층(30)은 CVD 또는 PVD 방식에 의해 제조된 Ta, TaN, TaC, WNM TiN, TiW, TiSiN, WBN, WC 및 이들의 조합으로 이루어진 군에서 임의로 선택된 한가지를 포함하는 것이 바람직하다.
도 1b를 참조하면, 배리어 금속층(30) 표면에 제 1 붕소 도핑 공정을 수행한 다. 상기 제 1 붕소 도핑 공정을 수행한 후에 100 내지 200℃의 온도에서 열처리하는 단계를 더 포함하는 것이 바람직하다.
도 1c를 참조하면, 배리어 금속층(30) 표면에 시드층(40)을 형성한다. 시드층(40)은 Ti, AL 및 Cu를 사용하여 무전해 도금, PVD 방식 또는 CVD 방식으로 형성하는 것이 바람직하다.
도 1d를 참조하면, 시드층(40) 표면에 제 2 붕소 도핑 공정을 수행한다. 상기 제 2 붕소 도핑 공정을 수행한 후에 100 내지 200℃의 온도에서 열처리하는 단계를 더 포함하는 것이 바람직하다.
도 1e를 참조하면, 다마신 공정용 절연막 패턴(10)을 매립하여 구리 배선(50)을 형성한다. 구리 배선(50)을 형성하는 단계는 CVD, PVD, 전해 도금 또는 무전해 도금 방식으로 형성하는 것이 바람직하다.
도 1f를 참조하면, 구리 배선(50)이 형성된 반도체 기판에 열처리 공정 및 평탄화 식각 공정을 수행한다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 배리어 금속층 형성후에 붕소 도핑 공정을 수행하고 시드층을 형성한다. 다음에 질소 분위기 또는 포밍가스 분위기에서 열처리함으로써 구리배선의 특성을 향상시키고 결정립계에 보론이 위치하여 결정립계를 강화시켜 상기 구리 배선이 확산 방지막 역할을 하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 반도체 기판 상에 다마신 공정이 적용된 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴 표면에 배리어 금속층을 형성하는 단계;
    상기 배리어 금속층 표면에 제 1 붕소 도핑 공정을 수행하는 단계;
    상기 배리어 금속층 표면에 시드층을 형성하는 단계;
    상기 시드층 표면에 제 2 붕소 도핑 공정을 수행하는 단계; 및
    상기 절연막 패턴을 매립하여 구리 배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 배리어 금속층은 CVD 또는 PVD 방식에 의해 제조된 Ta, TaN, TaC, WNM TiN, TiW, TiSiN, WBN, WC 및 이들의 조합으로 이루어진 군에서 임의로 선택된 한가지를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 1 또는 제 2 붕소 도핑 공정을 수행한 후에 100 내지 200℃의 온도에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 시드층은 Ti, AL 및 Cu를 사용하여 무전해 도금, PVD 방식 또는 CVD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 구리 배선을 형성하는 단계는 CVD, PVD, 전해 도금 또는 무전해 도금 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020040116576A 2004-12-30 2004-12-30 반도체 소자의 금속 배선 형성 방법 KR100569580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116576A KR100569580B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116576A KR100569580B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100569580B1 true KR100569580B1 (ko) 2006-04-10

Family

ID=37180397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116576A KR100569580B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100569580B1 (ko)

Similar Documents

Publication Publication Date Title
US10109586B2 (en) Semiconductor device interconnect structures formed by metal reflow process
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
EP1451858B1 (en) Interconnects with improved barrier layer adhesion
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
KR100712358B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체
EP1154472A1 (en) Process for fabrication of semiconductor devices having copper interconnects
US6998337B1 (en) Thermal annealing for Cu seed layer enhancement
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20140112380A (ko) Cu 상호접속을 위한 전기 이동 장벽
KR100569580B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US7902065B2 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
KR20070069293A (ko) 구리 배선 형성 방법
US7875979B2 (en) Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same
KR100604417B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100815938B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101127025B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
US8053895B2 (en) Metal line of semiconductor device having a multilayer molybdenum diffusion barrier and method for forming the same
US20090057271A1 (en) Manufacturing method of metal interconnection
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
TW533542B (en) Manufacturing method of damascene copper wire

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee