KR100562628B1 - 반도체소자의 이온주입 방법 - Google Patents

반도체소자의 이온주입 방법 Download PDF

Info

Publication number
KR100562628B1
KR100562628B1 KR1020040060740A KR20040060740A KR100562628B1 KR 100562628 B1 KR100562628 B1 KR 100562628B1 KR 1020040060740 A KR1020040060740 A KR 1020040060740A KR 20040060740 A KR20040060740 A KR 20040060740A KR 100562628 B1 KR100562628 B1 KR 100562628B1
Authority
KR
South Korea
Prior art keywords
ion implantation
direction tilt
tilt
semiconductor device
wafer
Prior art date
Application number
KR1020040060740A
Other languages
English (en)
Other versions
KR20060011747A (ko
Inventor
노경봉
진승우
이민용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040060740A priority Critical patent/KR100562628B1/ko
Publication of KR20060011747A publication Critical patent/KR20060011747A/ko
Application granted granted Critical
Publication of KR100562628B1 publication Critical patent/KR100562628B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 이온주입시간은 줄이고 보다 채널영역에 예리하게 도즈를 주입할 수 있는 반도체소자의 이온주입 방법을 제공하기 위한 것으로, 본 발명의 이온주입 방법은 웨이퍼를 ±X, ±Y 틸트를 동시에 시행(+X와 -Y를 동시에 구동, -X와 +Y를 동시에 구동, +X와 +Y를 동시에 구동, -X와 -Y를 동시에 구동)하여 이들이 만들어내는 사잇각으로 이온주입하고, 이로써 본 발명은 예리하게 할로이온주입을 진행할 수 있다.
이온주입, HALO, 웨이퍼플레이튼, 틸트, 사잇각, 할로이온주입

Description

반도체소자의 이온주입 방법{METHO FOR IMPLANTATION IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래기술에 따른 할로이온주입의 개념도,
도 2a는 본 발명의 실시예에 따른 웨이퍼의 구동 방법을 도시한 도면,
도 2b는 도 2a를 위한 웨이퍼 플레이튼 구조를 도시한 도면,
도 3은 ±X방향, ±Y방향 틸트 및 회전에 의한 3차원 틸트 및 회전을 도시한 도면,
도 4는 도 3의 상세도,
도 5는 예리한 할로이온주입 입사각의 변화를 나타낸 도면,
도 6은 예리한 할로이온주입에 의한 접합과 웰간의 그래디언트 도즈를 나타낸 도면,
도 7는 본 발명의 실시예에 따른 종방향 게이트 및 횡방향 게이트에 동시에 이온주입되는 상태를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
100 : 웨이퍼플레이튼
101 ; ±R을 위한 제1관절체
102 : ±X 틸트를 위한 제2관철체
103 : ±Y 틸트를 위한 제3관철체
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 이온주입방법에 관한 것이다.
최근에 소자가 집적화되면서 게이트의 선폭은 점점 줄어들고 소스와 드레인의 농도 증가로 인해 양단간 걸리는 전계가 점점 커지고 있다. 또한, 채널이 2㎛ 이하로 줄어듬에 따라 채널길이가 감소하여 숏채널효과(short channel effect)가 발생하고, 이는 펀치쓰루마진(punch through margin)의 감소를 초래한다.
이와 같은 숏채널효과에 의한 소스와 드레인간의 펀치쓰루 마진의 감소의 가장 큰 이유는 게이트의 선폭이 줄어든 이유가 가장 크지만 소스와 드레인 양단 및 소스와 드레인 사이의 영역간 현격한 도즈(dose) 차이에 의해 초래된다고 볼 수 있다.
일반적으로 트랜지스터를 구동하기 위해 기판의 하부에 웰을 형성시키고 그 웰 상부에 각각의 터미널 역할을 하는 소스와 드레인을 형성시킨다. 소자가 집적화되면서 소스와 드레인간의 거리를 더 가까워지고, 이로 인해 양단간의 채널 감소에 따른 숏채널효과를 초래하게 된다.
롱 채널(Long channel)에서는 문턱전압을 조절하기 위해 문턱전압 이온주입 농도를 증가 또는 감소시키기만 하면 되었으나, 채널의 문턱전압을 맞추기 위해 라이트 도핑(light doping)을 채널 하부에 진행하면 이 낮은 도즈 때문에 표면채널 문턱전압 이온주입부 하부는 벌깅(Bulging)이 생겨 펀치쓰루 마진이 작아지게 된다.
이러한 문제를 해결하기 위해 이온주입 단계에서 PTS(Punchthrough stop) 등을 시행하고 거기에 더불어 접합의 측면부에 큰 틸트(high tilt)를 줄어 할로(HALO) 이온주입을 시행하고 있다.
하지만, 이는 숏채널효과에 의한 펀치쓰루를 방지하기 위한 수단으로 셀, PMOS, NMOS 등의 각 소자에 모두 각각 시행해야 하므로 공정의 스텝수가 증가됨은 물론 종방향 및 횡방향으로 형성되는 게이트의 할로이온주입을 시행하기 위해 쿼드 모드로 진행하여 보통의 이온주입 스캔의 4배를 소요하였다.
예컨대, 숏채널 효과를 방지하기 위해 큰 틸트(high tilt)와 회전(Rotation)을 이용하여 NMOS의 채널 영역에 P형 도펀트를 이온주입하여 소스와 드레인과 그 사이 영역간의 도즈차를 줄이는 할로(HALO) 이온주입을 도입하게 되었다.
즉, 접합 대 채널(Junction to channel)의 접합영역에서 채널 농도 공핍에 의한 보론(11B)을 보충하는 의미이다. 할로 이온주입은 주변영역의 NMOS의 종방향과 횡방향으로 형성되는 게이트 하단의 채널 전체에 도즈를 밀어넣기 위해 쿼드 모드(Quad mode)로 웨이퍼를 돌려가면서 이온주입을 시행한다.
도 1a 내지 도 1d는 종래기술에 따른 할로이온주입의 개념도로서, 도 1a 및 도 1b는 종방향 게이트에 대한 할로이온주입을 도시하고 있고, 도 1c 및 도 1d는 횡방향 게이트에 대한 할로이온주입을 도시하고 있다.
도 1a 내지 도 1d에 도시된 바와 같이, 종래기술은 웨이퍼(11) 상에 형성된 종방향 및 횡방향 게이트(G)에 대한 총 4회 회전을 이용하고 있으며, 1회 회전은 1틸트로 진행하고 있다..
그러나, 이러한 쿼드 모드 이온주입은 4 방향으로 웨이퍼(W)를 회전시키면서 이온주입을 해야 하기 때문에 진행 시간이 많이 걸린다. 또한, 채널영역에 밀어넣어 주입을 해야 하는 이유로 낮은 에너지의 높은 도즈가 요구되었다.
결정적으로 4방향에 대하여 이온주입을 시행하지만 종방향과 횡방향으로 형성되는 게이트에 대해서는 2방향으로 이온주입이 되는 것이기 때문에 원하는 만큼 예리한 각도로 이온주입하는 것이 불가능하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 이온주입시간은 줄이고 보다 채널영역에 예리하게 도즈를 주입할 수 있는 반도체소자의 이온주입 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 이온주입 방법은 종방향 게이트와 횡방향 게이트가 형성된 웨이퍼에 대해 X 방향 틸트와 Y 방향 틸트를 동시에 시행하여 상기 X 방향 틸트와 상기 Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하며, 상기 이온주입은 +X 방향 틸트와 -Y 방향 틸트를 동시에 구동시켜 상기 +X 방향 틸트와 상기 -Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하고, 상기 이온주입은 -X 방향 틸트와 +Y 방향 틸트를 동시에 구동시켜 상기 -X 방향 틸트와 상기 +Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하며, 상기 이온주입은 +X 방향 틸트와 +Y 방향 틸트를 동시에 구동시켜 상기 +X 방향 틸트와 상기 +Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하고, 상기 이온주입은 -X 방향 틸트와 -Y 방향 틸트를 동시에 구동시켜 상기 +X 방향 틸트와 상기 +Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하며, 상기 웨이퍼를 자체 회전시키면서 이온주입하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a는 본 발명의 실시예에 따른 웨이퍼의 구동 방법을 도시한 도면이고, 도 2b는 도 2a를 위한 웨이퍼 플레이튼 구조를 도시한 도면이다.
도 2a를 참조하면, 본 발명은 웨이퍼(W)를 자체 회전(±R)시키면서, ±X방 향,±Y방향으로 회전시키도록 웨이퍼플레이튼(wafer platen)을 구성한다. 여기서, 웨이퍼플레이튼은 이온빔이 입사될 웨이퍼가 고정되고 이동하는 구조물이다.
도 2b는 ±X방향, ±Y방향 회전을 지원하도록 한 웨이퍼플레이튼의 구조를 도시한 것으로, 다중 관절체 구조이다.
즉, 본 발명의 실시예에 따른 웨이퍼플레이튼(100)은 웨이퍼 자체 회전(±R)을 가능케 하는 제1관절체(101), 웨이퍼의 ±X방향 틸트를 가능케 하는 제2관철체(102) 및 웨이퍼의 ±Y 방향 틸트를 가능케하는 제3관절체(103)로 구성된다.
도 2b와 같이 웨이퍼플레이튼(100)을 ±R을 위한 제1관절체(101), ±X 틸트를 위한 제2관철체(102), ±Y 틸트를 위한 제3관철체(103)으로 구성하면, 웨이퍼 자체를 + 방향 및 -방향으로 360° 회전가능하고, 웨이퍼를 ±X 방향으로 틸트시킬 수 있으며, 아울러 웨이퍼를 ±X 방향으로 틸트시킬 수 있고, 따라서 웨이퍼를 자체 회전, x 축 틸트 및 y축 틸트를 동시에 구현하여 3D(3 Dimension)의 틸트를 구현할 수 있다.
도 3은 ±X방향, ±Y방향 틸트 및 회전에 의한 3차원 틸트 및 회전을 도시한 도면이고, 도 4는 도 3의 상세도이다.
도 3을 참조하면, 종방향 게이트(31)과 횡방향 게이트(32)가 형성된 웨이퍼가 장착된 웨이퍼플레이튼(100)을 먼저 +X 축 방향으로 틸트시키고, 이어서 웨이퍼플레이튼(100)을 -Y축 방향으로 틸트시킨다. 이와 같이, +X축 방향 틸트와 -Y축 방향 틸트를 동시에 구현하면 X축 방향 틸트와 Y축 방향 틸트 사이에 사잇각이 발생되고, 이 사잇각 사이로 할로 이온주입을 진행한다.
도 4를 참조하면, 도 3과 같이 +X ,-Y 틸트를 동시에 구현하면 종방향 게이트(31) 및 횡방향 게이트(32)에 대해 모두 할로 이온주입(33)이 가능하다. 종래 할로이온주입이 1회전에 1 틸트 할로이온주입만을 진행하는 것에 비해, 본 발명은 종횡 1회전에 2 틸트 할로 이온주입이 가능하다.
위와 같은 +X ,-Y 틸트를 동시에 구현하는 것 외에도 본 발명의 실시예에 따른 할로 이온주입은 -X와 +Y를 동시에 구동시켜 -X와 +Y가 만들어내는 사잇각으로 이온주입하거나, +X와 +Y를 동시에 구동시켜 +X와 +Y가 만들어내는 사잇각으로 이온주입하거나, 또는 -X와 -Y를 동시에 구동시켜 -X와 -Y가 만들어내는 사잇각으로 이온주입할 수 있다.
위와 같은 ±X, ±Y 방향 틸트에 더불어 웨이퍼 자체를 회전시킬 수도 있다.
도 5는 본 발명의 실시예에 따른 할로이온주입 입사각의 예리한 변화를 나타낸 도면으로서, 웨이퍼 플레이튼(100)을 ±X방향, ±Y방향의 양방향으로 틸트가능하므로 틸트각이 예리해진다.
도 6은 예리한 할로이온주입에 의한 접합과 웰간의 그래디언트 도즈(Gradient dose)를 나타낸 것이다.
도 6을 참조하면, 틸트를 여러 각도(α1, α2)로 조절할 수 있으므로, 할로이온주입의 사각을 제거하고 숏채널효과에 의한 펀치쓰루를 방지할 층이 소스와 드레인 사이에 고르게 분포함을 알 수 있다.
도 7는 본 발명의 실시예에 따른 종방향 게이트 및 횡방향 게이트에 동시에 이온주입되는 상태를 나타낸 도면이다.
도 7을 참조하면, ±X, ±Y 방향 틸트에 더불어 웨이퍼 자체를 회전시키므로써 종방향 게이트와 횡방향 게이트에 대해 동시에 할로이온주입이 가능하다.
더불어, PTS 영역을 형성함과 동시에 PTS와 할로이온주입으로 막을 수 있던 부분을 한번에 이온주입할 수 있다.
전술한 바와 같이, 본 발명은 고정축을 기준으로 ±X, ±Y 구동과 함께 웨이퍼 회전을 시행하여 종방향 및 횡방향으로 형성된 게이트의 양방향 모두에서 이온주입을 시행하여 종래 할로 이온주입이 1회전에 한 게이트의 측면만을 이온주입하는 반면 본 발명은 1회전에 종횡 2개의 게이트에 동시에 이온주입을 시행할 수 있다. 또한, 웨이퍼가 회전함에 따라 회전 각도가 상호 대칭으로 X, Y가 구현되어 종래 할로 이온주입이 포토레지스트에 의해 사각이 존재할 수 있었던데 반해 3차원 구동에 의한 이온주입 각의 형성으로 사각을 근본적으로 제거할 수 있다.
상술한 본 발명은 할로이온주입 방법에 적용하면서, PTS(Punch Through Stop) 이온주입에도 적용 가능하다. 예컨대, 펀치쓰루를 방지하기 위해 PTS 영역을 웨이퍼를 ±X, ±Y 틸트를 동시에 시행하여 이들이 만들어 내는 사잇각으로 이온주입한다.
일 예로, 이온주입에너지를 할로이온주입영역에서 PTS 영역까지 설정한 후 ±X, ±Y 틸트를 동시에 시행하여 이들이 만들어 내는 사잇각을 반복구동시켜 PTS 영역을 형성한다.
다른 예로, 이온주입에너지를 할로이온주입영역에서 PTS 영역까지 설정한 후 ±X, ±Y 틸트를 동시에 시행하여 이들이 만들어 내는 사잇각으로 틸트한 후 회전 까지 시행하여 PTS 영역을 형성한다.
위와 같은 PTS 영역 형성시, 할로이온주입을 생략할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명의 할로이온주입은 3D로 구현되는 입체각에 의해 할로이온주입의 사각지대를 제거함은 물론 게이트 양측방의 전 방위에 이온주입이 가능하여 기존의 PTS 영역까지 이온주입이 가능한 효과가 있다.
또한, PTS 깊이까지의 이온주입에너지를 이용하여 이온주입을 하면 PTS까지도 생략이 가능한 효과가 있다.
또한, 본 발명은 웨이퍼플레이튼의 3D 구동으로 기존 노멀 이온주입의 4배 스캔을 요하던 할로이온주입이 종방향/횡방향 게이트를 한 번에 이온주입할 수 있게 됨에 따라 기존 대비 1/2 스캔만으로도 이온주입이 가능하게 되어 TAT(Turn Around Time)를 획기적으로 개선할 수 있는 효과가 있다.

Claims (10)

  1. 종방향 게이트와 횡방향 게이트가 형성된 웨이퍼에 대해 X 방향 틸트와 Y 방향 틸트를 동시에 시행하여 상기 X 방향 틸트와 상기 Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  2. 제1항에 있어서,
    상기 이온주입은,
    +X 방향 틸트와 -Y 방향 틸트를 동시에 구동시켜 상기 +X 방향 틸트와 상기 -Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  3. 제1항에 있어서,
    상기 이온주입은,
    -X 방향 틸트와 +Y 방향 틸트를 동시에 구동시켜 상기 -X 방향 틸트와 상기 +Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  4. 제1항에 있어서,
    상기 이온주입은,
    +X 방향 틸트와 +Y 방향 틸트를 동시에 구동시켜 상기 +X 방향 틸트와 상기 +Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  5. 제1항에 있어서,
    상기 이온주입은,
    -X 방향 틸트와 -Y 방향 틸트를 동시에 구동시켜 상기 +X 방향 틸트와 상기 +Y 방향 틸트가 만들어내는 사잇각으로 이온주입하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 이온주입은, 상기 웨이퍼를 자체 회전시키면서 진행하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  7. 종방향 게이트와 횡방향 게이트가 형성된 웨이퍼에 대해 ±X 방향 틸트와 ±Y 방향 틸트를 동시에 시행하여 상기 ±X 방향 틸트와 상기 ±Y 방향 틸트가 만들어내는 사잇각으로 펀치쓰루방지를 위한 이온주입과 할로이온주입을 진행하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  8. 제7항에 있어서,
    상기 펀치쓰루방지를 위한 이온주입과 할로이온주입은, 상기 웨이퍼를 자체 회전시키면서 진행하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  9. 제7항에 있어서,
    상기 펀치쓰루방지를 위한 이온주입과 할로이온주입은,
    이온주입에너지를 할로이온주입영역에서 펀치쓰루방지영역까지 설정한 후 상기 ±X 방향 틸트와 상기 ±Y 방향 틸트를 동시에 시행하여 상기 ±X 방향 틸트와 상기 ±Y 방향 틸트가 만들어내는 사잇각을 반복구동시켜 진행하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
  10. 제7항에 있어서,
    상기 펀치쓰루방지를 위한 이온주입과 할로이온주입은,
    이온주입에너지를 할로이온주입영역에서 펀치쓰루방지영역까지 설정한 후 상기 ±X 방향 틸트와 상기 ±Y 방향 틸트를 동시에 시행하여 상기 ±X 방향 틸트와 상기 ±Y 방향 틸트가 만들어내는 사잇각으로 틸트한 후 상기 웨이퍼를 회전까지 시행하여 진행하는 것을 특징으로 하는 반도체소자의 이온주입 방법.
KR1020040060740A 2004-07-31 2004-07-31 반도체소자의 이온주입 방법 KR100562628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040060740A KR100562628B1 (ko) 2004-07-31 2004-07-31 반도체소자의 이온주입 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060740A KR100562628B1 (ko) 2004-07-31 2004-07-31 반도체소자의 이온주입 방법

Publications (2)

Publication Number Publication Date
KR20060011747A KR20060011747A (ko) 2006-02-03
KR100562628B1 true KR100562628B1 (ko) 2006-03-17

Family

ID=37121755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060740A KR100562628B1 (ko) 2004-07-31 2004-07-31 반도체소자의 이온주입 방법

Country Status (1)

Country Link
KR (1) KR100562628B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416316B1 (ko) 2007-12-12 2014-07-08 삼성전자주식회사 국부적인 할로 이온 영역을 포함하는 전계 효과트랜지스터, 이를 포함하는 반도체 메모리, 메모리 카드 및시스템

Also Published As

Publication number Publication date
KR20060011747A (ko) 2006-02-03

Similar Documents

Publication Publication Date Title
US8951857B2 (en) Method for implanting ions in semiconductor device
US6229148B1 (en) Ion implantation with programmable energy, angle, and beam current
US7488653B2 (en) Semiconductor device and method for implantation of doping agents in a channel
US7291535B2 (en) Method and apparatus for fabricating semiconductor device
US6846708B2 (en) Semiconductor device having improved doping profiles and a method of improving the doping profiles of a semiconductor device
US20080119023A1 (en) Manufacturing method for semiconductor device to mitigate short channel effects
KR100624912B1 (ko) 플래쉬 메모리 소자의 제조방법
US20060264013A1 (en) Method for implanting ions to a wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same
US7132340B2 (en) Application of post-pattern resist trim for reducing pocket-shadowing in SRAMs
KR100562628B1 (ko) 반도체소자의 이온주입 방법
US6396103B1 (en) Optimized single side pocket implant location for a field effect transistor
JP2003086791A (ja) 半導体装置の製造方法
US20150108586A1 (en) Transistor device with improved source/drain junction architecture and methods of making such a device
US7678640B1 (en) Method of threshold voltage control in metal-oxide-semiconductor devices
KR20090012090A (ko) 이온 주입 방법 및 반도체 장치 제조 방법
US9847397B2 (en) Method of forming split gate memory with improved reliability
KR100548567B1 (ko) 전계효과 트랜지스터 제조방법
KR100868097B1 (ko) 마스크롬 소자, 그것을 포함하는 반도체 소자 및 그들의제조 방법
US20210193467A1 (en) Through-gate co-implant species to control dopant profile in transistors
KR950002183B1 (ko) 반도체장치의 제조방법
JP2537180B2 (ja) 半導体装置の製造方法
JPH08279612A (ja) イオン注入方法
KR100628348B1 (ko) 반도체 기판으로 이온을 주입하는 방법
KR100628241B1 (ko) 반도체 소자의 제조 방법
KR100631173B1 (ko) 보상 이온주입을 이용한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee