KR100562296B1 - 웨이퍼 에지 에리어 테스트 모듈 - Google Patents
웨이퍼 에지 에리어 테스트 모듈 Download PDFInfo
- Publication number
- KR100562296B1 KR100562296B1 KR1020030098311A KR20030098311A KR100562296B1 KR 100562296 B1 KR100562296 B1 KR 100562296B1 KR 1020030098311 A KR1020030098311 A KR 1020030098311A KR 20030098311 A KR20030098311 A KR 20030098311A KR 100562296 B1 KR100562296 B1 KR 100562296B1
- Authority
- KR
- South Korea
- Prior art keywords
- test module
- wafer
- edge area
- scribe line
- real
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명의 웨이퍼 에지 에리어 테스트 모듈은, 반도체 제조용 웨이퍼의 에지 에리어에 대한 공정이 올바르게 진행되었는지 파악하고 실제 반도체 공정이 웨이퍼 센터 에리어(center area)와 에지 에리어(edge area)에서 균일하게 진행되었는지를 파악하기 위한 것으로서, 웨이퍼의 칩 영역 사이에 형성되는 스크라이브 라인 중 반도체 공정이 안정적으로 진행된 부분에 삽입되는 리얼(real) 테스트 모듈, 및 이 리얼 테스트 모듈을 공정이 안정적으로 진행된 부분의 스크라이브 라인에 위치시키는 더미(dummy) 테스트 모듈로 구성되어 있다.
스크라이브라인, 웨이퍼에지에리어, 더미테스트모듈, 리얼테스트모듈
Description
도 1은 일반적인 반도체 제조용 웨이퍼 샷 맵(shot map)의 전체 평면도이고,
도 2는 종래기술에 따른 웨이퍼 에지 에리어 테스트 모듈을 웨이퍼의 스크라이브 라인(Scribe Line)에 위치시킨 상태의 부분 평면도이며,
도 3은 본 발명에 따른 웨이퍼 에지 에리어 테스트 모듈을 웨이퍼의 스크라이브 라인에 위치시킨 상태의 부분 평면도이다.
본 발명은 웨이퍼 에지 에리어 테스트 모듈(Wafer Edge Area Test Module)에 관한 것으로서, 보다 상세하게는 반도체 제조용 웨이퍼의 에지 에리어에 대한 공정이 올바르게 진행되었는지를 파악하여 불필요한 리테스트(retest)를 막고, 실제 반도체 공정이 웨이퍼 내에서 균일하게 진행되었는지를 파악하는 웨이퍼 에지 에리어 테스트 모듈에 관한 것이다.
일반적으로 반도체 제조 공정 중 포토 에칭 공정에서 웨이퍼에 패턴이 제대로 형성되었는지의 여부를 확인하는 테스트 공정이 필요하다.
이 웨이퍼(1)는 도 1에 도시된 바와 같이, 포토 에칭 공정에 의하여 소자가 형성되어 있는 칩 영역(3)과 이 칩 영역(3) 사이에 형성되어 쏘잉(sawing) 공정 시 절단되는 스크라이브 라인(scribe line, 5) 영역으로 구분 형성되어 있다.
이 웨이퍼(1)는 반도체 공정 특성상 웨이퍼 센터 에리어(area)보다는 웨이퍼 에지 에리어에서 다소 불안정된 상태로 반도체 공정이 진행되어 있다.
따라서, 웨이퍼(1)의 전 범위에 걸쳐 균일한 공정이 진행되고, 특히 웨이퍼 에지 에리어에 대한 공정이 정확하게 진행되었는지를 파악하는 것이 중요하다.
이 웨이퍼(1) 에지 에리어에서 공정 후 상기와 같은 사항에 대한 테스트 후 원하는 데이터를 얻기 위한 웨이퍼 에지 에리어 테스트 모듈이 도 2에 도시되어 있다.
이 웨이퍼 에지 에리어 테스트 모듈은 상기와 같은 사항들을 간접적으로 확인하는 것으로서, 리얼 테스트 모듈(7)로 구성되어 있다. 이 리얼 테스트 모듈(7)은 필요한 데이터를 얻을 수 있도록 스크라이브 라인(5) 영역에 삽입 및 위치되어 실제로 테스트된다.
상기한 바와 같이, 웨이퍼의 센터 에리어보다 에지 에리어에 대한 공정이 불안정하게 진행됨에도 불구하고, 이 리얼 테스트 모듈(7)은 웨이퍼(1)의 센터 에리어 및 에지 에리어에 해당하는 모든 스크라이브 라인(5)에 삽입 위치될 수 있기 때문에 데이터 시 정확한 데이터를 얻지 못하게 하는 문제점을 가지고 있다.
또한, 리얼 테스트 모듈(7)은, 웨이퍼 에지 에리어의 스크라이브 라인(5)에서 정확한 데이터를 얻지 못하게 되면, 이 에지 에리어에 대하여 리테스트를 하게 하므로 테스트 비용을 상승시키고, 이 뿐만 아니라 웨이퍼의 센터 에리어와 에지 에리어에 대한 공정이 균일하게 이루어졌는지에 대한 정확한 정보를 얻을 수 없게 하는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 웨이퍼의 에지 에리어에 대한 공정이 올바르게 진행되었는지 파악하고 실제 반도체 공정이 웨이퍼 센터 에리어와 에지 에리어에서 균일하게 진행되었는지를 파악할 수 있게 하는 웨이퍼 에지 에리어 테스트 모듈을 제공하는 데 있다.
본 발명에 따른 웨이퍼 에지 에리어 테스트 모듈은,
웨이퍼의 칩 영역 사이에 형성되는 스크라이브 라인 중 반도체 공정이 안정적으로 진행된 부분에 삽입되는 리얼 테스트 모듈, 및
상기 리얼 테스트 모듈을 공정이 안정적으로 진행된 부분의 스크라이브 라인에 위치시키는 더미(dummy) 테스트 모듈을 포함하고 있다.
상기 리얼 테스트 모듈과 더미 테스트 모듈은 스크라이브 라인에 같이 삽입되는 것이 바람직하다.
상기 리얼 테스트 모듈은 스크라이브 라인의 내측에 삽입 위치되는 것이 바람직하다.
상기 더미 테스트 모듈은 스크라이브 라인의 외측에 삽입 위치되는 것이 바람직하다.
상기 더미 테스트 모듈은 웨이퍼 에지 에리어의 각 스크라이브 라인의 바깥 쪽에 위치되는 것이 바람직하다.
본 발명의 이점 및 장점은 이하의 바람직한 실시 예를 첨부한 도면에 의거하여 상세히 설명함으로서 보다 명확하게 될 것이다.
도 3은 본 발명에 따른 웨이퍼 에지 에리어 테스트 모듈을 웨이퍼의 스크라이브 라인에 위치시킨 상태의 부분 평면도로서, 웨이퍼(11)는 소자를 형성하고 있는 칩 영역(13)과 쏘잉 공정에서 절단되는 스크라이브 라인(15) 영역으로 이루어져 있다.
본 발명의 테스트 모듈은 상기와 같은 웨이퍼(11)의 칩 영역(13)과 칩 영역(13) 사이에 형성되는 스크라이브 라인(15)에 삽입 위치되어, 반도체 공정이 제대로 진행되었는지를 간접적으로 확인할 수 있게 한다.
이 테스트 모듈은 리얼 테스트 모듈(17)과 더미 테스트 모듈(19)로 구성되어 있다.
이 리얼 테스트 모듈(17)은 웨이퍼(11)의 칩 영역(13) 사이에 형성되어 있는 스크라이브 라인(15) 중 반도체 공정이 안정적으로 진행된 부분에 삽입 위치되어, 실제 원하는 데이터를 얻을 수 있도록 테스트된다.
이와 같이 실제로 데스트되는 리얼 테스트 모듈(17)이 반도체 공정이 불안정하게 진행된 부분에 삽입되지 않고 안정적으로 진행된 부분의 스크라이브 라인(15)에만 삽입됨으로서, 각 부분에 삽입된 리얼 테스트 모듈(17)은 공정이 안정적으로 진행된 부분에 대한 정확한 데이터를 얻을 수 있게 한다.
이와 같이 리얼 테스트 모듈(17)에 의하여 테스트된 정확한 데이터는 웨이퍼(11)의 센터 에리어 및 에지 에리어에서 반도체 공정이 균일하게 진행되었는지 여부를 확인할 수 있게 한다.
한편, 더미 테스트 모듈(19)은, 리얼 테스트 모듈(17)이 상기와 같이 스크라이브 라인(15) 중 반도체 공정이 안정된 스크라이브 라인(15)에 삽입 위치되어 상기와 같이 정확한 데이터를 얻을 수 있도록, 스크라이브 라인(15) 상에서 리얼 테스트 모듈(17)의 삽입 위치를 제한하게 된다.
이와 같은 리얼 테스트 모듈(17)과 더미 테스트 모듈(19)은 스크라이브 라인(15)에 같이 삽입된다.
이때 리얼 테스트 모듈(17)은 반도체 공정이 안정적으로 진행된 스크라이브 라인(15)의 내측에 삽입 위치되어 실제 테스트된다.
또한, 더미 테스트 모듈(19)은 리얼 테스트 모듈(17)을 상기 위치에 삽입되게 하는 것으로서, 실제로 테스트되는 부분이 아니기 때문에 반도테 공정이 불안정하게 진행된 스크라이브 라인(15)의 외측에 삽입 위치되는 것이 바람직하다.
또한, 이 더미 테스트 모듈(19)은 스크라이브 라인(15)의 바깥쪽 중에서도 웨이퍼(11)의 에지 에리어에 위치되어 있다.
즉, 웨이퍼 에지 에리어에 형성되는 스크라이브 라인(15)의 바깥쪽에 더미 테스트 모듈(19)에 삽입 위치됨으로서, 에지 에리어 부분의 스크라이브 라인(15)의 안쪽에는 리얼 테스트 모듈(17)이 삽입 위치된다.
따라서, 웨이퍼 에지 에리어 부분에서 반도체 공정이 제대로 진행되었는지를 정확히 확인할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이와 같이 본 발명은 웨이퍼 에지 에리어의 스크라이브 라인의 바깥쪽에 더미 테스트 모듈을 삽입 위치시키고, 그 내측에 리얼 테스트 모듈을 삽입 위치시켜 테스트할 수 있게 함으로써, 웨이퍼 내에서 반도체 공정이 균할하게 진행되었는지를 확인할 수 있고, 웨이퍼 에지 에리어에서 정확한 테스트를 가능하게 하며, 이로 인하여 불필요한 리테스트를 방지하여 사이클 및 테스트 비용을 줄일 수 있다.
Claims (5)
- 웨이퍼의 센터 에리어와 에지 에리어에서 공정이 균일하게 진행되었는지 확인하는 리얼 테스트 모듈, 및상기 리얼 테스트 모듈을 공정이 안정적으로 진행된 부분의 스크라이브 라인에 위치시키는 더미 테스트 모듈을 포함하는 웨이퍼 에지 에리어 테스트 모듈.
- 청구항 1에 있어서,상기 리얼 테스트 모듈과 더미 테스트 모듈은 상기 스크라이브 라인에 같이 삽입되는 웨이퍼 에지 에리어 테스트 모듈.
- 청구항 1에 있어서,상기 리얼 테스트 모듈은 상기 스크라이브 라인의 내측에 삽입 위치되는 웨이퍼 에지 에리어 테스트 모듈.
- 청구항 1에 있어서,상기 더미 테스트 모듈은 상기 스크라이브 라인의 외측에 삽입 위치되는 웨이퍼 에지 에리어 테스트 모듈.
- 청구항 1에 있어서,상기 더미 테스트 모듈은 각각의 상기 스크라이브 라인의 바깥쪽의 웨이퍼 에지 에리어에 위치되는 웨이퍼 에지 에리어 테스트 모듈.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098311A KR100562296B1 (ko) | 2003-12-27 | 2003-12-27 | 웨이퍼 에지 에리어 테스트 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098311A KR100562296B1 (ko) | 2003-12-27 | 2003-12-27 | 웨이퍼 에지 에리어 테스트 모듈 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066829A KR20050066829A (ko) | 2005-06-30 |
| KR100562296B1 true KR100562296B1 (ko) | 2006-03-22 |
Family
ID=37257853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098311A KR100562296B1 (ko) | 2003-12-27 | 2003-12-27 | 웨이퍼 에지 에리어 테스트 모듈 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100562296B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928361B (zh) * | 2013-01-14 | 2016-12-28 | 无锡华润上华科技有限公司 | 一种监测芯片保护区图案偏移的方法 |
-
2003
- 2003-12-27 KR KR1020030098311A patent/KR100562296B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050066829A (ko) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
| CN1080927C (zh) | 检测晶片缺陷的方法 | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| US6686224B2 (en) | Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate | |
| JP2001215256A (ja) | プリント回路基板によるチップテスト装置 | |
| KR100562296B1 (ko) | 웨이퍼 에지 에리어 테스트 모듈 | |
| US6600329B2 (en) | Method for inspecting electrical properties of a wafer and apparatus therefor | |
| KR20010090459A (ko) | 반도체 기판내의 전자 회로 구조 제조 및 검사 방법 | |
| US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
| CN115101509B (zh) | 晶圆结构及芯片良率检测方法 | |
| KR20030094790A (ko) | 반도체 이디에스 테스트장치의 포고핀 테스트기구 | |
| KR101007939B1 (ko) | 프로브 카드 가열 방법 및 반도체 웨이퍼 검사 방법 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| US6161053A (en) | In-situ binary PCM code indentifier to verify a ROM code id during processing | |
| KR20220016004A (ko) | 칩의 테스트 패드 구조체 | |
| KR20100020286A (ko) | 프로브 카드 | |
| KR100734256B1 (ko) | 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그 | |
| JP2003294808A (ja) | Ｂｇａタイプｉｃの測定用位置決め機能付ｉｃソケット | |
| JPH07333297A (ja) | 回路基板と検査治具および検査方法 | |
| KR19990085682A (ko) | 셀 영역내에 경계 표시자를 포함하는 반도체 소자의 제조방법 | |
| KR20030093559A (ko) | 올핀 체크 보드 | |
| KR101602508B1 (ko) | 웨이퍼 프로빙 방법 | |
| KR20160002476A (ko) | 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법 | |
| KR0119296Y1 (ko) | 확인창이 형성된 프로버 카드 | |
| JPS63239863A (ja) | マスクｒｏｍの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100223 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |