KR100559735B1 - Method of reducing skew according to position in memory cell array and semiconductor memory device using the same - Google Patents

Method of reducing skew according to position in memory cell array and semiconductor memory device using the same Download PDF

Info

Publication number
KR100559735B1
KR100559735B1 KR1020040116383A KR20040116383A KR100559735B1 KR 100559735 B1 KR100559735 B1 KR 100559735B1 KR 1020040116383 A KR1020040116383 A KR 1020040116383A KR 20040116383 A KR20040116383 A KR 20040116383A KR 100559735 B1 KR100559735 B1 KR 100559735B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
local sense
memory cell
amplifier driving
cell array
Prior art date
Application number
KR1020040116383A
Other languages
Korean (ko)
Inventor
이태성
서성민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040116383A priority Critical patent/KR100559735B1/en
Application granted granted Critical
Publication of KR100559735B1 publication Critical patent/KR100559735B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)

Abstract

반도체 메모리 장치의 어레이 위치별 스큐 제거방법 및 이를 이용한 반도체 메모리 장치는 메모리 셀 어레이 위치별로 적절한 딜레이를 가지는 복수개의 센스앰프 구동신호를 발생시킨다. 복수개의 센스앰프 구동신호는 신호를 발생시키는 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 더 큰 딜레이를 가진다. 따라서, 효과적으로 반도체 메모리 장치의 어레이 위치별 스큐를 제거할 수 있다.The skew removal method for each array position of the semiconductor memory device and the semiconductor memory device using the same generate a plurality of sense amplifier driving signals having an appropriate delay for each memory cell array position. The plurality of sense amplifier driving signals have a larger delay as the local sense amplifier driving signals corresponding to the memory cells closer to the drivers generating the signals. Therefore, it is possible to effectively eliminate skew per array position of the semiconductor memory device.

Description

반도체 메모리 장치의 어레이 위치별 스큐 방지방법 및 이를 이용한 반도체 메모리 장치{METHOD OF REDUCING SKEW ACCORDING TO POSITION IN MEMORY CELL ARRAY AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME} Method of preventing skew by array location of semiconductor memory device and semiconductor memory device using same {METHOD OF REDUCING SKEW ACCORDING TO POSITION IN MEMORY CELL ARRAY AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME}             

도 1은 종래 기술에 따른 반도체 메모리 장치를 나타낸 블록도이다.1 is a block diagram illustrating a semiconductor memory device according to the prior art.

도 2a 및 도 2b는 종래 기술에 따른 반도체 메모리 장치의 어레이 위치별 스큐를 설명하기 위한 타이밍도이다.2A and 2B are timing diagrams illustrating skews of array positions of a semiconductor memory device according to the related art.

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 어레이 위치별 스큐 방지방법을 나타낸 동작 흐름도이다.3 is a flowchart illustrating a method of preventing skew by array positions of a semiconductor memory device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 블록도이다.4 is a block diagram of a semiconductor memory device according to an embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 어레이 위치별 스큐를 설명하기 위한 타이밍도이다.5A and 5B are timing diagrams illustrating skews of array positions of a semiconductor memory device according to example embodiments.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 메모리 셀 어레이110: memory cell array

120 : 씨에스엘 드라이버120: SL driver

430 : 스큐 방지 로컬 센스앰프 드라이버430: Skew Prevention Local Sense Amplifier Driver

본 발명은 반도체 메모리 장치에 대한 것으로 특히 반도체 메모리 장치의 로컬 센스앰프를 구동시키기 위한 로컬 센스앰프 드라이버에 관한 것이다.      The present invention relates to a semiconductor memory device, and more particularly, to a local sense amplifier driver for driving a local sense amplifier of a semiconductor memory device.

반도체 메모리 장치의 집적도가 점점 더 높아져 감에 따라 칩 크기도 점점 더 커지게 된다. 칩 사이즈가 커지게 되면 칩 내부에서 사용되는 신호들간의 딜레이가 매우 중요한 경우가 발생한다. 예를 들어, 반도체 메모리 장치 내의 두 부분에서 같은 제어신호를 이용하여 거의 동시에 동작하여야 하는 경우에 신호가 전송되는 전송선의 저항-커패시턴스 성분 등에 기인한 딜레이로 인해 반도체 메모리 장치 내의 두 부분에서 서로 다른 타이밍에 제어신호가 활성화되어 동작에 문제가 생길 수 있다.As semiconductor memory devices become more integrated, chip sizes become larger and larger. As the chip size increases, delays between signals used inside the chip become very important. For example, when two parts of a semiconductor memory device must operate at the same time using the same control signal, different timings of the two parts of the semiconductor memory device due to delays caused by the resistance-capacitance component of the transmission line through which the signal is transmitted. The control signal is activated at the time, which may cause a problem in operation.

반도체 메모리 장치에서 씨에스엘(CSL)신호는 반도체 메모리 장치의 리드동작시에 씨에스엘 게이트(CSL gate)를 열어주어 비트라인으로부터 전송된 데이터를 로컬 입/출력 라인(Local I/O Line)으로 전송되도록 한다. 또한, 로컬 센스앰프 구동신호는 로컬 입/출력 라인의 데이터를 감지하여 증폭하는 로컬 센스앰프(Local Sense Amplifier)를 구동시킨다.In a semiconductor memory device, a CSL signal opens a CSL gate during a read operation of a semiconductor memory device, and transmits data transmitted from a bit line to a local I / O line. Be sure to In addition, the local sense amplifier driving signal drives a local sense amplifier that senses and amplifies data of a local input / output line.

도 1은 종래 기술에 따른 반도체 메모리 장치를 나타낸 블록도이다.1 is a block diagram illustrating a semiconductor memory device according to the prior art.

도 1을 참조하면, 종래 기술에 따른 반도체 메모리 장치는 메모리 셀 어레이 (110), 씨에스엘 드라이버(120) 및 로컬 센스앰프 드라이버(130)를 포함한다.Referring to FIG. 1, a semiconductor memory device according to the related art includes a memory cell array 110, a CS driver 120, and a local sense amplifier driver 130.

메모리 셀 어레이(110)는 복수개의 메모리 셀들을 구비하며, 센스 앰프 등의 주변회로를 포함한다.The memory cell array 110 includes a plurality of memory cells and includes peripheral circuits such as a sense amplifier.

씨에스엘 드라이버(120)는 비트 라인 및 로컬 입/출력 라인 사이를 연결하기 위한 씨에스엘 신호들을 발생시킨다.The CS driver 120 generates CS signals for connecting between the bit line and the local input / output line.

로컬 센스앰프 드라이버(130)는 로컬 센스앰프를 동작시키기 위한 로컬 센스앰프 구동신호를 발생시킨다.The local sense amplifier driver 130 generates a local sense amplifier driving signal for operating the local sense amplifier.

도 1에 도시된 반도체 메모리 장치가 정상적으로 동작하기 위해서 씨에스엘 신호가 활성화되고, 소정 시간 후에 로컬 센스앰프 구동신호가 활성화되어야 한다. 그러나, 반도체 메모리 장치의 사이즈가 커지고, 메모리 셀 어레이도 커지게 되면 로컬 센스앰프 구동신호에 딜레이가 생기게 된다.In order for the semiconductor memory device shown in FIG. 1 to operate normally, the CS signal must be activated, and a local sense amplifier driving signal must be activated after a predetermined time. However, as the size of the semiconductor memory device increases and the memory cell array also increases, a delay occurs in the local sense amplifier driving signal.

도 2a 및 도 2b는 종래 기술에 따른 반도체 메모리 장치의 어레이 위치별 스큐를 설명하기 위한 타이밍도이다.2A and 2B are timing diagrams illustrating skews of array positions of a semiconductor memory device according to the related art.

도 2a는 도 1에 도시된 반도체 메모리 장치의 로컬 센스앰프 드라이버(130)로부터 먼 메모리 셀에 대한 로컬 센스앰프 구동신호(A)의 타이밍을 나타낸 타이밍도이다.FIG. 2A is a timing diagram illustrating timing of a local sense amplifier driving signal A for a memory cell far from the local sense amplifier driver 130 of the semiconductor memory device shown in FIG. 1.

도 2a를 참조하면, 로컬 센스앰프 드라이버로부터 먼 메모리 셀에 대한 로컬 센스앰프 구동신호(PLSAEN)는 씨에스엘 신호(CSL)가 활성화된 타이밍으로부터 소정 시간 후에 활성화 되는 것을 알 수 있다.Referring to FIG. 2A, it can be seen that the local sense amplifier driving signal PLSAEN for a memory cell far from the local sense amplifier driver is activated after a predetermined time from the timing at which the CS signal CSL is activated.

도 2b는 도 1에 도시된 반도체 메모리 장치의 로컬 센스앰프 드라이버(130) 로부터 가까운 메모리 셀에 대한 로컬 센스앰프 구동신호(B)의 타이밍을 나타낸 타이밍도이다.FIG. 2B is a timing diagram illustrating a timing of the local sense amplifier driving signal B for a memory cell close to the local sense amplifier driver 130 of the semiconductor memory device shown in FIG. 1.

도 2b를 참조하면, 로컬 센스앰프 드라이버로부터 가까운 메모리 셀에 대한 로컬 센스앰프 구동신호(PSLAEN)는 씨에스엘 신호(CLS)가 활성화된 타이밍으로부터 충분한 타이밍 마진을 확보하지 못하는 것을 알 수 있다.2B, it can be seen that the local sense amplifier driving signal PSLAEN for the memory cell close to the local sense amplifier driver does not secure sufficient timing margin from the timing at which the CS signal CLS is activated.

도 2a 및 도 2b를 통하여 살펴본 바와 같이, 동일한 로컬 센스앰프 구동신호를 이용하여 반도체 메모리 장치를 동작시키는 경우에 메모리 셀 어레이의 위치에 따라 씨에스엘 신호와 로컬 센스앰프 구동신호 사이에 충분한 타이밍 마진을 확보하지 못하는 경우가 발생하여 반도체 메모리 장치의 어레이 위치별 스큐가 발생하게 된다. 이러한 반도체 메모리 장치의 어레이 위치별 스큐는 반도체 메모리 장치의 리드 동작 등에 오동작을 야기할 수 있어 심각한 문제가 된다.As shown in FIGS. 2A and 2B, when the semiconductor memory device is operated using the same local sense amplifier driving signal, sufficient timing margin is provided between the CS signal and the local sense amplifier driving signal according to the position of the memory cell array. There is a case in which it cannot be secured and skew occurs for each array position of the semiconductor memory device. Such skew per array position of the semiconductor memory device may cause a malfunction such as a read operation of the semiconductor memory device, which is a serious problem.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시킬 수 있는 반도체 메모리 장치의 어레이 위치별 스큐 방지방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of preventing skew per array location of a semiconductor memory device capable of generating a plurality of local sense amplifier driving signals having different delays according to the location of a memory cell array. .

본 발명의 다른 목적은 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시킬 수 있는 반도체 메모리 장치를 제공하는데 있다.
Another object of the present invention is to provide a semiconductor memory device capable of generating a plurality of local sense amplifier driving signals having different delays according to the position of a memory cell array.

상기 목적을 달성하기 위한 반도체 메모리 장치의 어레이 위치별 스큐 방지방법은 데이터를 비트라인으로부터 로컬 입/출력 라인으로 전송되도록 하는 씨에스엘 신호들을 발생시키는 단계, 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시키는 단계 및 씨에스엘 신호들 및 로컬 센스앰프 구동신호들을 이용하여 데이터를 전송하는 단계를 포함한다.To achieve the above object, an array position skew prevention method of a semiconductor memory device may include generating CS signals for transferring data from a bit line to a local input / output line, having delays different according to the position of the memory cell array. Generating a plurality of local sense amplifier driving signals and transmitting data using the CSL signals and the local sense amplifier driving signals.

본 발명의 다른 목적을 달성하기 위한 반도체 메모리 장치는 데이터를 저장하기 위한 메모리 셀들을 구비한 메모리 셀 어레이 메모리 셀 어레이로부터 전송된 데이터를 로컬 입/출력 라인으로 전송되도록 하는 씨에스엘 신호들을 발생시키는 씨에스엘 드라이버 및 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시키는 스큐 방지 로컬 센스앰프 드라이버를 포함한다.A semiconductor memory device for achieving another object of the present invention is a memory cell array having memory cells for storing data to generate CS signals for transmitting data transmitted from a memory cell array to a local input / output line. And a skew preventing local sense amplifier driver for generating a plurality of local sense amplifier driving signals having different delays according to positions of the L driver and the memory cell array.

로컬 센스앰프 구동신호들은 신호를 발생시키는 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 더 큰 딜레이를 가질 수 있다.The local sense amplifier driving signals may have a larger delay as the local sense amplifier driving signals corresponding to the memory cells closer to the driver generating the signal.

또한, 로컬 센스앰프 구동신호들은 메모리 셀 어레이의 위치에 상관없이 씨에스엘 신호가 활성화된 시점에서 일정시간 후에 활성화될 수 있다.In addition, the local sense amplifier driving signals may be activated after a predetermined time at the time when the CS signal is activated regardless of the position of the memory cell array.

또한, 스큐 방지 로컬 센스앰프 드라이버는 서로 다른 개수만큼 연결된 딜레이 소자들을 이용하여 상기 복수개의 로컬 센스앰프 구동신호들을 발생시킬 수 있다.The skew-prevention local sense amplifier driver may generate the plurality of local sense amplifier driving signals using delay elements connected to each other in different numbers.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.      Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 어레이 위치별 스큐 방지방법을 나타낸 동작 흐름도이다.3 is a flowchart illustrating a method of preventing skew by array positions of a semiconductor memory device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 어레이 위치별 스큐 방지방법은 먼저 데이터를 비트라인으로부터 로컬 입/출력 라인으로 전송되도록 하는 씨에스엘 신호들을 발생시킨다(S310).Referring to FIG. 3, the skew prevention method according to an array position of a semiconductor memory device according to an embodiment of the present invention first generates CS signals for transferring data from a bit line to a local input / output line (S310).

또한, 반도체 메모리 장치의 어레이 위치별 스큐 방지방법은 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시킨다(S320). 이 때, 로컬 센스앰프 구동신호들은 신호를 발생시키는 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 더 큰 딜레이를 가질 수 있다. 따라서, 로컬 센스앰프 구동신호들은 메모리 셀 어레이의 위치에 상관없이 씨에스엘 신호가 활성화된 시점에서 일정시간 후에 활성화될 수 있다.In addition, the skew prevention method according to the array position of the semiconductor memory device generates a plurality of local sense amplifier driving signals having different delays according to the position of the memory cell array (S320). In this case, the local sense amplifier driving signals may have a larger delay as the local sense amplifier driving signals corresponding to the memory cells closer to the driver generating the signal. Therefore, the local sense amplifier driving signals may be activated after a predetermined time at the time when the CS signal is activated regardless of the position of the memory cell array.

다음에, 반도체 메모리 장치의 어레이 위치별 스큐 방지방법은 씨에스엘 신호들 및 로컬 센스앰프 구동신호들을 이용하여 데이터를 전송한다(S330). 이 때, 데이터를 전송은 비트라인으로부터 로컬 입/출력 라인으로 데이터를 읽어와서 패드로 전송하기까지의 모든 동작을 포함한다.Next, the skew prevention method for each array position of the semiconductor memory device transmits data using the CS signals and the local sense amplifier driving signals (S330). At this time, data transmission includes all operations from reading the data from the bit line to the local input / output line and transmitting the data to the pad.

도 3에 도시된 각 단계는 도 3에 도시된 순서, 역순 또는 동시에 수행될 수도 있다.Each step shown in FIG. 3 may be performed in the order shown in FIG. 3, in the reverse order, or simultaneously.

도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 블록도이다.4 is a block diagram of a semiconductor memory device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이(110), 씨에스엘 드라이버(120) 및 스큐 방지 로컬 센스앰프 드라이버(430)를 포함한다.4, a semiconductor memory device according to an embodiment of the present invention includes a memory cell array 110, a CS driver 120, and a skew preventing local sense amplifier driver 430.

메모리 셀 어레이(110)는 복수개의 메모리 셀들을 구비하며, 센스 앰프 등의 주변회로를 포함한다.The memory cell array 110 includes a plurality of memory cells and includes peripheral circuits such as a sense amplifier.

씨에스엘 드라이버(120)는 비트 라인 및 로컬 입/출력 라인 사이를 연결하기 위한 씨에스엘 신호들을 발생시킨다.The CS driver 120 generates CS signals for connecting between the bit line and the local input / output line.

스큐 방지 로컬 센스앰프 드라이버(430)는 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시킨다. 이 때, 로컬 센스앰프 구동신호들은 신호를 발생시키는 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 더 큰 딜레이를 가질 수 있다. 따라서, 로컬 센스앰프 구동신호들은 메모리 셀 어레이의 위치에 상관없이 씨에스엘 신호가 활성화된 시점에서 일정시간 후에 활성화될 수 있다.The skew prevention local sense amplifier driver 430 generates a plurality of local sense amplifier driving signals having different delays according to the position of the memory cell array. In this case, the local sense amplifier driving signals may have a larger delay as the local sense amplifier driving signals corresponding to the memory cells closer to the driver generating the signal. Therefore, the local sense amplifier driving signals may be activated after a predetermined time at the time when the CS signal is activated regardless of the position of the memory cell array.

스큐 방지 로컬 센스앰프 드라이버(430)는 메모리 셀 어레이의 위치에 따라 드라이버로부터 먼 쪽의 메모리 셀 어레이로 가는 로컬 센스앰프 구동신호는 적은 딜레이 소자를 거쳐서 발생하도록 하고, 가까운 쪽의 메모리 셀 어레이로 가는 로컬 센스앰프 구동신호는 많은 딜레이 소자를 거쳐서 발생하도록 한다. 도 4에 도시된 스큐 방지 로컬 센스앰프 드라이버(430)에는 메모리 셀 어레이의 위치에 따라 3개의 로컬 센스앰프 구동신호를 발생시키는 것을 예로 들었으나, 본 발명의 기술사상은 이에 한하지 아니한다. 즉, 메모리 셀 위치에 따라 다양한 개수의 로컬 센스 앰프 구동신호를 발생시킬 수 있다. 또한, 스큐 방지 로컬 센스앰프 드라이버(430)는 딜레이 소자로 인버터를 사용하는 것을 예로 들었으나, 반드시 인버터를 사용하여야 하는 것은 아니다.The skew-prevention local sense amplifier driver 430 generates a local sense amplifier driving signal to a memory cell array far from the driver according to the position of the memory cell array, and generates a small delay element. The local sense amplifier drive signal is generated through many delay elements. Although the skew prevention local sense amplifier driver 430 illustrated in FIG. 4 generates three local sense amplifier driving signals according to the position of the memory cell array, the technical concept of the present invention is not limited thereto. That is, various numbers of local sense amplifier driving signals may be generated according to memory cell positions. In addition, although the skew prevention local sense amplifier driver 430 uses an inverter as a delay element as an example, it is not necessary to use an inverter.

도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 어레이 위치별 스큐를 설명하기 위한 타이밍도이다.5A and 5B are timing diagrams illustrating skews of array positions of a semiconductor memory device according to example embodiments.

도 5a는 도 4에 도시된 반도체 메모리 장치의 스큐 방지 로컬 센스앰프 드라이버(430)로부터 먼 메모리 셀에 대한 로컬 센스앰프 구동신호(A)의 타이밍을 나타낸 타이밍도이다.FIG. 5A is a timing diagram illustrating a timing of a local sense amplifier driving signal A for a memory cell far from the skew preventing local sense amplifier driver 430 of the semiconductor memory device shown in FIG. 4.

도 5a를 참조하면, 로컬 센스앰프 드라이버로부터 먼 메모리 셀에 대한 로컬 센스앰프 구동신호(PLSAEN)는 씨에스엘 신호(CSL)가 활성화된 타이밍으로부터 소정 시간 후에 활성화 되는 것을 알 수 있다.Referring to FIG. 5A, it can be seen that the local sense amplifier driving signal PLSAEN for a memory cell far from the local sense amplifier driver is activated after a predetermined time from the timing at which the CS signal CSL is activated.

도 5b는 도 4에 도시된 반도체 메모리 장치의 스큐 방지 로컬 센스앰프 드라이버(430)로부터 가까운 메모리 셀에 대한 로컬 센스앰프 구동신호(B)의 타이밍을 나타낸 타이밍도이다.FIG. 5B is a timing diagram illustrating a timing of the local sense amplifier driving signal B for the memory cell close to the skew-prevention local sense amplifier driver 430 of the semiconductor memory device shown in FIG. 4.

도 5b를 참조하면, 로컬 센스앰프 드라이버로부터 가까운 메모리 셀에 대한 로컬 센스앰프 구동신호(PSLAEN)가 도 4에 도시된 스큐 방지 로컬 센스앰프 드라이버(430)에 의하여 큰 딜레이를 가지게 되어 씨에스엘 신호(CLS)가 활성화된 타이밍으로부터 충분한 타이밍 마진을 확보하는 것을 알 수 있다.Referring to FIG. 5B, the local sense amplifier driving signal PSLAEN for a memory cell close to the local sense amplifier driver has a large delay by the skew preventing local sense amplifier driver 430 shown in FIG. 4. It can be seen that sufficient timing margin is secured from the timing at which the CLS) is activated.

도 5a 및 도 5b를 통하여 살펴본 바와 같이, 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가지는 로컬 센스앰프 구동신호를 발생시킴으로써 씨에스엘 신호 와 로컬 센스앰프 구동신호 사이에 충분한 타이밍 마진을 확보하여 반도체 메모리 장치의 어레이 위치별 스큐를 방지하게 된다.5A and 5B, by generating a local sense amplifier driving signal having a different delay according to the position of the memory cell array, a sufficient timing margin is secured between the CS signal and the local sense amplifier driving signal. This prevents skew by array position.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

상기와 같은 본 발명의 반도체 메모리 장치의 어레이 위치별 스큐 방지방법 및 반도체 메모리 장치는 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시킬 수 있다. 따라서, 로컬 센스앰프 구동신호들이 신호를 발생시키는 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 큰 딜레이를 갖도록 할 수 있어 로컬 센스앰프 구동신호가 메모리 셀 어레이의 위치에 상관없이 상기 씨에스엘 신호가 활성화된 시점에서 일정시간 후에 활성화되도록 할 수 있다.The skew prevention method and the semiconductor memory device according to the array position of the semiconductor memory device of the present invention as described above may generate a plurality of local sense amplifier driving signals having different delays according to the position of the memory cell array. Accordingly, the local sense amplifier driving signals may have a larger delay as the local sense amplifier driving signals corresponding to the memory cells closer to the driver generating the signals, so that the local sense amplifier driving signals are independent of the position of the memory cell array. It can be activated after a certain time at the time the signal is activated.

Claims (7)

데이터를 비트라인으로부터 로컬 입/출력 라인으로 전송되도록 하는 씨에스엘 신호들을 발생시키는 단계;Generating CS signals to cause data to be transferred from the bit line to the local input / output line; 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시키는 단계; 및Generating a plurality of local sense amplifier drive signals having different delays according to the location of the memory cell array; And 상기 씨에스엘 신호들 및 로컬 센스앰프 구동신호들을 이용하여 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 어레이 위치별 스큐 방지방법.And transmitting data using the CS signals and local sense amplifier driving signals. 제 1 항에 있어서,The method of claim 1, 상기 로컬 센스앰프 구동신호들은 신호를 발생시키는 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 상기 딜레이가 큰 것을 특징으로 하는 반도체 메모리 장치의 어레이 위치별 스큐 방지방법.And the delay of the local sense amplifier driving signals is larger as a local sense amplifier driving signal corresponding to a memory cell closer to the driver generating the signal. 제 2 항에 있어서,The method of claim 2, 상기 로컬 센스앰프 구동신호들은 상기 메모리 셀 어레이의 위치에 상관없이 상기 씨에스엘 신호가 활성화된 시점에서 일정시간 후에 활성화되는 것을 특징으로 하는 반도체 메모리 장치의 어레이 위치별 스큐 방지방법.And the local sense amplifier driving signals are activated after a predetermined time at the time when the CS signal is activated regardless of the position of the memory cell array. 데이터를 저장하기 위한 메모리 셀들을 구비한 메모리 셀 어레이;A memory cell array having memory cells for storing data; 상기 메모리 셀 어레이로부터 전송된 데이터를 로컬 입/출력 라인으로 전송되도록 하는 씨에스엘 신호들을 발생시키는 씨에스엘 드라이버; 및A CS driver for generating CS signals to transmit data transmitted from the memory cell array to a local input / output line; And 상기 메모리 셀 어레이의 위치에 따라 다른 딜레이를 가진 복수개의 로컬 센스앰프 구동신호들을 발생시키는 스큐 방지 로컬 센스앰프 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치.And a skew preventing local sense amplifier driver for generating a plurality of local sense amplifier driving signals having different delays according to the position of the memory cell array. 제 4 항에 있어서,The method of claim 4, wherein 상기 로컬 센스앰프 구동신호들은 상기 스큐 방지 로컬 센스앰프 드라이버에서 가까운 메모리 셀에 해당하는 로컬 센스앰프 구동신호일수록 상기 딜레이가 큰 것을 특징으로 하는 반도체 메모리 장치.And the local sense amplifier driving signals have a larger delay than a local sense amplifier driving signal corresponding to a memory cell closer to the skew-preventing local sense amplifier driver. 제 5 항에 있어서,The method of claim 5, wherein 상기 로컬 센스앰프 구동신호들은 상기 메모리 셀 어레이의 위치에 상관없이 상기 씨에스엘 신호가 활성화된 시점에서 일정시간 후에 활성화되는 것을 특징으로 하는 반도체 메모리 장치.And the local sense amplifier driving signals are activated after a predetermined time at the time when the CS signal is activated regardless of the position of the memory cell array. 제 6 항에 있어서,The method of claim 6, 상기 스큐 방지 로컬 센스앰프 드라이버는 서로 다른 개수만큼 연결된 딜레이 소자들을 이용하여 상기 복수개의 로컬 센스앰프 구동신호들을 발생시키는 것을 특징으로 하는 반도체 메모리 장치.And the skew-prevention local sense amplifier driver generates the plurality of local sense amplifier driving signals using delay elements connected to each other in different numbers.
KR1020040116383A 2004-12-30 2004-12-30 Method of reducing skew according to position in memory cell array and semiconductor memory device using the same KR100559735B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116383A KR100559735B1 (en) 2004-12-30 2004-12-30 Method of reducing skew according to position in memory cell array and semiconductor memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116383A KR100559735B1 (en) 2004-12-30 2004-12-30 Method of reducing skew according to position in memory cell array and semiconductor memory device using the same

Publications (1)

Publication Number Publication Date
KR100559735B1 true KR100559735B1 (en) 2006-03-10

Family

ID=37179545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116383A KR100559735B1 (en) 2004-12-30 2004-12-30 Method of reducing skew according to position in memory cell array and semiconductor memory device using the same

Country Status (1)

Country Link
KR (1) KR100559735B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914288B1 (en) 2007-07-19 2009-08-27 주식회사 하이닉스반도체 Delay Circuit And Semiconductor Memory Device using the same
US9030896B1 (en) 2013-11-29 2015-05-12 SK Hynix Inc. Control circuit for bit-line sense amplifier and semiconductor memory apparatus having the same, and operating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060893A (en) * 1996-12-31 1998-10-07 김영환 Semiconductor device having strobe signal control means
KR20000038593A (en) * 1998-12-08 2000-07-05 윤종용 Semiconductor memory device
US6359826B1 (en) 2000-11-20 2002-03-19 Silicon Access Technology, Inc. Method and a system for controlling a data sense amplifier for a memory chip
US6434736B1 (en) 1999-07-08 2002-08-13 Intel Corporation Location based timing scheme in memory design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060893A (en) * 1996-12-31 1998-10-07 김영환 Semiconductor device having strobe signal control means
KR20000038593A (en) * 1998-12-08 2000-07-05 윤종용 Semiconductor memory device
US6434736B1 (en) 1999-07-08 2002-08-13 Intel Corporation Location based timing scheme in memory design
US6359826B1 (en) 2000-11-20 2002-03-19 Silicon Access Technology, Inc. Method and a system for controlling a data sense amplifier for a memory chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914288B1 (en) 2007-07-19 2009-08-27 주식회사 하이닉스반도체 Delay Circuit And Semiconductor Memory Device using the same
US9030896B1 (en) 2013-11-29 2015-05-12 SK Hynix Inc. Control circuit for bit-line sense amplifier and semiconductor memory apparatus having the same, and operating method thereof

Similar Documents

Publication Publication Date Title
CN105406842B (en) Output timing control circuit of semiconductor device and method thereof
KR100624576B1 (en) Method of testing memory module having a hub and a hub of memory module for testing the same
CN101171524A (en) Memory device and method having a data bypass path to allow rapid testing and calibration
US7934047B2 (en) Memory module and memory system
US7200065B2 (en) Input/output circuit
US7173864B2 (en) Data latch circuit and semiconductor device using the same
JP2005353168A (en) Memory interface circuit and memory interface method
KR100559735B1 (en) Method of reducing skew according to position in memory cell array and semiconductor memory device using the same
US20060092333A1 (en) Data output driver for reducing noise
US7230863B2 (en) High access speed flash controller
KR20110027387A (en) Interface system, semiconductor device thereof, and data interface method thereof
KR100518597B1 (en) Semiconductor memory device for consuming low power capable of changing input output data width selectively and data input/output method of the same
US7404055B2 (en) Memory transfer with early access to critical portion
KR100865829B1 (en) Apparatus of processing for signal of memory device and circuit of removing of noise
US7054220B2 (en) Memory device having repeaters
JP2009152822A (en) Storage device
KR20110121350A (en) Semiconductor memory device and operating method thereof
KR100532423B1 (en) Semiconductor memory device including write driver for eliminating skew due to load difference of data line
US20070198764A1 (en) Semiconductor arrangement and method for operating a semiconductor arrangement
JP2005149575A (en) Semiconductor storage device
KR100525109B1 (en) A Device of Global I/O line repair for a high speed DRAM
KR100680457B1 (en) Data output circuit in a flash memory device and method of outputting data using the same
US9564191B1 (en) Signal compensation circuit and semiconductor apparatus using the same
KR100944349B1 (en) Semiconductor memory device with shared signal line
KR100604800B1 (en) Memory device capable of write masking function

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee