KR100324013B1 - Data transfer method of semiconductor device and device thereof - Google Patents

Data transfer method of semiconductor device and device thereof Download PDF

Info

Publication number
KR100324013B1
KR100324013B1 KR1019940008973A KR19940008973A KR100324013B1 KR 100324013 B1 KR100324013 B1 KR 100324013B1 KR 1019940008973 A KR1019940008973 A KR 1019940008973A KR 19940008973 A KR19940008973 A KR 19940008973A KR 100324013 B1 KR100324013 B1 KR 100324013B1
Authority
KR
South Korea
Prior art keywords
write
data
read
data line
test
Prior art date
Application number
KR1019940008973A
Other languages
Korean (ko)
Other versions
KR950030531A (en
Inventor
이재진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940008973A priority Critical patent/KR100324013B1/en
Publication of KR950030531A publication Critical patent/KR950030531A/en
Application granted granted Critical
Publication of KR100324013B1 publication Critical patent/KR100324013B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A data transfer method of a semiconductor device and a device thereof is provided to use global write data lines used at a data write operation and global read data lines used at a data read operation as read data lines at a multi-bit parallel test operation and other write data lines at a multi-bit parallel test write. CONSTITUTION: At a multi-bit parallel test read operation, multi-bit data to be compared is output through global read data lines(rd1,rd2) transferring read data at a normal read mode and global write data lines(wd1,wd2) transferring write data at a normal write operation, and then output data values are compared at the same time. A compared result is output to the exterior. At a multi-bit test write operation, write data is transferred to a cell array block through test-dedicated write data lines(wd_test) different from the write data lines.

Description

반도체 소자의 데이터 전송 방법 및 그 장치Data transmission method of semiconductor device and apparatus therefor

본 발명은 반도체 소자의 데이터 전송에 관한 것으로 특히, 노멀 모드(normal mode)시 라이트 데이터선으로 사용되는 글로벌 라이트 데이터선 및 리드 데이터선으로 사용되는 글로벌 리드 데이터선을 다비트 병렬 테스트모드(multi-bit parallel test mode)시에 리드 데이터선으로 사용하고, 다비트 병렬 테스트 모드 시에 데이터를 라이트하는 라이트 데이터선으로는 별도로 첨가된 하나의 데이터선을 사용하도록, 리드/라이트 드라이버(read/write driver)와 상기 글로벌 라이트 데이터선 및 글로벌 리드 데이터선 사이에 데이터 전달 경로 선택회로를 구현함으로써, 데이터 전송 시 필요한 데이터선의 수를 감소시킨 반도체 소자의 데이터 전송 방법 및 그 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to data transfer of semiconductor devices. In particular, a multi-bit parallel test mode may be used for a global write data line used as a write data line and a read data line used as a read data line in a normal mode. read / write driver and read / write driver so that it is used as a read data line in parallel test mode and a separate data line is used as a write data line to write data in multi-bit parallel test mode. The present invention relates to a data transfer method and apparatus for a semiconductor device in which the number of data lines required for data transfer is reduced by implementing a data transfer path selection circuit between the global write data line and the global read data line.

반도체 소자에서 하나의 회로를 이용하여 노멀 동작과 다비트 병렬 테스트 동작을 수행하는 경우에는 한 노멀 사이클에 nl 비트의 리드 또는 라이트 동작을 수행하고 다비트 병렬 테스트 동작 시는 n2 비트의 리드 및 라이트 동작을 수행하므로, n2가 n1 보다 큰 수라고 하면 리드 데이터선과 라이트 데이터선을 따로 사용하는 경우에 있어서는 소자의 동작에 필요한 데이터선의 수는 각각의 데이터선을 싱글 엔디드(single ended) 방식으로 사용하는 경우에 있어서도 리드 데이터선의 수가 n2, 라이트 데이터선의 수는 n2이므로 필요한 전체 데이터선은 2×n2가 된다.In the case of performing normal operation and multi-bit parallel test operation using one circuit in a semiconductor device, nl bit read or write operation is performed in one normal cycle, and n2 bit read and write operation is performed in multi-bit parallel test operation. Therefore, if n2 is larger than n1, when the read data line and the write data line are used separately, the number of data lines necessary for the operation of the device may be different even when each data line is used in a single ended manner. Since the number of read data lines is n2 and the number of write data lines is n2, all necessary data lines are 2xn2.

상기의 다비트 병렬 테스트 모드라고 하는 방식은 소자의 데이터 테스트 시간을 줄이기 위하여, 여러 개의 셀에 동일한 데이터를 라이트한 다음에 다시 리드하여 데이터의 일치 여부를 검증하는 방식으로, 다비트 병렬테스트 모드 시의 라이트 동작의 경우에는 동일한 데이터를 라이트 하므로 많은 데이터선을 필요로 하지 않고 리드 동작의 경우에는 다비트의 데이터를 리드해야 하므로 노멀 리드 모드 시에 비하여 더 많은 데이터선을 필요로 하며, 노멀 동작의 경우에는 노멀 리드 및 노멀 라이트 동작에서 같은 수의 데이터선이 필요하다.The above-mentioned multibit parallel test mode is a method in which the same data is written to several cells and then read again to verify the data match in order to reduce the data test time of the device. In the case of operation, since the same data is written, many data lines are not required. In the case of read operation, more data lines are required than in the normal read mode, and in the case of normal operation, more data lines are required. The same number of data lines are required for read and normal write operations.

따라서, 본 발명에서는 데이터선이 차지하는 면적을 감소시켜 칩 사이즈를 줄이기 위하여, 노멀 동작에서 데이터 라이트 시에 사용되는 글로벌 라이트 데이터선 및 데이터 리드 시에 사용되는 글로벌 리드 데이터선을 다비트 병렬 테스트 동작 시에 리드 데이터선으로 사용하고 다비트 병렬 테스트 라이트 시는 다른 라이트 데이터선을 사용하도록 반도체 소자의 데이터 전송 방법과 그 장치를 구현하였다.Therefore, in the present invention, in order to reduce the chip size by reducing the area occupied by the data line, the global write data line used for data write and normal read data line used for data read in the normal operation is performed during the multi-bit parallel test operation. The data transfer method and the device of the semiconductor device are implemented to use a read data line and to use a different write data line for multi-bit parallel test write.

제1도는 종래의 데이터 전송 장치를 도시한 것이고, 제2도는 본 발명에 의한 데이터 전송 장치를 도시한 것이다.FIG. 1 shows a conventional data transmission apparatus, and FIG. 2 shows a data transmission apparatus according to the present invention.

두 회로는 모두다 노멀 동작에서는 하나의 데이터를 리드 또는 라이트하고, 다비트 병렬 테스트 모드의 경우에는 두개의 데이터를 비교하여 그비교 결과를 출력하는 방식으로 동작하는 경우를 예로든 것이다.For example, both circuits read or write one data in normal operation, and operate in a manner of comparing two data and outputting a comparison result in the multi-bit parallel test mode.

상기 회로의 경우처럼 노멀 동작 시 하나의 데이터를 리드 또는 라이트하고 다비트 병렬 테스트 시는 두개의 데이터를 비교하는 경우에 있어서는 종래의 경우에는 두개의 리드 데이터선과 두개의 라이트 데이터선이 필요하지만, 제2도에 도시된 본 발명의 방법을 사용하는 경우에는 하나의 리드 데이터선과 하나의 라이트 데이터선과 하나의 다비트 병렬 테스트용 라이트 데이터선으로 전체 세개의 데이터선만이 필요하고, 다비트 병렬 테스트 시 비교하는 데이터 비트 수가 증가할 수록 그 효과는 더욱 커진다.As in the case of the above circuit, when reading or writing one data in a normal operation and comparing two data in a multi-bit parallel test, in the conventional case, two read data lines and two write data lines are required. In the case of using the method of the present invention shown in FIG. 1, only three data lines are required, one read data line, one write data line, and one write data line for multi-bit parallel test, and data to be compared during multi-bit parallel test. The effect increases as the number of bits increases.

게2도에 도시된 본 발명에 의한 회로의 구성 요소를 간단히 나타내면, 리드 동작 시 글로벌 리드 데이터선(rd)에 데이터를 전달하는 제 1 및 제 2 리드 드라이버(11, 13)와, 라이트 동작 시 글로벌 라이트 데이터선(wd)의 신호를 감지하여 증폭기와 연결된 블럭 데이터선(dbl, /dbl, db2, /db2)으로 전달하는 제 1 및 제 2 라이트 드라이버(12, 14), 다비트 병렬테스트 모드 시에 비교하고자 하는 입력신호가 같은 경우에는 고전위 신호를 출력하고 입력신호가 다른 경우에는 저전위 신호를 출력하는 병렬 테스트 모드 출력회로(18), 상기 제 1 및 제 2 리드 드라이버(11, 13)와 제 1 및 제 2 라이트 드라이버(12, 14)에 접속된 블럭 데이터선(dbl, /dbl, db2, /db2)과 글로벌 라이트 데이터선(wd) 및 글로벌 리드 데이터선(rd)을 선택적으로 연결시키는 데이터 전달 경로 선택회로(20), 어드레스 신호(add)와 라이트 신호(write)와 테스트 신호(test)를 입력으로 하여 상기 데이터 전달 경로 선택회로(20)를 제어하는 신호를 출력하는 제어신호 발생회로(19), 데이터 라이트 동작 시 다비트 병렬 테스트의 경우는 입력되는 데이터 신호를 라이트 테스트 데이터선(wd_test)으로 전달되도록 하고 노멀 모드 시에는 입력되는 데이터 신호를 글로벌 라이트 데이터선(wd)으로 전달되도록 하는 라이트 경로 선택회로(16B), 데이터 리드 동작 시 다비트 병렬 테스트의 경우에는 리드 테스트 데이터선(rd_test)의 데이터가 출력버퍼 입력단(dout)으로 전달되도록 하고 노멀 모드의 경우에는 글로벌 리드 데이터선(rd)의 데이터가 입력단(dout)에 전달되도록 하는 리드 경로 선택회로(17B), 및 라이트 신호(write)와 테스트 신호(test)를 입력으로 하여 상기 라이트 경로 선택회로(16B)와 리드 경로 선택회로(17B)를 제어하는 신호를 출력하는 입출력 선택회로(15B)로 이루어져 있다.The components of the circuit according to the present invention shown in FIG. 2 are briefly shown in the drawings. First and second read drivers 11 and 13 for transferring data to the global read data line rd during a read operation and a write operation. First and second write drivers 12 and 14 which detect a signal of the global write data line wd and transmit it to the block data lines dbl, / dbl, db2 and / db2 connected to the amplifier, in the multi-bit parallel test mode. The parallel test mode output circuit 18 and the first and second read drivers 11 and 13 output a high potential signal when the input signals to be compared to the same are output, and a low potential signal when the input signals are different. And block data lines dbl, / dbl, db2 and / db2 connected to the first and second write drivers 12 and 14, the global write data line wd and the global read data line rd. Data transmission path selection circuit 20 A control signal generation circuit 19 for outputting a signal for controlling the data transfer path selection circuit 20 by inputting a switch signal add, a write signal, a write signal, and a test signal test, and multi-bit during data write operation. In the case of the parallel test, the write path selection circuit 16B and the data transmit the input data signal to the write test data line wd_test and the input data signal to the global write data line wd in normal mode. During the read operation, the data of the read test data line rd_test is transferred to the output buffer input terminal dout in the case of multi-bit parallel test, and the data of the global read data line rd is transferred to the input terminal dout in the normal mode. A read path selection circuit 17B for inputting and a write path test circuit 16 by inputting a write signal write and a test signal test. B) and an input / output selection circuit 15B for outputting a signal for controlling the read path selection circuit 17B.

상기 회로들의 동작을 설명하면 다음과 같다.The operation of the circuits will be described below.

노멀 리드 모드의 경우에는 도시되지는 않았지만, 워드선이 인에이블되어 비트선으로 데이터가 전달되면 감지 증폭기가 동작하여 데이터를 감지·증폭하고, 이어서 컬럼 디코더의 출력신호에 의하여 컬럼 전달 게이트가 턴-온되면 감지 증폭기에서 증폭된 데이터가 블럭 데이터선(db1, /db1, db2, /db2)에 실리게 되고 이들 신호를 입력으로 하는 리드 드라이버(11, 13)에서는 입력된 블럭 데이터선(db1, /db1, db2, /db2)의 신호를 다시 증폭하고 어드레스 신호를 이용하여 그 중 하나의 데이터를 선택한 다음, 글로벌 리드 데이터선(rd)으로 선택된 데이터를 전달한다.Although not shown in the normal read mode, when the word line is enabled and data is transferred to the bit line, the sense amplifier operates to sense and amplify the data, and then the column transfer gate is turned on by the output signal of the column decoder. When turned on, the data amplified by the sense amplifier is loaded on the block data lines db1, / db1, db2, and / db2. In the read drivers 11 and 13 that input these signals, the input block data lines db1, / The signals of db1, db2, / db2) are amplified again, one of the data is selected using the address signal, and then the selected data is transferred to the global read data line rd.

상기 제2도에서 제 1 블럭 데이터선(db1, /db1)으로 전달된 데이터는 어드레스 신호(add)에 의해 선택되고, 제 2 블럭 데이터선(db2, /db2)으로 전달된 데이터는 어드레스 신호(add)의 반전 신호에 의해 선택되어 글로벌 리드 데이터선(rd)으로 전달되도록 하였다.In FIG. 2, the data transferred to the first block data lines db1 and / db1 is selected by an address signal add, and the data transferred to the second block data lines db2 and / db2 is an address signal. It is selected by the inversion signal of add) and transferred to the global read data line rd.

다비트 병렬 테스트 모드 리드 동작의 경우에는 상기 데이터 전달 경로 선택회로(20)를 통하여 제 1 및 제 2 블럭 데이터선(db1, /db1, db2, /db2)의 데이터가 글로벌 리드 데이터선(rd) 및 글로벌 라이트 데이터선(wd)으로 출력되는데, 이 경우에 라이트 경로 선택회로(16B)는 디스에이블된 라이트 신호(write)에 의해 디스에이블되어 있으므로 데이터 리드 동작에 아무런 문제를 발생시키지 않는다.In the case of the multi-bit parallel test mode read operation, the data of the first and second block data lines db1, / db1, db2, and / db2 are passed through the data transfer path selection circuit 20 to the global read data line rd and It is output to the global write data line wd. In this case, since the write path selection circuit 16B is disabled by the disabled write signal write, no problem occurs in the data read operation.

노멀 라이트 동작의 경우에는 입력 데이터(din)가 글로벌 라이트 데이터선(wd)으로 전달되고, 이 데이터들은 데이터 전달 경로 선택회로(20)를 거쳐서 어드레스 신호(add)에 의해 선택된 라이트 드라이버로 전달된다.In the normal write operation, the input data din is transferred to the global write data line wd, and these data are transferred to the write driver selected by the address signal add via the data transfer path selection circuit 20.

다비트 병렬 테스트 라이트 동작의 경우에는 입력 데이터(din)가 라이트 테스트 데이터선(wd_test)으로 전달되고, 이 데이터들은 데이터 전달경로선택회로(20)를 거쳐서 두개의 라이트 드라이버(12, 14)로 모두 전달된다. 이 회로의 경우에는 그다지 효율성을 갖지 못하는 것으로 보일 수 있으나, 다비트 병렬 테스트 시에 입력되는 데이터 수가 얼마가 되더라도 하나의 라이트 테스트 데이터선(wd_test)만으로 가능하므로 면적을 감소시키는데에 크게 기여한다.In the case of a multi-bit parallel test write operation, the input data din is transferred to the write test data line wd_test, and the data is transferred to the two write drivers 12 and 14 through the data transfer path selection circuit 20. do. This circuit may not seem to be very efficient, but it is possible to reduce the area since only one write test data line (wd_test) can be used regardless of the number of data input during the multi-bit parallel test.

제3도는 노멀 동작으로 한개의 데이터를 입출력하는 ×1 모드 또는 두개의 데이터를 입출력하는 ×2 모드가 가능하고 다비트 병렬 테스트용으로 한번에 4 비트의 데이터를 비교할 수 있는 데이터선의 구조를 선택회로 및 제어신호 발생회로를 제외한 상태에서 리드 드라이버(21)와 라이트 드라이버(22)를 사용하여 개념적으로 도시한 것으로, 종래의 경우에는 8개의 데이터선이 필요했는데 본 발명의 방식을 사용하면 단지 5개의 데이터선 만으로 동일한 동작을 수행할 수 있다.3 is a circuit for selecting and controlling a data line structure capable of comparing a 4-bit data at a time for a multi-bit parallel test with a x1 mode for inputting or outputting one data or a x2 mode for inputting or outputting two data through normal operation. It is conceptually illustrated using the read driver 21 and the write driver 22 in the state excluding the signal generating circuit. In the conventional case, eight data lines were required. Only the same operation can be performed.

이상에서 설명한 본 발명의 반도체 소자의 데이터 전송 방법 및 그 장치를 반도체 소자에 구현하게 되면 다비트 병렬 테스트 라이트 모드의 경우에는 라이트 테스트 데이터선(wd_test)을 통하여 데이터를 입력하고 다비트 병렬 테스트 리드 모드의 경우에는 글로벌 리드 데이터선(rd) 및 글로벌라이트 데이터선(wd)을 통하여 리드된 데이터를 출력하며, 노멀 리드 모드의 경우에는 글로벌 리드 데이터선(rd)을 통하여 데이터를 출력하고 노멀 라이트 모드의 경우에는 글로벌 라이트 데이터선(wd)을 통하여 데이터를 입력하므로, 종래에 비해 데이터선의 수가 감소하기 때문에 반도체 소자의 면적을 감소시키는 효과를 얻게 된다.When the data transfer method and apparatus of the semiconductor device of the present invention described above are implemented in a semiconductor device, data is input through the write test data line wd_test in the case of the multi-bit parallel test write mode, and in the case of the multi-bit parallel test read mode. Outputs data through the global read data line rd and the global write data line wd, and outputs data through the global read data line rd in the normal read mode, and in the normal write mode. Since data is input through the global write data line wd, the number of data lines is reduced compared to the prior art, thereby reducing the area of the semiconductor device.

제 1 도는 종래의 데이터 전송 장치를 도시한 회로도.1 is a circuit diagram showing a conventional data transmission apparatus.

제 2 도는 본 발명에 의한 데이터 전송 장치를 도시한 회로도.2 is a circuit diagram showing a data transmission apparatus according to the present invention.

제 3 도는 본 발명에 의한 다비트 데이터 전송로의 일실시예도.3 is an embodiment of a multi-bit data transmission path according to the present invention.

◈ 도면의 주요부분에 대한 부호의 설명◈ Explanation of symbols for the main parts of the drawings

11 : 제 1 리드 드라이버 12 : 제 1 라이트 드라이버11: first lead driver 12: first light driver

13 : 제 2 리드 드라이버 14 : 제 2 라이트 드라이버13: 2nd lead driver 14: 2nd light driver

15A, 15B : 입출력 선택회로 16A, 16B : 라이트 경로 선택회로15A, 15B: input / output selection circuit 16A, 16B: write path selection circuit

17A, 17B : 리드 경로 선택회로 18 : 병렬 테스트 모드 출력회로17A, 17B: Lead path selection circuit 18: Parallel test mode output circuit

19 : 제어신호 발생회로 20 : 데이터 전달 경로 선택회로19: control signal generation circuit 20: data transmission path selection circuit

21 : 리드 드라이버 22 : 라이트 드라이버21: lead driver 22: light driver

Claims (3)

노멀 동작과 다비트 병렬 테스트 동작을 수행하는 반도체 소자의 데이터 전송 방법에 있어서,In the data transfer method of a semiconductor device performing a normal operation and a multi-bit parallel test operation, 다비트 병렬 테스트 리드 동작 시는 노멀 리드 모드 시 리드 데이터를 전달하는 글로벌 리드 데이터선과 노멀 라이트 동작 시 라이트 데이터를 전달하는 글로벌 라이트 데이터선을 통해 비교하고자 하는 다비트 리드 데이터를 출력한 다음에 출력된 각각의 데이터값을 동시에 비교하여 소자의 외부로 그 결과를 출력하고, 다비트 병렬 테스트 라이트 동작의 경우에는 상기 라이트 데이터선과 구별되는 테스트 모드 전용의 라이트 데이터선을 통하여 라이트 데이터가 소자 내부의 셀 어레이 블럭으로 전달되도록 하는 반도체 소자의 데이 전송 방법.In the multi-bit parallel test read operation, each of the multi-bit read data to be compared is output through the global read data line carrying the read data in the normal read mode and the global write data line carrying the write data in the normal read operation. Simultaneously compare the data values and output the result to the outside of the device.In the case of multi-bit parallel test write operation, the write data is transferred to the cell array block inside the device through a write data line dedicated to the test mode which is distinct from the write data line. Day transfer method of a semiconductor device to be. 노멀 동작과 다비트 병렬 테스트 동작을 수행하는 반도체 소자의 데이터 전송 장치에 있어서,In the data transmission device of a semiconductor device performing a normal operation and a multi-bit parallel test operation, 노멀 모드 시 리드 데이터가 전달되는 글로벌 리드 데이터선과;A global read data line to which read data is transferred in the normal mode; 노멀 모드 시 라이트 데이터가 전달되는 글로벌 라이트 데이터선;A global write data line through which write data is transmitted in a normal mode; 다비트 병렬 테스트 라이트 모드 시에 라이트 데이터가 전달되는 라이트 테스트 데이터선;A write test data line to which write data is transferred in a multi-bit parallel test write mode; 다비트 병렬 테스트 모드에서 리드 동작의 경우 데이터를 상기 글로벌 리드 데이터선 및 상기 글로벌 라이트 데이터선으로 전달하고, 다비트 병렬 테스트 모드에서 라이트 동작의 경우 상기 라이트 테스트 데이터선으로 입력된 데이터를 라이트 드라이버로 전달하며, 노멀 모드에서 라이트 동작의 경우 상기 글로벌 라이트 데이터선으로 입력된 데이터를 라이트 드라이버로 전달하는 데이터 전달 경로 선택회로;In the multi-bit parallel test mode, data is transmitted to the global read data line and the global write data line in a read operation, and in the multi-bit parallel test mode, data input to the write test data line is transmitted to a write driver. A data transfer path selection circuit configured to transfer data input to the global write data line to a write driver in a normal operation in a write operation; 다비트 병렬 테스트 모드의 경우에 상기 글로벌 리드 데이터선과 글로벌 라이트 데이터선으로 리드된 데이터를 전달하여 비교 동작을 수행하여 비교하고자 하는 입력 신호가 같은 경우에는 고전위 신호를 출력하고 입력 신호가 다른 경우에는 저전위 신호를 리드 테스트 데이터선으로 출력하는 병렬 테스트 모드 출력회로;In the multi-bit parallel test mode, the data read through the global read data line and the global write data line is transferred to perform a comparison operation. When the input signal to be compared is the same, a high potential signal is output, and when the input signal is different, A parallel test mode output circuit for outputting a potential signal to a read test data line; 제어신호 라이트와 어드레스 및 테스트 신호를 입력 받아 이들을 논리 연산하여 상기 데이터 전달 경로 선택회로를 제어하는 제어신호 발생회로;A control signal generation circuit for receiving a control signal write and an address and a test signal and performing a logic operation to control the data transfer path selection circuit; 데이터 라이트 동작 시, 다비트 병렬 테스트 모드의 경우에는 입력되는 데이터 신호를 상기 라이트 테스트 데이터선으로 전달되도록 하고, 노멀 모드의 경우에는 입력되는 데이터 신호를 상기 글로벌 라이트 데이터선으로 전달되도록 하는 라이트 경로 선택회로;In the data write operation, the write path selection circuit transmits the input data signal to the write test data line in the multi-bit parallel test mode and the input data signal to the global write data line in the normal mode. ; 데이터 리드 동작 시, 다비트 병렬 테스트 모드의 경우에는 상기 리드 테스트 데이터선의 데이터가 출력 버퍼 입력단으로 전달되도록 하고, 노멀 모드의 경우에는 상기 글로벌 리드 데이터선의 데이터가 입력단에 전달되도록 하는 리드 경로 선택회로; 및A read path selection circuit for transferring data of the read test data line to an output buffer input terminal in a multi-bit parallel test mode and transmitting data of the global read data line to an input terminal in a normal mode; And 제어신호 라이트와 테스트 신호를 입력으로 하여 상기 라이트 경로 선택 회로와 상기 리드 경로 선택회로를 제어하는 신호를 출력하는 입출력 선택 회로를 포함하는 반도체 소자의 데이터 전송 장치.And an input / output selection circuit configured to output a signal for controlling the write path selection circuit and the read path selection circuit by inputting a control signal write and a test signal. 제 2 항에 있어서,The method of claim 2, 상기 제어신호 라이트와 어드레스 및 테스트 신호에 있어서,In the control signal write and address and test signals, 라이트 신호는 리드/라이트 동작을 구분하고;The write signal distinguishes read / write operations; 어드레스 신호는 각 셀 어레이 블럭을 구분하며;The address signal distinguishes each cell array block; 테스트 신호는 노멀/다비트 병렬 테스트 동작을 구분하여 상기 제어신호 발생회로와 입출력 선택회로에서 제어신호로 사용됨을 특징으로 하는 반도체 소자의 데이터 전송 장치.And a test signal is used as a control signal in the control signal generation circuit and the input / output selection circuit by dividing a normal / multi-bit parallel test operation.
KR1019940008973A 1994-04-27 1994-04-27 Data transfer method of semiconductor device and device thereof KR100324013B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940008973A KR100324013B1 (en) 1994-04-27 1994-04-27 Data transfer method of semiconductor device and device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008973A KR100324013B1 (en) 1994-04-27 1994-04-27 Data transfer method of semiconductor device and device thereof

Publications (2)

Publication Number Publication Date
KR950030531A KR950030531A (en) 1995-11-24
KR100324013B1 true KR100324013B1 (en) 2002-05-13

Family

ID=37460858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008973A KR100324013B1 (en) 1994-04-27 1994-04-27 Data transfer method of semiconductor device and device thereof

Country Status (1)

Country Link
KR (1) KR100324013B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850008026A (en) * 1984-05-30 1985-12-11 야마모도 다꾸마 Block division semiconductor memory device having divided bit lines
KR860003603A (en) * 1984-10-19 1986-05-28 미쓰다 가쓰시게 Semiconductor memory
KR880010420A (en) * 1987-02-23 1988-10-08 미다 가쓰시게 Semiconductor Memory with Divided Bit Load and Data Bus Lines
KR910006989A (en) * 1989-09-18 1991-04-30 세끼자와 다다시 Semiconductor memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850008026A (en) * 1984-05-30 1985-12-11 야마모도 다꾸마 Block division semiconductor memory device having divided bit lines
KR860003603A (en) * 1984-10-19 1986-05-28 미쓰다 가쓰시게 Semiconductor memory
KR880010420A (en) * 1987-02-23 1988-10-08 미다 가쓰시게 Semiconductor Memory with Divided Bit Load and Data Bus Lines
KR910006989A (en) * 1989-09-18 1991-04-30 세끼자와 다다시 Semiconductor memory device

Also Published As

Publication number Publication date
KR950030531A (en) 1995-11-24

Similar Documents

Publication Publication Date Title
US6859414B2 (en) Data input device in semiconductor memory device
US6359813B1 (en) Semiconductor memory device having improved data transfer rate without providing a register for holding write data
US20050243621A1 (en) Semiconductor memory device
KR100245276B1 (en) Burst mode random access memory device
US7035161B2 (en) Semiconductor integrated circuit
US5483493A (en) Multi-bit test circuit of semiconductor memory device
KR920001082B1 (en) Broad parallel write circuit
US7596049B2 (en) Semiconductor memory device with a plurality of bank groups each having a plurality of banks sharing a global line group
JP4903481B2 (en) Memory device structure
CN108630255B (en) Semiconductor memory device, flag generation circuit, and method of outputting data in semiconductor device
US7480776B2 (en) Circuits and methods for providing variable data I/O width for semiconductor memory devices
KR100269319B1 (en) Semiconductor memory device including simultaneous enabling circuit for column select line and control method
US20040130952A1 (en) Circuit and method for transforming data input/output format in parallel bit test
JPH05250872A (en) Random access memory
US6603692B2 (en) Semiconductor memory device improving data read-out access
KR960003591B1 (en) Semiconductor memory device
KR100324013B1 (en) Data transfer method of semiconductor device and device thereof
US5682351A (en) Semiconductor memory device having an internal copy function
US5243560A (en) Semiconductor memory device for storing a plurality of data on a word basis and operating method thereof
US20190267061A1 (en) Memory device
KR100519877B1 (en) Semiconductor memory device having late write function and data input/output method therefor
KR970004056B1 (en) Data output method for semiconductor
KR20020054506A (en) method for maintaining data coherency in late-select type semiconductor memory device and data coherency maintaining circuit therefore
US7196941B2 (en) Semiconductor memory device and method for writing and reading data
KR950001765A (en) Semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee