KR100680457B1 - Data output circuit in a flash memory device and method of outputting data using the same - Google Patents

Data output circuit in a flash memory device and method of outputting data using the same Download PDF

Info

Publication number
KR100680457B1
KR100680457B1 KR1020040039057A KR20040039057A KR100680457B1 KR 100680457 B1 KR100680457 B1 KR 100680457B1 KR 1020040039057 A KR1020040039057 A KR 1020040039057A KR 20040039057 A KR20040039057 A KR 20040039057A KR 100680457 B1 KR100680457 B1 KR 100680457B1
Authority
KR
South Korea
Prior art keywords
data
input
output
storage means
outputting
Prior art date
Application number
KR1020040039057A
Other languages
Korean (ko)
Other versions
KR20050113912A (en
Inventor
이석규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040039057A priority Critical patent/KR100680457B1/en
Publication of KR20050113912A publication Critical patent/KR20050113912A/en
Application granted granted Critical
Publication of KR100680457B1 publication Critical patent/KR100680457B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를 이용한 데이터 출력 방법에 관한 것으로, 입/출력 패드들 근처에 래치나 플립플롭을 설치하고 여기에 데이터를 저장한 후 소정의 신호로 래치나 플립플롭의 동작을 동기시켜 데이터를 출력함으로써, 데이터가 전달되는 경로의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력하여 동작 마진을 균일하게 하고 회로의 신뢰성을 향상시킬 수 있다.
The present invention relates to a data output circuit of a NAND flash memory device and a data output method using the same. A latch or flip-flop is provided near input / output pads, and data is stored therein. By synchronizing the operation of and outputting the data, the data can be output at the same timing regardless of the difference in the length of the path through which the data is transmitted, so that the operation margin is uniform and the reliability of the circuit can be improved.

리드 동작, 데이터정렬Read operation, data sort

Description

난드 플래시 메모리 소자의 데이터 출력 회로 및 이를 이용한 데이터 출력 방법{Data output circuit in a flash memory device and method of outputting data using the same} Data output circuit in a flash memory device and method of outputting data using the same}             

도 1은 페이지 버퍼로부터 입/출력 핀까지의 데이터 패스를 비교하기 위한 개념도이다. 1 is a conceptual diagram for comparing data paths from a page buffer to input / output pins.

도 2는 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 데이터 출력 회로를 설명하기 위한 블록도이다.
2 is a block diagram illustrating a data output circuit of a NAND flash memory device according to an exemplary embodiment of the present invention.

본 발명은 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를 이용한 데이터 출력 방법에 관한 것으로, 특히 입/출력 핀으로부터 페이지 버퍼까지 데이터 라인의 길이에 상관없이 동일한 타이밍에 데이터를 출력할 수 있는 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를 이용한 데이터 출력 방법에 관한 것이다.
The present invention relates to a data output circuit of a NAND flash memory device and a data output method using the same. In particular, a NAND flash memory device capable of outputting data at the same timing regardless of the length of a data line from an input / output pin to a page buffer. A data output circuit and a data output method using the same.

난드 플래시 메모리 소자에서 데이터 리드 동작은 어드레스를 순차적으로 인가하고 어드레스 변화에 따라 데이터를 순차적으로 출력하는 방식으로 진행된다. 이때, 입/출력 핀의 위치는 고정되어 있으나, 리드하고자 하는 데이터를 전달하는 페이지 버퍼는 서로 다른 위치에 각각 분포되어 있다. In the NAND flash memory device, a data read operation is performed by sequentially applying an address and sequentially outputting data according to an address change. In this case, although the positions of the input / output pins are fixed, the page buffers for transferring data to be read are distributed in different positions.

도 1은 페이지 버퍼로부터 입/출력 핀까지의 데이터 패스를 비교하기 위한 개념도이다. 1 is a conceptual diagram for comparing data paths from a page buffer to input / output pins.

도 1을 참조하면, 페이지 버퍼 블록에 포함된 다수의 페이지 버퍼들은 셀 어레이의 컬럼 라인과 연결되며, 페이지 버퍼 블록은 래이 아웃 상에서 셀 어레이 상부와 하부에 각각 위치한다. 페이지 버퍼에는 셀에 저장된 데이터가 래치되며, 어드레스가 인가되면 컬럼 선택회로에 의해 페이지 버퍼들이 순차적으로 선택되면서 데이터가 데이터 라인으로 전달되어 입/출력 핀을 통해 출력된다. Referring to FIG. 1, a plurality of page buffers included in a page buffer block are connected to a column line of a cell array, and the page buffer block is positioned above and below the cell array on the layout. The data stored in the cell is latched in the page buffer. When the address is applied, the page buffers are sequentially selected by the column select circuit, and the data is transferred to the data line and output through the input / output pins.

이때, 데이터 입/출력 핀으로부터 멀리 떨어진 페이지 버퍼로부터 데이터를 전달받는 경우와, 가까운 페이지 버퍼로부터 데이터를 전달받는 경우에, 데이터를 리드하는데 소요되는 시간이 달라진다. 특히, 멀리 떨어진 페이지 버퍼로부터 데이터를 전달받는 경우, 입/출력 핀과 페이지 버퍼를 연결하는 데이터 라인에는 수많은 트랜지스터와 기생 커패시터가 존재하기 때문에, 데이터를 리드하는데 더 많은 시간이 소요된다.In this case, when data is transmitted from a page buffer far from the data input / output pin, and when data is received from a close page buffer, the time required for reading data is different. In particular, when receiving data from a far page buffer, it takes more time to read data because there are many transistors and parasitic capacitors in the data line connecting the input / output pins and the page buffer.

이러한 이유로, 데이터를 리드하는데 걸리는 시간이 일정치 않으며, 이 때문에 데이터 정렬에 어려움이 발생하고 동작 마진이 감소하여 회로의 신뢰성이 저하될 수 있다.
For this reason, the time it takes to read the data is not constant, which can cause difficulty in data alignment and reduce the operating margin, thereby lowering the reliability of the circuit.

이에 대하여, 본 발명이 제시하는 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를 이용한 데이터 출력 방법은 입/출력 패드들 근처에 래치나 플립플롭을 설치하고 여기에 데이터를 저장한 후 소정의 신호로 래치나 플립플롭의 동작을 동기시켜 데이터를 출력함으로써, 데이터가 전달되는 경로의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력하여 동작 마진을 균일하게 하고 회로의 신뢰성을 향상시킬 수 있다.
In contrast, the data output circuit of the NAND flash memory device and the data output method using the same according to the present invention provide a latch or flip-flop near the input / output pads, store the data therein, and then latch the signal with a predetermined signal. By synchronizing the flip-flop operation and outputting the data, data can be output at the same timing regardless of the difference in the length of the path through which the data is transmitted, thereby making the operation margin uniform and improving the circuit reliability.

본 발명의 실시예에 따른 난드 플래시 메모리 소자의 데이터 출력 회로는 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하여 데이터들을 순서대로 전달하는 컬럼 선택 회로들과 입출력 패드들 사이에 각각 설치되되, 입출력 패드들과 인접하게 설치되며, 컬럼 선택 회로들로부터 전달되는 데이터들을 각각 저장하고 저장된 데이터를 어드레스 변화 감지 신호에 따라 동시에 입출력 패드들로 각각 출력하는 저장 수단들을 포함하여, 데이터가 입출력 패드로 전달되는 경로의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력한다.
The data output circuit of the NAND flash memory device according to an exemplary embodiment of the present invention is provided between column select circuits and input / output pads that sequentially select page buffers according to an address signal and transfer data in sequence. And storage means for storing the data transmitted from the column selection circuits and outputting the stored data to the input / output pads simultaneously according to the address change detection signal. Regardless of the difference in length, data is output at the same timing.

본 발명의 다른 실시예에 따른 난드 플래시 메모리 소자의 데이터 출력 회로는 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하여 데이터들을 순서대 로 전달하는 컬럼 선택 회로들에 각각 연결되어, 컬럼 선택 회로로부터 전달되는 데이터들을 저장하고 저장된 데이터를 어드레스 변화 감지 신호에 따라 동시에 출력하는 제1 저장 수단들과, 입출력 패드들과 인접하게 각각 설치되며 저장된 데이터들을 어드레스 변화 감지 신호에 따라 동시에 출력하는 제2 저장 수단들과, 입출력 패드로 데이터가 전달되는 시간을 보다 더 단축시키기 위하여, 제1 저장 수단들 중 입출력 패드와 인접하지 않은 제1 저장 수단에 저장된 데이터를 제2 저장 수단으로 전달하기 위한 전달 수단을 포함하여, 데이터가 입출력 패드로 전달되는 경로의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력한다. The data output circuit of the NAND flash memory device according to another embodiment of the present invention is connected to column select circuits that sequentially select page buffers according to an address signal and transfer data in order, and is transmitted from the column select circuit. First storage means for storing data and simultaneously outputting the stored data according to the address change detection signal, and second storage means respectively installed adjacent to the input / output pads and simultaneously outputting the stored data according to the address change detection signal; A transfer means for transferring the data stored in the first storage means, which is not adjacent to the input / output pad, to the second storage means, in order to further shorten the time for transferring the data to the input / output pad, The difference in the length of the path through which data is passed to the I / O pad And outputs at the same timing without data.

상기에서, 저장 수단들은 어드레스 변화 감지 신호가 클럭 신호로 입력되는 플립플롭으로 구현할 수 있다.
In the above, the storage means may be implemented as a flip-flop in which the address change detection signal is input as a clock signal.

본 발명의 실시예에 따른 난드 플래시 메모리 소자의 데이터 방법은 어드레스 신호에 따라 메모리 셀 어레이의 컬럼을 선택하는 컬럼 선택 회로로부터 입출력 패드를 통해 출력될 데이터들을 입출력 패드와 인접하면서 대응하는 저장 수단들로 저장하는 단계, 및 저장된 데이터를 어드레스 변화 감지 신호에 따라 동시에 입출력 패드로 출력하는 단계를 포함하여, 데이터가 컬럼 선택 회로로부터 입출력 패드로 전달되는 경로의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력한다.
In the data method of a NAND flash memory device according to an embodiment of the present invention, data to be output through an input / output pad from a column select circuit that selects a column of a memory cell array in accordance with an address signal may be adjacent to the input / output pad and corresponding storage means. Outputting the stored data to the input / output pad at the same time according to the address change detection signal, and outputting the data at the same timing regardless of the difference in the length of the path from which the data is transferred from the column selection circuit to the input / output pad. .

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various other forms, and the scope of the present invention is not limited to the following embodiments. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2는 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 데이터 출력 회로를 설명하기 위한 블록도이다.2 is a block diagram illustrating a data output circuit of a NAND flash memory device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 데이터 출력 회로는 다수의 저장 수단들을 포함하며, 저장 수단들은 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하여 데이터들을 순서대로 전달하는 컬럼 선택 회로들과 입출력 패드(IO) 사이에 설치된다. Referring to FIG. 2, a data output circuit of a NAND flash memory device according to an embodiment of the present invention includes a plurality of storage means, and the storage means sequentially selects page buffers according to an address signal to transfer data sequentially. It is provided between the column select circuits and the input / output pad IO.

좀 더 구체적인 실시예를 설명하면, 난드 플래시 메모리 소자의 데이터 출력 회로는 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하여 데이터들을 순서대로 전달하는 컬럼 선택 회로들에 각각 연결되어, 컬럼 선택 회로로부터 전달되는 데이터들을 저장하고 저장된 데이터를 어드레스 변화 감지 신호에 따라 동시에 출력하는 제1 저장 수단들과, 입출력 패드들과 인접하게 각각 설치되며 저장된 데이터들을 어드레스 변화 감지 신호에 따라 동시에 출력하는 제2 저장 수단들과, 입출력 패드로 데이터가 전달되는 시간을 보다 더 단축시키기 위하여, 제1 저장 수단들 중 입출력 패드와 인접하지 않은 제1 저장 수단에 저장된 데이터를 제2 저장 수단으로 전달하기 위한 전달 수단을 포함하여 이루어진다. In a more specific embodiment, the data output circuit of the NAND flash memory device is connected to column select circuits that sequentially select page buffers according to an address signal and deliver data in order, and is transmitted from the column select circuit. First storage means for storing data and simultaneously outputting the stored data according to the address change detection signal, and second storage means respectively installed adjacent to the input / output pads and simultaneously outputting the stored data according to the address change detection signal; And transfer means for transferring the data stored in the first storage means, which is not adjacent to the input / output pad, to the second storage means, in order to further shorten the time for transferring data to the input / output pad. .

이 경우, 데이터들이 모두 입출력 패드(IO)와 인접한 저장 수단에 저장된 상 태에서 동시에 출력되기 때문에, 데이터 라인의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력할 수 있다.
In this case, since the data are all output at the same time while being stored in the storage means adjacent to the input / output pad IO, the data can be output at the same timing regardless of the length difference of the data lines.

한편, 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하여 데이터들을 순서대로 전달하는 컬럼 선택 회로들과 입출력 패드들(도면에서는 하나의 입출력 패드만을 도시함) 사이에 각각 설치되되, 입출력 패드들과 인접하게 설치되며, 컬럼 선택 회로들로부터 전달되는 데이터들을 각각 저장하고 저장된 데이터를 어드레스 변화 감지 신호에 따라 동시에 입출력 패드들로 각각 출력하는 저장 수단(도면에서는 하나만 도시됨)들을 포함하여 이루어질 수도 있다.On the other hand, between the column selection circuits and the input and output pads (only one input and output pad is shown in the figure) and sequentially select the page buffers in accordance with the address signal in order to transfer the data, respectively, adjacent to the input and output pads It may be provided, and may include storage means (only one shown in the figure) for storing the data transmitted from the column selection circuits and output the stored data to the input and output pads at the same time in accordance with the address change detection signal.

이 경우에도, 데이터들이 모두 입출력 패드(IO)와 인접한 저장 수단에 저장된 상태에서 동시에 출력되기 때문에, 데이터 라인의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력할 수 있다.Even in this case, since the data are all output at the same time while being stored in the storage means adjacent to the input / output pad IO, the data can be output at the same timing regardless of the length difference of the data lines.

상기에서, 저장 수단은 어드레스 변화 감지 신호를 클럭 신호로 사용하는 플립플롭으로 구현할 수 있다.
In the above, the storage means may be implemented as a flip-flop using the address change detection signal as a clock signal.

상술한 바와 같이, 본 발명은 입/출력 패드들 근처에 래치나 플립플롭을 설치하고 여기에 데이터를 저장한 후 출력 제어 신호로 래치나 플립플롭의 동작을 동기시켜 데이터를 출력함으로써, 데이터가 전달되는 경로의 길이 차이에 상관없이 데이터들을 동일한 타이밍에 출력하여 동작 마진을 균일하게 하고 회로의 신뢰성을 향상시킬 수 있다. As described above, according to the present invention, data is transferred by installing a latch or flip-flop near input / output pads, storing data therein, and then outputting data by synchronizing the operation of the latch or flip-flop with an output control signal. Regardless of the difference in the length of the paths, the data can be output at the same timing so that the operation margin is uniform and the circuit reliability is improved.

Claims (4)

소정의 데이터를 저장하는 셀 어레이;A cell array for storing predetermined data; 셀 어레이 상부와 하부에 각각 위치하며 다수의 페이지 버퍼를 포함하는 페이지 버퍼 블록;A page buffer block positioned above and below the cell array and including a plurality of page buffers; 상기 페이지 버퍼의 셀에 저장된 데이터가 래치되면 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하는 컬럼 선택 회로;A column selection circuit for sequentially selecting page buffers according to an address signal when data stored in a cell of the page buffer is latched; 상기 컬럼 선택 회로들로부터 전달되는 데이터들을 저장하고 저장된 상기 데이터를 어드레스 변화 감지 신호에 따라 입출력 패드들로 출력하는 저장 수단;Storage means for storing data transferred from the column selection circuits and outputting the stored data to input / output pads according to an address change detection signal; 을 포함하는 메모리장치의 데이터 출력 회로.Data output circuit of the memory device comprising a. 어드레스 신호에 따라 페이지 버퍼들을 순차적으로 선택하여 데이터들을 순서대로 전달하는 컬럼 선택 회로들에 각각 연결되어, 상기 컬럼 선택 회로로부터 전달되는 데이터들을 저장하고 저장된 상기 데이터를 어드레스 변화 감지 신호에 따라 동시에 출력하는 제1 저장 수단들;Connected to column selection circuits that sequentially select page buffers according to an address signal to sequentially transfer data, and store data transferred from the column selection circuit and simultaneously output the stored data according to an address change detection signal. First storage means; 입출력 패드들과 인접하게 각각 설치되며 저장된 데이터들을 상기 어드레스 변화 감지 신호에 따라 동시에 출력하는 제2 저장 수단들;Second storage means respectively installed adjacent to the input / output pads and simultaneously outputting stored data according to the address change detection signal; 입출력 패드로 상기 데이터가 전달되는 시간을 보다 더 단축시키기 위하여, 상기 제1 저장 수단들 중 상기 입출력 패드와 인접하지 않은 제1 저장 수단에 저장 된 데이터를 상기 제2 저장 수단으로 전달하기 위한 전달 수단을 포함하여,Transfer means for transferring data stored in the first storage means not adjacent to the input / output pad of the first storage means to the second storage means in order to further shorten the time for transferring the data to the input / output pad. Including, 상기 데이터가 상기 입출력 패드로 전달되는 경로의 길이 차이에 상관없이 상기 데이터들을 동일한 타이밍에 출력하는 난드 플래시 메모리 소자의 데이터 출력 회로.And a data output circuit of a NAND flash memory device for outputting the data at the same timing regardless of a difference in the length of a path through which the data is transferred to the input / output pad. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 저장 수단들이 상기 어드레스 변화 감지 신호가 클럭 신호로 입력되는 플립플롭으로 이루어진 난드 플래시 메모리 소자의 데이터 출력 회로.And said storage means is a flip-flop in which said address change detection signal is input as a clock signal. 어드레스 신호에 따라 메모리 셀 어레이의 컬럼을 선택하는 컬럼 선택 회로로부터 입출력 패드를 통해 출력될 데이터들을 상기 입출력 패드와 인접하면서 대응하는 저장 수단들로 저장하는 단계; 및 Storing data to be output through the input / output pad from the column selection circuit that selects a column of the memory cell array in accordance with an address signal to corresponding storage means adjacent to the input / output pad; And 상기 저장된 데이터를 어드레스 변화 감지 신호에 따라 동시에 상기 입출력 패드로 출력하는 단계를 포함하여, Simultaneously outputting the stored data to the input / output pad according to an address change detection signal; 상기 데이터가 상기 컬럼 선택 회로로부터 상기 입출력 패드로 전달되는 경로의 길이 차이에 상관없이 상기 데이터들을 동일한 타이밍에 출력하는 난드 플래시 메모리 소자의 데이터 출력 방법.And outputting the data at the same timing irrespective of a difference in a length of a path from which the data is transferred from the column select circuit to the input / output pad.
KR1020040039057A 2004-05-31 2004-05-31 Data output circuit in a flash memory device and method of outputting data using the same KR100680457B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040039057A KR100680457B1 (en) 2004-05-31 2004-05-31 Data output circuit in a flash memory device and method of outputting data using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040039057A KR100680457B1 (en) 2004-05-31 2004-05-31 Data output circuit in a flash memory device and method of outputting data using the same

Publications (2)

Publication Number Publication Date
KR20050113912A KR20050113912A (en) 2005-12-05
KR100680457B1 true KR100680457B1 (en) 2007-02-08

Family

ID=37288351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040039057A KR100680457B1 (en) 2004-05-31 2004-05-31 Data output circuit in a flash memory device and method of outputting data using the same

Country Status (1)

Country Link
KR (1) KR100680457B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860006106A (en) * 1985-01-23 1986-08-18 가부시기가이샤 히다찌세이사꾸쇼 Semiconductor memory
KR970060231A (en) * 1996-01-30 1997-08-12 가나이 츠토무 Semiconductor device and semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860006106A (en) * 1985-01-23 1986-08-18 가부시기가이샤 히다찌세이사꾸쇼 Semiconductor memory
KR970060231A (en) * 1996-01-30 1997-08-12 가나이 츠토무 Semiconductor device and semiconductor memory device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019860006106
1019970060231

Also Published As

Publication number Publication date
KR20050113912A (en) 2005-12-05

Similar Documents

Publication Publication Date Title
US7843758B2 (en) Multi-chip package flash memory device and method for reading status data therefrom
US7707467B2 (en) Input/output compression and pin reduction in an integrated circuit
US8069386B2 (en) Semiconductor device
KR890008829A (en) Semiconductor memory
US8423701B2 (en) Flash memory device with a low pin count (LPC) communication interface
US11651805B2 (en) Memory package, storage device including memory package, and storage device operating method
US7934047B2 (en) Memory module and memory system
US20060133126A1 (en) Semiconductor memory device capable of switching from multiplex method to non-multiplex method
JP5016888B2 (en) Nonvolatile semiconductor memory device
JP2007042264A (en) Memory module and its test method
US7257752B2 (en) Circuit and method for performing built-in self test and computer readable recording medium for storing program thereof
JP2008047218A (en) Semiconductor memory device and test method therefor
US8589641B2 (en) Combined parallel/serial status register read
KR100564033B1 (en) Semiconductor memory having a single buffer selecting input terminal and method of testing the same
KR100903364B1 (en) Semiconductor Memory Device
JP4951304B2 (en) Semiconductor device
KR100594294B1 (en) A memory device and a method for data training
KR100680457B1 (en) Data output circuit in a flash memory device and method of outputting data using the same
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
US7969801B2 (en) Data input circuit and nonvolatile memory device including the same
US10978120B2 (en) Memory interface circuit, memory storage device and signal generation method
US7230863B2 (en) High access speed flash controller
JP2000163994A (en) Semiconductor storage device
JP2000003590A (en) Buried memory macro device
US8209571B2 (en) Valid-transmission verifying circuit and a semiconductor device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee