KR100559216B1 - 액정표시소자의 잔상제거회로 - Google Patents

액정표시소자의 잔상제거회로 Download PDF

Info

Publication number
KR100559216B1
KR100559216B1 KR1019980036211A KR19980036211A KR100559216B1 KR 100559216 B1 KR100559216 B1 KR 100559216B1 KR 1019980036211 A KR1019980036211 A KR 1019980036211A KR 19980036211 A KR19980036211 A KR 19980036211A KR 100559216 B1 KR100559216 B1 KR 100559216B1
Authority
KR
South Korea
Prior art keywords
gate line
power supply
liquid crystal
driving signal
supply voltage
Prior art date
Application number
KR1019980036211A
Other languages
English (en)
Other versions
KR20000018568A (ko
Inventor
장원규
곽상엽
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019980036211A priority Critical patent/KR100559216B1/ko
Publication of KR20000018568A publication Critical patent/KR20000018568A/ko
Application granted granted Critical
Publication of KR100559216B1 publication Critical patent/KR100559216B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display

Abstract

본 발명은 액정표시소자에 관한 것으로서, 파워오프시 모든 게이트 라인에 게이트 구동신호를 인가하여 잔류전하를 제거함으로써 화면의 잔상을 방지하는 액정표시소자의 잔상제거회로에 관한 것이다.
본 발명은 복수개의 게이트라인 각각에 TFT 가 배열되어 있는 TFT 어레이를 구비한 액정표시소자의 잔상제거회로에 있어서, 외부로부터 인가되는 게이트 라인구동용 전원전압을 유지하기 위한 전압유지수단과; 상기 전압유지수단에 의해 유지된 전압을 입력하여 게이트 라인 구동신호를 TFT 어레이의 게이트 라인으로 각각 발생하기 위한 게이트 구동신호 발생수단과; 파워오프시 상기 게이트라인 구동용 전원전압의 레벨을 검출하여 상기 게이트 구동신호 발생수단로부터 게이트라인 구동신호의 발생을 차단하고 상기 전원전압이 게이트라인으로 동시에 인가되도록 하는 제어신호를 발생하기 위한 전압검출수단으로 이루어지는 것을 특징으로 한다.

Description

액정표시소자의 잔상제거회로
본 발명은 액정표시소자에 관한 것으로서, 파워오프시 잔류전하를 제거하여 화면의 잔상을 방지하는 액정표시소자의 잔상제거회로에 관한 것이다.
도 1은 일반적인 TFT-LCD 에 있어서, 하나의 화소에 대한 등가회로도를 도시한 것이다. 도 1을 참조하면, 액정표시소자는 일단이 공통전압(VCOM)이 인가되는 액정셀과, 상기 액정셀을 구동하기 위한 스위칭수단인 박막 트랜지스터(TFT)로 이루어진다. 박막 트랜지스터(TFT)의 게이트에는 게이트 구동신호(GDR)가 인가되고, 소오스에는 액정셀(LC)이 연결되고 드레인에는 데이터신호(SDA)가 인가된다.
상기한 바와같은 구성을 갖는 액정셀(LC)은 스위칭수단인 박막 트랜지스터(TFT)에 의해 구동되는데, 액정셀을 구동시키기 위해서는 먼저 게이트 구동신호(GDR)를 인가하면 도면에는 도시되지 않았지만 상기 박막 트랜지스터(TFT)가 연결된 게이트 라인이 구동되고 이어서 1열씩 데이터 신호(SDA)가 인가되면, 이 데이터 신호(SDA)의 전압과 공통전압(VCOM)의 전압차가 액정셀(LC)에 인가되어 액정셀(LC)이 구동되어 화면을 디스플레이하게 된다.
그러나, 상기한 바와같은 구성을 갖는 종래의 액정표시소자는 파워오프시에다수의 게이트라인을 구동하기 위한 게이트 구동신호중 하나의 게이트 라인을 구동하기 위한 게이트 구동펄스가 인가되어 있고 나머지 게이트 라인에는 게이트 구동펄스가 인가되어 있지 않기 때문에, 액정에 인가된 전압에 의해 액정에 전하가 차이지(charge)된다. 이에 따라, 액정에 차아지된 전하에 의해 파워 오프후에도 화면에 잔상이 존재하게 되고, 액정에 DC 전압이 인가되어 액정을 손상시키게 되며, 이에 따라 액정모듈의 수명을 단축시키는 문제점이 있었다.
종래의 액정표시소자는 파워오프시에 액정에 차아지된 전하를 방전시켜 주기위한 방전패스가 형성되어 있지 않아 액정에 인가된 전압이 자연적으로 방전될 때까지 기다릴 수밖에 없었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 파워오프시 액정에 인가된 전압을 접지시켜 줌으로써, 잔상의 발생을 방지하고 액정의 열화를 방지할 수 있는 액정표시소자의 잔상제거회로를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 게이트 드라이버 IC 로 인가되는 입력전원이 일정치 이하로 감소되면 모든 게이트 라인에 구동펄스를 인가하여 액정셀에 인가된 전압을 방전시켜 줄 수 있는 액정표시소자의 잔상제거회로를 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 복수의 게이트 라인, 게이트 라인에 연결되는 박막트랜지스터 어레이를 포함하는 액정표시소자에 사용되는 회로로서, 외부로부터 인가되는 게이트 라인 구동용 전원전압의 유지하며, 상기 게이트 라인에 연결되는 전압유지수단, 상기 전압유지수단으로부터 전원전압이 입력되면 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 게이트 구동신호 발생수단; 및 상기 전압유지수단으로부터 전원전압을 입력받아 전원전압의 레벨이 일정치 이하로 떨어지면 상기 게이트 라인 구동신호의 출력을 차단하는 제어신호를 발생하여 상기 게이트 구동신호 발생수단에 인가하는 제어신호 발생수단; 을 포함한다.
여기서, 상기 전압유지수단은 일측에 상기 게이트 라인 구동용 전원전압이 인가되고 타측이 접지된 콘덴서인 것이 바람직하다.
또한, 상기 게이트라인 구동신호 발생수단은 상기 전압유지수단으로부터 전원전압을 입력받아 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 복수의 증폭기를 포함한다.
또한, 상기 제어신호 발생수단은 상기 전압유지수단의 전원전압의 레벨이 80%이하로 떨어지면 제어신호를 발생할 수 있다.
또한, 상기 제어신호 발생수단은 상기 전압유지수단의 전원전압이 인가되는애노드와 상기 게이트 라인 구동신호 발생수단에 연결되는 캐소드를 포함하고, 상기 전압유지수단의 전원전압의 레벨이 일정치 이상을 유지하는 경우 도통되는 다이오드인 것이 바람직하다.
또한, 본 발명은 복수의 게이트 라인, 게이트 라인에 연결되는 박막트랜지스터 어레이를 포함하는 액정표시소자에 사용되는 회로로서, 외부로부터 인가되는 게이트 라인 구동용 전원전압을 유지하며, 상기 게이트 라인에 연결되는 전압유지수단, 상기 전압유지수단으로부터 전원전압이 입력되면 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 게이트 구동신호 발생수단; 상기 전압유지수단으로부터 전원전압을 입력받아 전원전압의 레벨이 일정치 이하로 떨어지면 검출신호를 생성하여 출력하는 전압검출수단; 및 상기 검출신호가 인가되면, 상기 게이트 라인 구동신호의 출력을 차단하는 제어신호를 발생하여 상기 게이트 구동신호 발생수단에 인가하는 제어신호 발생수단;을 포함한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 액정표시소자의 잔상제거회로는 외부로부터 인가되는 게이트 라인구동용 전원전압(Vgg)을 유지하기 위한 전압유지수단(10)과, 상기 전압유지수단(10)에 의해 유지된 전압을 입력하여 게이트 라인 구동신호(GDR1-GDRn)를 TFT 어레이(도면상에는 도시되지 않음)의 게이트 라인으로 각각 발생하기 위한 게이트 구동신호 발생수단(20)와, 파워오프시 상기 게이트라인 구동용 전원전압(Vgg)의 레벨을 검출하여 일정치이하로 떨어지는 것을 검출하기 위한 전압검출수단(40) 및 상기 전압검출수단(40)의 출력신호에 따라서 상기 게이트 구동신호 발생수단(20)로부터 게이트라인 구동신호(GDR1-GDRn)의 발생을 차단하기 위한 제어신호(CS)를 발생하기 위한 제어신호 발생수단(30)으로 이루어진다.
본 발명의 실시예에서는, 전압유지수단(10)은 일측에 게이트 라인구동용 전원전압(Vgg+)이 인가되고 타측이 접지된 콘덴서(11)로 구성되고, 게이트라인 구동신호 발생수단(20)은 도 2에서 개략적으로 도시된 바와같이, 상기 전압유지수단(10)을 통해 인가되는 전원전압(Vgg+)을 입력받아 게이트라인 구동신호(GDR1-GDRn)를 발생하여 게이트 라인으로 각각 출력하기 위한 증폭기(21-2n)로 이루어진다.
또한, 본 발명의 실시예에서는, 상기 전압유지수단(10)의 전압레벨을 검출하기 위한 전압검출수단(40)은 전압유지수단(10)의 전압레벨을 검출하여 전원전압(Vgg+)이 80% 이하로 떨어지면, 예를 들어 20V 의 전원전압(Vgg+)을 사용하게 되는 경우 전압유지수단(10)의 출력전압의 레벨이 16V 이하로 떨어지면, 하이상태의 검출신호를 출력하도록 한다.
또한, 제어신호 발생수단(30)은 애노드에 상기 전압검출수단(20)의 출력전압이 인가되고, 캐소드가 상기 게이트라인 구동신호 발생수단(20)에 연결되는 다이오드(31)로 이루어져서, 상기 전압검출수단(20)으로부터 검출신호에 의해 도통되어 제어신호(CS)를 발생한다.
이때, 전압유지수단(10)인 콘덴서(11)는 게이트 드라이버 IC(도시되지 않음) 외부에 설치되어 상기 전압 검출수단(40)과 게이트라인 구동신호 발생수단(20)에 연결되고, 게이트라인 구동신호 발생수단(20), 제어신호 발생수단(30) 및 전압 검출수단(40)은 게이트 드라이버 IC내부에 설치되는 것이 바람직하다.
상기한 바와같은 구성을 갖는 본 발명의 잔류전하 제거회로의 동작을 살펴보면, 파워 온되어 정상적인 게이트구동용 전원전압(Vgg+)이 게이트라인 구동신호 발생수단(20)에 인가되면, 게이트라인 구동신호 발생수단(20)은 순차적으로 증폭기(21-2n)를 통해 게이트라인 구동신호(GDR1-GDRn)를 TFT 어레이의 게이트 라인으로 발생한다.
이때, 전압 검출수단(40)은 전압유지수단(10)의 콘덴서(11)로부터 인가되는 게이트 구동용 전원전압(Vgg+)의 레벨을 검출하는데, 전원전압(Vgg+)이 정상적인 값을 유지하므로 전압검출수단(40)으로부터 검출신호가 출력되지 않게 되고, 이에 따라 제어신호 발생수단(30)은 다이오드(31)를 통해 게이트라인 구동신호 차단용 제어신호(CS)는 게이트라인 구동신호 발생수단(20)으로 발생되지 않게 된다. 따라서, 게이트라인 구동신호 발생수단(20)은 정상적으로 게이트라인 구동신호 (GDR1-GDRn)를 정상적으로 발생하게 된다.
다음, 파워 오프되어 전원전압(Vgg+)이 일정치이하로 떨어지면, 전압 검출수단(20)은 이를 검출하여 하이상태의 검출신호를 발생한다. 이 검출신호가 제어신호 발생수단(30)에 입력되면, 제어신호 발생수단(30)은 다이오드(31)를 도통시켜 제어신호(CS)를 발생한다. 이 제어신호(CS)가 게이트라인 구동신호 발생수단(20)에 인가되면, 증폭기(21-2n)는 출력이 하이임피턴스가 되어 정상적으로 게이트라인 구동신호(GDR1-GDRn)를 발생하지 않게 된다.
이때, 전압유지수단(20)으로부터 출력되는 일정치이하로 떨어진 전원전압(Vgg+)은 동시에 TFT 어레이의 게이트 라인으로 제공되어 모든 TFT를 파워 온시 동시에 턴온시켜주게 된다. 이에 따라 액정에 인가되는 전압은 TFT를 통해 방전시켜 줌으로써 접지시켜주게 된다.
TFT 어레이의 TFT 의 충전시간은 약 10μs 정도이므로, 전원전압(Vgg+)이 인가되는 캐패시터의 방전을 이용하여 게이트라인에 모두 하이상태의 신호를 인가하여도 액정에 인가된 전압을 접지시키는데에는 아무런 영향이 없다.
본 발명의 다른 실시예에서는, 도 2의 잔상제거회로에서 전압검출수단(40)없이 제어신호 발생수단(30)의 다이오드(11)를 전원전압(Vgg+)의 80% 이상의 레벨에서만 동작하여 게이트라인 구동신호 발생수단(20)의 증폭기(21-2n)가 정상적으로 게이트라인 구동신호를 게이트 라인으로 발생하도록 하고, 파워오프되어 전원전압(Vgg+)이 80% 이하의 레벨로 되면 턴오프되어 상기 증폭기(21-2n)의 출력을 하이 임피던스상태로 만들어주도록 할 수도 있다.
이상에서 자세히 설명된 바와 같이, 상술한 바와 같은 본 발명의 잔류전하 제거회로에 따르면, 파워 오프시에 액정셀에 인가된 전압을 모든 게이트라인을 구동시켜 TFT를 통해 방전시켜 줌으로써, 잔류전하에 의한 열소비문제 및 화면의 잔상문제을 해결할 수 있는 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 일반적인 액정표시소자에 있어서, 하나의 화소에 대한 등가회로도,
도 2는 본 발명의 실시예에 따른 액정표시소자의 잔류전하 제거회로의 상세도,
(도면의 주요 부분에 대한 부호의 설명)
TFT : 박막 트랜지스터 LC : 액정셀
10 : 전압유지수단 20 : 게이트라인 구동신호 발생수단
30 : 제어신호 발생수단 40 : 전압검출수단
11 : 콘덴서 21 - 2n : 증폭기
31 : 다이오드

Claims (10)

  1. 복수의 게이트 라인, 게이트 라인에 연결되는 박막트랜지스터 어레이를 포함하는 액정표시소자에 사용되는 회로로서,
    외부로부터 인가되는 게이트 라인 구동용 전원전압을 유지하며, 상기 게이트 라인에 연결되는 전압유지수단,
    상기 전압유지수단으로부터 전원전압이 입력되면 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 게이트 구동신호 발생수단; 및
    상기 전압유지수단으로부터 전원전압을 입력받아 전원전압의 레벨이 일정치 이하로 떨어지면 상기 게이트 라인 구동신호의 출력을 차단하는 제어신호를 발생하여 상기 게이트 구동신호 발생수단에 인가하는 제어신호 발생수단;
    을 포함하는 액정표시소자용 잔상제거회로.
  2. 제1항에 있어7서,
    상기 전압유지수단은 일측에 상기 게이트 라인 구동용 전원전압이 인가되고 타측이 접지된 콘덴서인
    액정표시소자용 잔상제거회로.
  3. 제1항에 있어서,
    상기 게이트라인 구동신호 발생수단은 상기 전압유지수단으로부터 전원전압을 입력받아 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 복수의 증폭기를 포함하는
    액정표시소자용 잔상제거회로.
  4. 제1항에 있어서,
    상기 제어신호 발생수단은 상기 전압유지수단의 전원전압의 레벨이 80%이하로 떨어지면 제어신호를 발생하는
    액정표시소자용 잔상제거회로.
  5. 제1항에 있어서,
    상기 제어신호 발생수단은 상기 전압유지수단의 전원전압이 인가되는 애노드와 상기 게이트 라인 구동신호 발생수단에 연결되는 캐소드를 포함하고, 상기 전압유지수단의 전원전압의 레벨이 일정치 이상을 유지하는 경우 도통되는 다이오드인
    액정표시소자용 잔상제거회로.
  6. 복수의 게이트 라인, 게이트 라인에 연결되는 박막트랜지스터 어레이를 포함하는 액정표시소자에 사용되는 회로로서,
    외부로부터 인가되는 게이트 라인 구동용 전원전압을 유지하며, 상기 게이트 라인에 연결되는 전압유지수단,
    상기 전압유지수단으로부터 전원전압이 입력되면 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 게이트 구동신호 발생수단;
    상기 전압유지수단으로부터 전원전압을 입력받아 전원전압의 레벨이 일정치이하로 떨어지면 검출신호를 생성하여 출력하는 전압검출수단; 및
    상기 검출신호가 인가되면, 상기 게이트 라인 구동신호의 출력을 차단하는 제어신호를 발생하여 상기 게이트 구동신호 발생수단에 인가하는 제어신호 발생수단;
    을 포함하는 액정표시소자용 잔상제거회로.
  7. 제7항에 있어서,
    상기 제어신호 발생수단은 상기 전압유지수단의 전원전압의 레벨이 80%이하로 떨어지면 제어신호를 발생하는
    액정표시소자의 잔상제거회로.
  8. 제7항에 있어서,
    상기 제어신호 발생수단은 상기 검출신호가 인가되는 애노드와 상기 게이트라인 구동신호 발생수단에 연결되는 캐소드를 포함하고, 상기 검출신호가 인에이블되는 경우 도통되는 다이오드인
    액정표시소자용 잔상제거회로.
  9. 제7항에 있어서,
    상기 전압유지수단은 일측에 상기 게이트 라인 구동용 전원전압이 인가되고 타측이 접지된 콘덴서인
    액정표시소자용 잔상제거회로.
  10. 제7항에 있어서,
    상기 게이트라인 구동신호 발생수단은
    상기 전압유지수단으로부터 전원전압을 입력받아 게이트 라인 구동신호를 발생하여 상기 게이트 라인으로 출력하는 복수의 증폭기를 포함하는
    액정표시소자용 잔상제거회로.
KR1019980036211A 1998-09-03 1998-09-03 액정표시소자의 잔상제거회로 KR100559216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036211A KR100559216B1 (ko) 1998-09-03 1998-09-03 액정표시소자의 잔상제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036211A KR100559216B1 (ko) 1998-09-03 1998-09-03 액정표시소자의 잔상제거회로

Publications (2)

Publication Number Publication Date
KR20000018568A KR20000018568A (ko) 2000-04-06
KR100559216B1 true KR100559216B1 (ko) 2006-06-13

Family

ID=19549417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036211A KR100559216B1 (ko) 1998-09-03 1998-09-03 액정표시소자의 잔상제거회로

Country Status (1)

Country Link
KR (1) KR100559216B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047432A (ko) * 2000-12-13 2002-06-22 구본준, 론 위라하디락사 광 감지소자
KR100429735B1 (ko) * 2001-03-07 2004-05-03 유니팍 옵토에렉트로닉스 코포레이션 액정 표시장치의 잔상 개선 시스템
KR100848961B1 (ko) * 2001-12-26 2008-07-29 엘지디스플레이 주식회사 액정표시모듈의 구동 방법 및 장치
KR100486999B1 (ko) * 2002-04-08 2005-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 잔상 방지 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0364590A1 (en) * 1987-12-25 1990-04-25 Hosiden Corporation Method of erasing liquid crystal display and an erasing circuit
JPH10214067A (ja) * 1996-11-26 1998-08-11 Sharp Corp 液晶表示画像の消去装置及びそれを備えた液晶表示装置
KR19980039369A (ko) * 1996-11-27 1998-08-17 김광호 액정표시장치의 파워 오프 방전 회로
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0364590A1 (en) * 1987-12-25 1990-04-25 Hosiden Corporation Method of erasing liquid crystal display and an erasing circuit
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
JPH10214067A (ja) * 1996-11-26 1998-08-11 Sharp Corp 液晶表示画像の消去装置及びそれを備えた液晶表示装置
KR19980039369A (ko) * 1996-11-27 1998-08-17 김광호 액정표시장치의 파워 오프 방전 회로

Also Published As

Publication number Publication date
KR20000018568A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US5793346A (en) Liquid crystal display devices having active screen clearing circuits therein
JP3870862B2 (ja) 液晶表示装置およびその制御方法、ならびに携帯端末
KR100345260B1 (ko) 동일 극성의 엠아이에스 트랜지스터를 사용한 시프트 레지스터
US7698573B2 (en) Power source apparatus for display and image display apparatus
EP0881622A1 (en) Power-off screen clearing circuit for active matrix liquid crystal display
US7551240B2 (en) Electrostatic discharge (ESD) protection circuit integrated with cell test function
KR100486999B1 (ko) 액정표시장치의 잔상 방지 방법 및 장치
US20090231253A1 (en) Lcd with the function of eliminating the power-off residual images
JP2655328B2 (ja) 電源オフ時の液晶表示消去方法
KR100508050B1 (ko) 액티브 매트릭스형 표시 장치
JP2017021142A (ja) 表示装置およびシステム
JP4315418B2 (ja) 画像表示装置
US10796655B2 (en) Display device
KR100497455B1 (ko) 액티브 매트릭스형 표시 장치
US20060066550A1 (en) Electronic discharging control circuit and method thereof for lcd
KR100559216B1 (ko) 액정표시소자의 잔상제거회로
US7358949B2 (en) Liquid crystal display device pixel and drive circuit
JP2901429B2 (ja) 表示装置
JP3424302B2 (ja) 液晶表示装置
KR101232171B1 (ko) 쉬프트 레지스터
KR20110067819A (ko) 액정표시장치 및 그 구동 방법
KR100198549B1 (ko) 액정표시장치의 전하 방전장치
KR20160089727A (ko) 액정 표시 장치 및 그 구동 방법
KR200254412Y1 (ko) 액정표시소자
KR100640047B1 (ko) 액정표시소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 13

EXPY Expiration of term