KR100557925B1 - 리프레시 카운터 회로 - Google Patents

리프레시 카운터 회로 Download PDF

Info

Publication number
KR100557925B1
KR100557925B1 KR1019990025262A KR19990025262A KR100557925B1 KR 100557925 B1 KR100557925 B1 KR 100557925B1 KR 1019990025262 A KR1019990025262 A KR 1019990025262A KR 19990025262 A KR19990025262 A KR 19990025262A KR 100557925 B1 KR100557925 B1 KR 100557925B1
Authority
KR
South Korea
Prior art keywords
refresh
address
counter
gray
counter circuit
Prior art date
Application number
KR1019990025262A
Other languages
English (en)
Other versions
KR20010004570A (ko
Inventor
오윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025262A priority Critical patent/KR100557925B1/ko
Publication of KR20010004570A publication Critical patent/KR20010004570A/ko
Application granted granted Critical
Publication of KR100557925B1 publication Critical patent/KR100557925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 디램의 리프레시 동작시 사용되는 내부 어드레스를, 어드레스가 증가할 때마다 어드레스의 변화가 많은 바이너리 어드레스 대신에 1비트만 변화되는 그레이 어드레스를 사용함으로써 전류 소모를 줄일 수 있는 리프레시 카운터 회로에 관한 것이다. 이를 구현하기 위한 본 발명의 리프레시 카운터 회로는, 적어도, 리프레시 명령을 받아 리프레시 카운터의 동작을 제어하는 리프레시 제어수단을 포함하는 반도체 메모리 장치에 있어서, 상기 리프레시 제어수단의 출력 신호에 의해 어드레스 신호를 증가시켜주는 카운터 수단과, 상기 카운터 수단의 출력을 그레이 어드레스로 변환시켜 주는 그레이 디코딩 수단을 구비한 것을 특징으로 한다.
리프레시 카운터, 리플 카운터, 그레이 디코더, 배타적 OR 게이트

Description

리프레시 카운터 회로{Refresh counter circuit}
도 1은 일반적인 디램의 리프레쉬 관련 구성도
도 2는 본 발명에 의한 의한 리프레시 카운터 회로의 구성도
도 3은 도 2에 도시한 그레이 디코더 회로도
도 4a 내지 도 4d는 종래의 바이너리 카운터 회로 사용시 내부 어드레스의 동작 타이밍도
도 5a 내지 도 5d는 본 발명에 의한 그레이 카운터 회로 사용시 내부 어드레스의 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 메모리 셀 어레이 20 : 로오 디코더
30 : 센스 앰프 40 : 컬럼 디코더
50 : I/O 버퍼 60 : 스테이트 머신
70 : 리프레시 제어부 80 : 리프레시 카운터
82 : 리플 카운터 84 : 그레이 디코더
90 : 어드레스 레지스터
본 발명은 리프레시 카운터 회로에 관한 것으로, 보다 상세하게는 디램(DRAM)의 리프레시 동작시 사용되는 내부 어드레스를, 어드레스가 증가할 때마다 어드레스의 변화가 많은 바이너리(binary) 어드레스 대신에 1비트만 변화되는 그레이 어드레스를 사용함으로써 전류 소모를 줄인 리프레시 카운터 회로에 관한 것이다.
일반적으로, 디램(DRAM) 셀은 스위치 역할을 하는 1개의 NMOS형 트랜지스터와 전하(데이타)를 저장하는 1개의 커패시터로 구성된다. 메모리 셀 내의 커패시터에 전하의 유무에 따라, 즉 셀 커패시터의 단자 전압이 높은가 낮은가에 따라 2진 정보 "1" 또는 "0"이 대응된다. 2진 정보에 대응하는 전압을 메모리 셀에 인가하여 주면 라이트(write)가 진행되며, 커패시터의 전하의 유무가 전압의 고저로 변화되어 메모리 셀 외부로 검출하는 동작이 리드(read)이다. 데이타의 보관은 커패시터에 전하가 축적되어있는 것이므로 원리적으로는 전력의 소비가 없다.
그러나, MOS 트랜지스터의 PN 접합 등에 누설전류가 있어서 저장된 초기의 전하량이 소멸되게 되므로 데이타가 소실된다. 따라서 데이타를 잃어버리기 전에 메모리 셀의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 초기의 전하량으로 재충전해 주어야 한다. 이 동작을 주기적으로 반복해야 데이타의 기억이 유지된다.
이 주기는 커패시터의 공정과 구조에 밀접한 관련이 있다. 이러한 셀 전하의 재충전되는 과정을 리프레시 동작이라 부르며, 데이타의 보관이 리프레시 동작 의 반복이라는 다이나믹(dynamic)한 과정을 통해 이루어지므로 다이나믹 램(RAM)이라 불리운다.
리프레시 동작은 로오 어드레스만을 사용하여 워드 라인을 액티브시킨 뒤 센스 앰프를 활성화 시킴으로서 이루어 지는데 밖으로 데이타의 출입이 없이 센스 앰프만을 동작시킨다. 리프레시에는 칩의 동작중에 주기적으로 리프레시 명령을 받아서 다른 명령의 입력을 멈추고, 리프레시를 수행한 후에 다시 명령을 받아들이는 오토 리프레시와 칩이 대기상태에 있을때도 데이타의 손실을 막아주기 위해 주기적으로 데이타를 읽고 쓰는 동작을 하는 셀프 리프레시가 있는데 이때는 내부 타이머를 동작시켜 주기를 결정해 준다.
디램의 리프레시시 사용하는 로오 어드레스는 내부 어드레스를 사용하게 되는데 내부 어드레스로 종래에는 바이너리 어드레스를 사용했는데 바이너리 어드레스는 어드레스가 1번 증가할 때마다 적게는 1비트에서 많게는 어드레스이 모든 비트들이 변하게 되어 있어 어드레스 변화시 전류 소모는 그 만큼 많아진다.
그러나, 이와 같이 구성된 종래의 리프레시 카운터 회로에 있어서는, 디램의 리프레시 동작시 내부 어드레스로 바이너리 어드레스를 사용함으로써 바이너리 어드레스의 증가시 비트의 변화가 적게는 1비트에서 많게는 모든 어드레스 비트가 변하게 되어 어드레스 변화시의 전류 소모가 많아지는 문제점이 있었다.
이에, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 디램의 리프레시 동작시 내부 어드레스로 바이너리 어드레스를 사용하지 않고 그레이 어드레스를 사용하여 매번 어드레스 증가시에 항상 1비트만 변화하게 하여 어드레스 변화로 발생하는 전류의 소모를 줄인 리프레시 카운터 회로에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 리프레시 카운터 회로는,
적어도, 리프레시 명령을 받아 리프레시 카운터의 동작을 제어하는 리프레시 제어수단을 포함하는 반도체 메모리 장치에 있어서,
상기 리프레시 제어수단의 출력 신호에 의해 어드레스 신호를 증가시켜주는 카운터 수단과,
상기 카운터 수단의 출력을 그레이 어드레스로 변환시켜 주는 그레이 디코딩 수단을 구비한 것을 특징으로 한다.
상기 구성에 더하여, 상기 카운터 수단은 플립플럽(T 또는 JK 타입)을 사용하여 구현할 수 있으며, 상기 그레이 디코딩 수단은 상기 카운터 수단으로부터 출력된 어드레스 신호를 각각 2개씩 입력하여 내부 어드레스 신호로 만들어주는 배타적 OR 게이트(XOR)를 사용하여 구현할 수 있다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1은 일반적인 디램의 리프레쉬 관련 구성도로서, 메모리 셀 어레이(10)와 주변회로로 구성된다. 상기 메모리 셀 어레이(10)는 데이타를 저장하는 셀과 셀을 선택해 주는 워드 라인, 비트 라인이 있으며 셀 어레이 사이에 비트 라인과 연결된 센스 앰프들이 있다. 주변회로로는 어드레스 버퍼 및 커맨드 버퍼(도시하지 않음), I/O 버퍼(50), 로오 어드레스를 이용해 워드 라인을 선택하는 로오 디코더(20)와, 컬럼 어드레스를 이용해 비트 라인을 선택하는 컬럼 디코더(40)와, 리프레시 명령을 받아 리프레시 카운터(80)의 동작을 제어하는 리프레시 제어부(70)와, 외부 어드레스와 리프레시 카운터(8)로 부터의 내부 어드레스를 받아 상기 로오 디코더(20) 및 컬럼 디코더(40)의 동작을 제어하는 어드레스 레지스터(90)로 구성된다. 상기 리프레시 제어부(70)는 내부 어드레스를 발생시켜 주는 장치와 리프레시 주기를 결정해 주는 타이머 등으로 구성된다.
상기 구성에 의한 디램의 리프레시 관련 동작을 살펴보면 다음과 같다.
먼저, 리프레시 명령 신호가 들어오면 내부 로오 엑티브 신호가 발생하여 리프레시 카운터(80)가 생성한 내부 어드레스를 어드레스 레지스터(90)에 전달하고, 리프레시 제어부(70)로 리프레시 명령이 전달되고, 리프레시 제어부(70)에서 내부 어드레스를 한번 증가시키라는 'addinc' 신호를 만들어 준다. 이 'addinc' 신호를 입력으로 리프레시 카운터가 동작하여 내부 어드레스 신호를 만든다. 이때 만들어진 내부 어드레스는 다음 리프레시 때 사용된다.
상기 어드레스 레지스터(90)는 상기 내부 어드레스를 입력받아 로오 디코더(20)를 통해 전달되고, 로오 디코더(20)는 메모리 셀 어레이(10)의 해당 워드 라인을 액티브 시킴으로써 리프레시 동작이 이루어지도록 한다. 이때, 비트 라인은 액티브 되지 않고 센스 앰프(30)가 액티브되어 해당 워드 라인에 접속된 메모 리 셀로 리프레시 전압을 인가하게 된다.
도 2는 본 발명에 의한 의한 리프레시 카운터 회로(80)의 구성을 나타낸 것으로, 리프레시 제어부(70)의 출력 신호인 'addinc' 신호에 의해 어드레스 신호를 증가시켜주는 리플 카운터(82)와, 상기 리플 카운터(82)의 출력을 그레이 어드레스로 변환시켜 주는 그레이 디코더(84)로 구성되어 있다. 상기 'addinc' 신호는 리프레시 명령 신호에 의해 발생된 것으로, 내부 어드레스를 한번 증가시키라는 내부 명령 신호이다. 여기서, 상기 리플 카운터(82)로 그레이 카운터 회로 또는 플립플럽(T 또는 JK 타입)을 사용하여 구현할 수 있다.
상기 구성에서, 'addinc' 신호가 하이로 변화되면 상기 리플 카운터(82)는 이전의 값을 유지하고 있다가 'addinc' 신호가 로우로 변화될 때 반전되어 카운터를 1비트 증가시켜 준다.
도 3은 도 2에 도시한 그레이 디코더(84) 회로도로서, 상기 리플 카운터(82)로부터 출력된 어드레스 신호를 각각 2개씩 입력하여 내부 어드레스 신호로 만들어주는 배타적 OR 게이트(XOR)로 구성된다.
상기 그레이 디코더(84)의 동작은 어드레스의 다음 상위 비트와의 배타적 OR 게이트(XOR)에 의해 어드레스의 그레이 코드화가 이루어 진다.
도 4a 내지 도 4d는 종래의 바이너리 카운터 회로 사용시 내부 어드레스의 동작 타이밍도로서, 어드레스가 증가할 때마다 적게는 1비트에서 많게는 모든 비트가 변화하는 것을 알 수 있다.
도 5a 내지 도 5d는 본 발명에 의한 그레이 카운터 회로 사용시 내부 어드레 스의 동작 타이밍도로서, 어드레스가 증가되어도 1비트만 변화되는 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명의 리프레시 카운터 회로에 의하면, 디램(DRAM)의 리프레시 동작시 사용되는 내부 어드레스를, 종래에는 어드레스가 증가할 때마다 어드레스의 변화가 많은 바이너리 어드레스를 사용하므로서 전류 소모가 많던 것을, 본 발명에서는 어드레스의 증가시 1비트만 변화되는 그레이 어드레스를 사용함으로써 전류 소모를 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 적어도, 리프레시 명령을 받아 리프레시 카운터의 동작을 제어하는 리프레시 제어수단을 포함하는 반도체 메모리 장치에 있어서,
    상기 리프레시 제어수단의 출력 신호에 의해 어드레스 신호를 증가시켜주는 카운터 수단과,
    상기 카운터 수단의 출력을 그레이 어드레스로 변환시켜 주는 그레이 디코딩 수단을 구비한 것을 특징으로 하는 리프레시 카운터 회로.
  2. 제 1항에 있어서, 상기 카운터 수단은 플립플럽인 것을 특징으로 하는 리프레시 카운터 회로.
  3. 제 2항에 있어서, 상기 플립플럽은 T 타입인 것을 특징으로 하는 리프레시 카운터 회로.
  4. 제 2항에 있어서, 상기 플립플럽은 JK 타입인 것을 특징으로 하는 리프레시 카운터 회로.
  5. 제 1항에 있어서, 상기 그레이 디코딩 수단은 상기 카운터 수단으로부터 출력된 어드레스 신호를 각각 2개씩 입력하여 내부 어드레스 신호로 만들어주는 배타 적 OR 게이트(XOR)로 구성된 것을 특징으로 하는 리프레시 카운터 회로.
KR1019990025262A 1999-06-29 1999-06-29 리프레시 카운터 회로 KR100557925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025262A KR100557925B1 (ko) 1999-06-29 1999-06-29 리프레시 카운터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025262A KR100557925B1 (ko) 1999-06-29 1999-06-29 리프레시 카운터 회로

Publications (2)

Publication Number Publication Date
KR20010004570A KR20010004570A (ko) 2001-01-15
KR100557925B1 true KR100557925B1 (ko) 2006-03-10

Family

ID=19596878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025262A KR100557925B1 (ko) 1999-06-29 1999-06-29 리프레시 카운터 회로

Country Status (1)

Country Link
KR (1) KR100557925B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597551A (zh) * 2018-04-26 2018-09-28 上海交通大学 读密集型大数据处理的内存刷新方法和系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811615B1 (ko) 2012-04-24 2017-12-27 삼성전자주식회사 이진-그레이 변환 회로 및 이를 포함하는 그레이 코드 카운터
ES2804060T3 (es) 2012-04-27 2021-02-02 Stichting Vu Protección de materiales por compuestos a base de esfingosina
KR102223007B1 (ko) 2014-07-28 2021-03-04 삼성전자주식회사 반도체 메모리 장치, 이의 리프레쉬 방법 및 반도체 메모리 장치의 리프레쉬 카운터
CN109698001B (zh) * 2017-10-24 2023-10-27 长鑫存储技术有限公司 刷新计数器电路和方法、刷新计数器及存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597551A (zh) * 2018-04-26 2018-09-28 上海交通大学 读密集型大数据处理的内存刷新方法和系统

Also Published As

Publication number Publication date
KR20010004570A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US10971207B2 (en) Semiconductor memory device
US7184362B2 (en) Page access circuit of semiconductor memory device
US5007022A (en) Two-port two-transistor DRAM
US4422160A (en) Memory device
JP2009009702A (ja) 半導体記憶装置
KR20000032290A (ko) 멀티-뱅크 구조를 가지는 반도체 메모리 장치
US5696721A (en) Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
US5455795A (en) Semiconductor memory device
US6404690B2 (en) Refresh drive circuit for a DRAM
US4564925A (en) Semiconductor memory
US5291452A (en) Sensing amplifier circuit for data readout from a semiconductor memory device
KR100557925B1 (ko) 리프레시 카운터 회로
US6570802B2 (en) Semiconductor memory device
US6639862B2 (en) Semiconductor memory with refresh and method for operating the semiconductor memory
JPH028399B2 (ko)
US4870620A (en) Dynamic random access memory device with internal refresh
JP2546161B2 (ja) ダイナミック型メモリ装置
JPH08297969A (ja) ダイナミック型半導体記憶装置
KR20050069453A (ko) 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법
KR100397901B1 (ko) 반도체 기억 장치
KR100535070B1 (ko) 리프레쉬 제어 장치
US20230267984A1 (en) Memory and operation method of the same
JPH11328952A (ja) 半導体集積回路装置
US6285617B1 (en) Semiconductor memory device preventing malfunction during refresh operation even when noise is superimposed on control signal
US20020001218A1 (en) Semiconductor memory device enabling selective production of different semiconductor memory devices operating at different external power-supply voltages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee