KR100557920B1 - 반도체 메모리 소자의 제조방법 - Google Patents

반도체 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR100557920B1
KR100557920B1 KR1019990023413A KR19990023413A KR100557920B1 KR 100557920 B1 KR100557920 B1 KR 100557920B1 KR 1019990023413 A KR1019990023413 A KR 1019990023413A KR 19990023413 A KR19990023413 A KR 19990023413A KR 100557920 B1 KR100557920 B1 KR 100557920B1
Authority
KR
South Korea
Prior art keywords
region
memory device
silicon substrate
semiconductor memory
manufacturing
Prior art date
Application number
KR1019990023413A
Other languages
English (en)
Other versions
KR20010003208A (ko
Inventor
이병석
김일욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990023413A priority Critical patent/KR100557920B1/ko
Publication of KR20010003208A publication Critical patent/KR20010003208A/ko
Application granted granted Critical
Publication of KR100557920B1 publication Critical patent/KR100557920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 리프레쉬 특성을 향상시키기 위한 반도체 메모리 소자의 제조방법에 관한 것이다. 본 발명의 반도체 메모리 소자의 제조방법은, 메모리 소자의 리프레쉬 특성을 향상시키기 위한 반도체 소자의 제조방법에 있어서, 실리콘 기판에 형성된 접합영역을 노출시키기 위한 모든 식각 단계 후에, 노출된 접합영역에 발생된 결함이 회복되도록, 상기 실리콘 기판을 수소 이온을 함유한 가스를 사용하여 플라즈마 열처리하는 것을 특징으로 한다.

Description

반도체 메모리 소자의 제조방법{Method of manufacturing semiconductor memory device}
도 1a 내지 도 1c는 종래 기술에 따른 리프레쉬 특성 향상방법은 설명하기 위한 도면.
도 2a 내지 도 2c는 리프레쉬 특성을 향상시키기 위한 본 발명의 실시예에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
21 : 실리콘 기판 22 : 소자분리막
23 : 게이트 전극 24a : 소오스 영역
24b : 드레인 영역 25 : 제1절연막
26 : 제2절연막 27 : 비트라인
28 : 제3절연막 29 : 스토리지 노드 콘택홀
P : 수소 이온 이동 경로
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히, 리프레쉬 특성을 향상시키기 위한 반도체 메모리 소자의 제조방법에 관한 것이다.
반도체 메모리 소자의 고집적화가 진행됨에 따라, 콘택 사이즈 및 패턴 사이즈가 축소되고 있음은 주지의 사실이다. 그런데, 이 경우에는 캐패시터 용량도 함께 감소되기 때문에, 메모리 소자에서의 리프레쉬(refresh) 특성은 매우 취약해진다. 따라서, 메모리 소자를 제조함에 있어서, 캐패시터 용량을 증가시키는 것은 매우 중요하며, 아울러, 리프레쉬 특성을 향상시키는 것도 매우 중요하다.
한편, 메모리 소자에서의 리프레쉬 특성을 향상시키기 위하여, 종래에는 공지된 반도체 제조 공정이 모두 완료된 후에, 예컨데, 전극 패드 및 손상된 부분에 대한 리페어 공정이 완료된 후에, 실리콘 기판을 질소(N2) 분위기에서 어닐링시키는 방법이 제안되었다.
이 방법은, 평탄화막으로 이용되는 SOG(Spin On Glass)막이나, 또는, 보호막에 존재하는 수소 이온이 질소 분위기에서 열처리를 수행하는 것에 의해 실리콘 기판까지 확산되도록하여, 이러한 수소 이온에 의해 실리콘 기판에 존재하는 데미지 및 실리콘 격자들의 어느 특정 선을 중심으로 뒤틀리게 되는 전위(dislocation)와 같은 결함을 회복(recovery)시킴으로써, 결과적으로, 메모리 소자의 리프레쉬 특성이 개선되도록 하는 방법이다.
자세하게, 도 1a 내지 도 1c는 종래 기술에 따른 리프레쉬 특성 향상방법을 설명하기 위한 도면으로서, 이를 참조하여 그 방법을 설명하도록 한다. 여기서, 도면부호 1은 실리콘 기판, 2는 필드산화막, 3은 게이트 전극용 제1폴리실리콘막, 4 는 접합영역, 5는 비도핑된 제1절연막, 6은 도핑된 제2절연막, 7은 비트라인용 제1폴리실리콘막, 8은 제3절연막, 9는 스토리지 노드 전극용 제3폴리실리콘막, 10은 플레이트 전극용 제4폴리실리콘막, 11은 제4절연막, 12는 제1금속배선, 13은 제5절연막, 14는 평탄화막인 SOG막, 15는 제6절연막, 16은 제2금속배선, 17은 소자 내부를 보호하기 위한 보호막, 18은 조립 공정시에 완충 역할을 하는 폴리이미드막이다.
먼저, 도 1a는 공지된 공정에 따라 제조된 반도체 소자를 도시한 단면도로서, 도시된 바와 같이, 셀 영역에서 스토리지 노드 전극용 제3폴리실리콘막(9)이 콘택된 접합영역 부분(도면에서 각각 A 및 B로 표시됨)에 데미지 및 전위가 존재함을 볼 수 있다.
도 1b는 접합영역 부분에 발생된 데미지 및 전위를 제거하기 위하여, 상기한 실리콘 기판에 대해서 질소 분위기에서 열처리를 수행할 경우에 일어나는 수소의 이동 경로를 보여주는 도면으로서, 도시된 바와 같이, 질소 분위기에서의 열처리 동안에, SOG막(14) 및 보호막(17)에 존재하는 수소 이온(H+)은 실리콘 기판(1)까지 확산된다.
도 1c는 상기한 열처리 공정의 결과를 보여주는 도면으로서, 도시된 바와 같이, 상기한 질소 분위기 하에서의 열처리에 의해 스토리지 노드 전극용 제3폴리실리콘막(9)이 콘택된 접합영역 부분(A′)에서의 데미지 및 전위와 같은 결함은 회복된다. 따라서, 이러한 소자에서의 리프레쉬 특성은 향상된다.
그러나, 상기와 같은 종래의 리프레쉬 특성 향상방법은 다음과 같은 문제점이 있다.
먼저, 질소 분위기에서의 열처리 공정에 의해, SOG막 및 보호막에 존재하는 수소 이온들은 실리콘 기판으로 확산되기는 하지만, 상기 실리콘 기판에 도달하기 전에, 제1 및 제2금속배선의 형성시에 베리어 금속막으로서 함께 형성되는 티타늄 금속막의 티타늄과 반응됨으로써, 실리콘 기판으로 확산되는 전체적인 수소 이온 농도는 감소하게 되고, 이에 따라, 실리콘 기판에 발생된 데미지 및 전위의 회복이 원하는 정도까지 이루어지지 못하는 문제점이 있다.
또한, 스토리지 노드 전극용 제3폴리실리콘막은 수소 이온의 이동 경로를 방해하는 블로킹 레이어(Blocking Layer)로서 작용하기 때문에, 수소 이온은 셀 영역으로 충분한 양 만큼이 확산되지 못하게 되고, 이에 따라, 데미지 및 전위와 같은 결함이 발생된 접합영역 부분들 중, 도 1c에 도시된 바와 같이, 주변 영역에 인접된 접합영역 부분(A′)에서의 결함은 회복되지만, 주변 영역과 떨어진 접합영역 부분(B)에서의 결함은 회복되지 않기 때문에, 결과적으로, 모든 셀 영역에 배치된 모든 셀들에서의 리프레쉬 특성을 균일하게 향상시킬 수 없는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 제조 공정이 완료된 후에 질소 분위기의 열처리를 수행하는 방법 대신에, 소오스 영역 또는 드레인 영역을 노출시키는 식각 공정을 수행한 후에, 노출된 영역에서의 결함이 회복되도록, 수소 이온을 함유한 가스로 어닐링을 해줌으로써, 모든 셀들에 대해서 리프레쉬 특성을 균일하게 향상시킬 수 있는 반도체 메모리 소자의 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 메모리 소자의 제조방법은, 메모리 소자의 리프레쉬 특성을 향상시키기 위한 반도체 소자의 제조방법에 있어서, 실리콘 기판에 형성된 접합영역을 노출시키기 위한 모든 식각 단계 후 노출된 접합영역에 발생된 결함이 회복되도록 상기 실리콘 기판을 수소 이온을 함유한 가스를 사용하여 인-시튜 방식으로 플라즈마 열처리하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 반도체 메모리 소자의 제조방법은, 소자분리막들이 형성되고, 상기 소자분리막 및 상기 소자분리막에 의해 한정된 소자 영역 상에는 게이트 전극이 형성되며, 상기 소자 영역 상에 형성된 게이트 전극 양측 부분에는 소오스 영역과 드레인 영역이 형성되어 있는 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 하층 구조물을 따라 증착되는 제1절연막과, 상기 제1절연막 상에 배치되어 표면 평탄화를 갖는 제2절연막을 차례로 형성하는 단계; 상기 드레인 영역이 노출되도록, 상기 제2 및 제1절연막을 국부적으로 식각하는 단계; 상기 제2절연막 상에 상기 드레인 영역과 콘택되는 비트라인을 형성하는 단계; 상기 결과물의 상부에 제3절연막을 형성하는 단계; 상기 소오스 영역이 노출되도록, 상기 제3절연막, 제2절연막 및 제1절연막을 국부적으로 식각하는 단계; 및 상기 제3절연막 상에 상기 소오스 영역과 콘택되는 스토리지 노드 전극을 형성하는 단계를 포함하여 이루어지는 반도체 메모리 소자의 제조방법에 있어서, 상기 드레인 영역 및 소오스 영역을 노출시키기 위한 각각의 식각 공정을 수행한 후 노출된 영역에서의 결함이 회복되도록 상기 실리콘 기판을 수소 이온을 함유하는 가스를 사용하여 인-시튜 방식으로 플라즈마 열처리하는 것을 특징으로 한다.
본 발명에 따르면, 접합영역을 노출시키기 위한 식각 공정 후에, 상기 식각 공정시에 접합영역에 발생되는 데미지 및 전위와 같은 결함이 회복되도록 실리콘 기판에 대하여 수소 이온을 함유한 가스로 플라즈마 열처리를 수행하기 때문에, 셀 영역에 배치된 모든 셀들에서의 결함을 회복시킬 수 있으며, 이에 따라, 모든 셀들에서의 리프레쉬 특성을 향상시킬 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 리프레쉬 특성을 향상시키기 위한 반도체 메모리 소자의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a는 공지된 제조 공정에 따라 스토리지 노드 콘택홀이 형성된 상태를 보여주는 도면으로서, 이를 설명하면 다음과 같다. 우선, 실리콘 기판(21) 상에 소자 영역을 한정하는 소자분리막들(22)을 형성한 상태에서, 소자 영역 및 상기 소자분리막(22) 상에 측벽 스페이서를 갖는 게이트 전극들(23)을 형성한다. 그런다음, 소자 영역 상에 형성된 게이트 전극(23) 양측의 실리콘 기판(21) 부분에 소정 도전형의 불순물을 이온주입하여 소오스 영역(24a) 및 드레인 영역(24b)을 형성하고, 이어서, 결과물의 상부에 하층 구조물을 따라 증착되는 제1절연막(25)과, 상기 제1절연막(25) 상에 배치됨과 동시에 표면 평탄화를 갖는 제2절연막(26)을 차례로 형성한다.
그리고나서, 상기 제2절연막(26)과 제1절연막(25)을 국부적으로 식각하여 드레인 영역(24b)을 노출시키고, 이어서, 폴리실리콘막의 증착 및 식각 공정을 통해 상기 제2절연막(26) 상에 드레인 영역(24b)과 콘택되는 비트라인(27)을 형성한다.
이후, 상기 결과물의 상부에 표면 평탄화를 갖는 제3절연막(28)을 형성하고, 이어서, 상기 제3절연막(28)과 그 하부의 제2 및 제1절연막(26, 25)을 국부적으로 식각하여, 소오스 영역(24a)을 노출시키는 스토리지 노드 콘택홀(29)을 형성한다. 이때, 스토리지 노드 콘택홀(29)을 형성하기 위한 식각 과정에서, 노출된 소오스 영역(24a)에는 데미지 및 전위와 같은 결함이 발생하게 된다.
도 2b는 상기한 식각 과정에서 발생된 소오스 영역에서의 결함을 회복시키기 위한 열처리 과정을 보여주는 도면이다. 본 발명의 실시예에서는 소오스 영역에 발생된 결함을 회복시키기 위하여, 실리콘 기판(21)을 수소 이온(H+)을 함유한 가스, 예컨데, H2 또는 NH3 가스를 사용하여 플라즈마 열처리한다. 여기서, 도면부호 P는 수소 이온의 이동 경로를 나타낸다.
도 2c는 상기한 플라즈마 열처리의 결과를 보여주는 도면으로서, 도시된 바와 같이, 실리콘 기판(21)에 대하여 수소 이온을 함유한 가스로 플라즈마 열처리를 수행하게 되면, 셀 영역에 배치된 모든 소오스 영역(24a)에서 발생되었던 데미지 및 전위와 같은 결함은 회복된다. 따라서, 셀 영역에 배치된 모든 소오스 영역에서의 결함을 회복시킬 수 있기 때문에, 모든 셀들에서의 리프레쉬 특성을 균일하게 향상시킬 수 있다.
그러므로, 본 발명의 방법을 이용할 경우, 반도체 메모리 소자의 제조 공정 중에, 소오스 영역에 발생된 결함을 모두 회복시킬 수 있기 때문에, 제조 공정이 완료된 후에 별도의 열처리 공정을 수행하지 않아도 된다. 또한, 셀 영역에 배치된 소오스 영역 모두에서의 결함을 회복시킬 수 있기 때문에, 종래 보다도 우수한 리프레쉬 특성을 얻을 수 있게 된다.
한편, 본 발명의 실시예에서는, 하나의 실시예로서 소오스 영역에 대한 열처리 공정에 대해서만 도시하고 설명하였지만, 비트라인 콘택홀을 형성하기 위하여, 제2 및 제1절연막을 식각한 후에도, 실리콘 기판에 대해서 수소 이온을 함유한 가스로 플라즈마 열처리를 수행하여 드레인 영역에 발생된 결함을 회복시킴으로써, 메모리 소자의 리프레쉬 특성이 더욱 향상되도록 한다.
이상에서와 같이, 본 발명은 접합영역을 노출시키는 각 식각 공정을 수행한 후에, 수소 이온을 함유한 가스로 플라즈마 열처리를 수행함으로써, 셀 영역에 배치된 모든 접합영역에서의 결함을 회복시킬 수 있다.
따라서, 모든 셀들에서의 리프레쉬 특성을 균일하게 향상시킬 수 있기 때문에, 메모리 소자의 리프레쉬 특성을 향상시킬 수 있고, 결과적으로, 반도체 메모리 소자의 특성 및 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 메모리 소자의 리프레쉬 특성을 향상시키기 위한 반도체 메모리 소자의 제조방법에 있어서,
    실리콘 기판에 형성된 접합영역을 노출시키기 위한 모든 식각 단계 후 노출된 접합영역에 발생된 결함이 회복되도록 상기 실리콘 기판을 수소 이온을 함유한 가스를 사용하여 인-시튜 방식으로 플라즈마 열처리하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 플라즈마 열처리 단계는 H2 또는 NH3 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  3. 삭제
  4. 소자분리막들이 형성되고, 상기 소자분리막 및 상기 소자분리막에 의해 한정된 소자 영역 상에는 게이트 전극이 형성되며, 상기 소자 영역 상에 형성된 게이트 전극 양측 부분에는 소오스 영역과 드레인 영역이 형성되어 있는 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 하층 구조물을 따라 증착되는 제1절연막과, 상기 제1절연막 상에 배치되어 표면 평탄화를 갖는 제2절연막을 차례로 형성하는 단계; 상기 드레인 영역이 노출되도록, 상기 제2 및 제1절연막을 국부적으로 식각하는 단계; 상기 제2절연막 상에 상기 드레인 영역과 콘택되는 비트라인을 형성하는 단계; 상기 결과물의 상부에 제3절연막을 형성하는 단계; 상기 소오스 영역이 노출되도록, 상기 제3절연막, 제2절연막 및 제1절연막을 국부적으로 식각하는 단계; 및 상기 제3절연막 상에 상기 소오스 영역과 콘택되는 스토리지 노드 전극을 형성하는 단계를 포함하여 이루어지는 반도체 메모리 소자의 제조방법에 있어서,
    상기 드레인 영역 및 소오스 영역을 노출시키기 위한 각각의 식각 공정을 수행한 후 노출된 영역에서의 결함이 회복되도록 상기 실리콘 기판을 수소 이온을 함유하는 가스를 사용하여 인-시튜 방식으로 플라즈마 열처리하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 플라즈마 열처리 단계는 H2 또는 NH3 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  6. 삭제
KR1019990023413A 1999-06-22 1999-06-22 반도체 메모리 소자의 제조방법 KR100557920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023413A KR100557920B1 (ko) 1999-06-22 1999-06-22 반도체 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023413A KR100557920B1 (ko) 1999-06-22 1999-06-22 반도체 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010003208A KR20010003208A (ko) 2001-01-15
KR100557920B1 true KR100557920B1 (ko) 2006-03-10

Family

ID=19594090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023413A KR100557920B1 (ko) 1999-06-22 1999-06-22 반도체 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100557920B1 (ko)

Also Published As

Publication number Publication date
KR20010003208A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6541823B1 (en) Semiconductor device including multiple field effect transistors and manufacturing method thereof
US6930351B2 (en) Semiconductor device with dummy gate electrode
US4335505A (en) Method of manufacturing semiconductor memory device having memory cell elements composed of a transistor and a capacitor
JPH1032313A (ja) 半導体装置とその製造方法
JPH07273224A (ja) 半導体装置の製造方法
JP2008108761A (ja) ダイナミックランダムアクセスメモリの製造方法
KR100557920B1 (ko) 반도체 메모리 소자의 제조방법
US6828188B2 (en) Semiconductor device with high- and low-density regions of transistor elements on single semiconductor substrate, and method of manufacturing such semiconductor device
KR100309799B1 (ko) 반도체 소자의 제조방법
US20030040152A1 (en) Method of fabricating a NROM cell to prevent charging
US6849526B2 (en) Method of improving device resistance
JPH04315476A (ja) 酸化膜中のトラップ密度低減方法、及び半導体装置の製造方法
US20020177304A1 (en) Semiconductor device and method of manufacturing the same
US6436761B1 (en) Method for manufacturing semiconductor memory devices
US20050048763A1 (en) Method for preventing contact defects in interlayer dielectric layer
US6716715B2 (en) Dram bit lines
KR100461791B1 (ko) 반도체 소자의 제조 방법
KR100351895B1 (ko) 반도체 소자의 비트라인 형성방법
KR20050010677A (ko) 반도체 메모리 소자의 제조방법
KR100418090B1 (ko) 반도체 소자의 제조 방법
KR100598989B1 (ko) 반도체 소자의 랜딩플러그 콘택 형성 방법
KR100598331B1 (ko) 복합 반도체 소자 및 그 제조방법
JPH05218440A (ja) 不揮発性半導体記憶装置の製造方法
JPH01238026A (ja) 半導体装置の製造方法
KR19990005489A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee