KR100555483B1 - Method of manufacturing capacitor including hydrogen annealing process for semiconductor device - Google Patents

Method of manufacturing capacitor including hydrogen annealing process for semiconductor device Download PDF

Info

Publication number
KR100555483B1
KR100555483B1 KR1019990037311A KR19990037311A KR100555483B1 KR 100555483 B1 KR100555483 B1 KR 100555483B1 KR 1019990037311 A KR1019990037311 A KR 1019990037311A KR 19990037311 A KR19990037311 A KR 19990037311A KR 100555483 B1 KR100555483 B1 KR 100555483B1
Authority
KR
South Korea
Prior art keywords
heat treatment
dielectric film
semiconductor device
lower electrode
dielectric
Prior art date
Application number
KR1019990037311A
Other languages
Korean (ko)
Other versions
KR20010026123A (en
Inventor
김완돈
유차영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990037311A priority Critical patent/KR100555483B1/en
Publication of KR20010026123A publication Critical patent/KR20010026123A/en
Application granted granted Critical
Publication of KR100555483B1 publication Critical patent/KR100555483B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

수소 열처리를 포함하는 반도체 장치의 커패시터 제조 방법을 개시한다. 본 발명의 일 관점은, 반도체 기판 상에 하부 전극을 형성한다. 하부 전극 상에 고유전율 물질로 유전막을 형성한다. 유전막 상에 상부 전극을 형성한다. 이때, 상부 전극을 형성하기 전이나 후에, 유전막을 결정화시키기 위해서 수소를 포함하는 분위기를 사용하여 유전막을 열처리한다. Disclosed is a method of manufacturing a capacitor of a semiconductor device including hydrogen heat treatment. One aspect of the present invention is to form a lower electrode on a semiconductor substrate. A dielectric film is formed of a high dielectric constant material on the lower electrode. An upper electrode is formed on the dielectric film. At this time, before or after forming the upper electrode, the dielectric film is heat-treated using an atmosphere containing hydrogen in order to crystallize the dielectric film.

Description

수소 열처리를 포함하는 반도체 장치의 커패시터 제조 방법{Method of manufacturing capacitor including hydrogen annealing process for semiconductor device}Method of manufacturing capacitor including hydrogen annealing process for semiconductor device

도 1은 종래의 반도체 장치의 게이트 구조 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다. 1 is a schematic cross-sectional view for explaining a gate structure manufacturing method of a conventional semiconductor device.

도 2 및 도 3은 본 발명의 제1실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도 및 공정 흐름도이다. 2 and 3 are schematic cross-sectional views and a process flowchart for explaining a capacitor manufacturing method of a semiconductor device according to a first embodiment of the present invention.

도 3은 여러 가지 조건의 열처리에 따른 유전막의 등가 산화막 두께를 도시한 그래프이다. 3 is a graph showing an equivalent oxide film thickness of a dielectric film according to heat treatment under various conditions.

도 4는 본 발명의 제2실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 4 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a second embodiment of the present invention.

도 5는 본 발명의 제3실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 5 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a third embodiment of the present invention.

도 6은 본 발명의 제4실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 6 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a fourth embodiment of the present invention.

도 7은 본 발명의 제5실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 7 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a fifth embodiment of the present invention.

본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 수소 열처리(hydrogen annealing)를 수행하여 고유전율의 유전막을 채용하는 커패시터(capacitor)를 제조하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a capacitor employing a high dielectric constant dielectric film by performing hydrogen annealing.

반도체 장치의 고집적화에 따라 커패시터의 유효 단면적이 작아지고 있어, 반도체 장치의 동작에 요구되는 정전 용량을 얻기가 어려워지고 있다. 이에 따라, 커패시터의 정전 용량을 증대시키기 위한 여러 방안이 제시되고 있다. 예를 들어, 유전막으로 페로브스카이트(perovskite) 구조의 고유전율 물질을 유전막으로 이용하거나, 오산화 이탄탈륨(Ta2O5)과 같은 유전 물질을 유전막으로 이용하려는 시도가 제시되고 있다. With the higher integration of semiconductor devices, the effective cross-sectional area of a capacitor is decreasing, and it is difficult to obtain the capacitance required for the operation of the semiconductor device. Accordingly, various methods for increasing the capacitance of the capacitor have been proposed. For example, attempts have been made to use a high-permittivity material having a perovskite structure as the dielectric film, or to use a dielectric material such as tantalum pentoxide (Ta 2 O 5 ) as the dielectric film.

이러한 고유전율 물질을 유전막으로 채용할 경우에, 전극 물질의 개선이 요구된다. 예를 들어, 백금(Pt) 등과 같은 귀금속 물질 또는 백금 산화물(PtO) 등과 전도성 산화물을 전극 물질로 이용하는 것이 요구되고 있다. 그리고, 이러한 전극 물질로 형성된 하부 전극과 하부의 도전성 플러그(plug) 등과의 접착성 또는 확산 방지 등을 도모하기 위해서는, 하부 전극의 하부에 장벽막 등이 도입되어야 한다. When such a high dielectric constant material is employed as the dielectric film, improvement of the electrode material is required. For example, it is required to use a noble metal material such as platinum (Pt) or a conductive oxide such as platinum oxide (PtO) or the like as an electrode material. In order to prevent adhesion or diffusion between the lower electrode formed of the electrode material and the lower conductive plug and the like, a barrier film or the like must be introduced under the lower electrode.

이러한 장벽막은 상기한 유전막의 결정성 등을 향상시키기 위해서 수행되는 열처리 단계에서 산화될 수 있다. 유전막은 증착된 초기 상태에서 충분히 결정화되지 못한 상태이므로, 보다 높은 유전 특성을 위해서 결정성의 향상이 요구된다. 이 를 위해서, 산소 또는 질소가 포함된 분위기에서 대략 600℃ 이상의 고온 열처리가 후속 공정으로 수행되어야 한다. The barrier film may be oxidized in a heat treatment step performed to improve the crystallinity of the dielectric film. Since the dielectric film is not sufficiently crystallized in the initial state of deposition, an improvement in crystallinity is required for higher dielectric properties. To this end, a high temperature heat treatment of about 600 ° C. or higher in an atmosphere containing oxygen or nitrogen should be carried out in a subsequent process.

그러나, 이러한 고온 열처리는 하부 전극의 하부에 증착된 장벽막을 산화시킬 수 있으며, 또한, 장벽막 하부의 도전성 플러그 등을 산화시킬 수 있다. 이와 같은 산화는 접촉 저항의 증가 또는 도전성 플러그와의 전기적인 단락을 유기할 수 있다. 또한, 상기한 고온 열처리는 유전막 또는 하부 및 상부 전극을 이루는 각 층들 간의 열적 스트레스(thermal stress) 변화를 크게 야기할 수 있다. 이에 따라, 각 층들 간의 열적 스트레스 차이에 기인하는 스트레스 손상(stress damage)을 발생시키거나, 유전막의 손상 또는 전극의 힐록(hillock) 또는 원자 이동(migration) 등과 같은 불량을 발생시킬 수 있다. 이러한 불량은 반도체 장치의 특성을 크게 열화시킬 수 있다. However, such high temperature heat treatment can oxidize the barrier film deposited under the lower electrode, and also oxidize the conductive plug and the like under the barrier film. Such oxidation can lead to an increase in contact resistance or an electrical short with the conductive plug. In addition, the high temperature heat treatment may cause a large change in thermal stress between the dielectric layers or the layers forming the lower and upper electrodes. Accordingly, stress damage due to the difference in thermal stress between the layers may be generated, or defects such as damage of the dielectric film or hillock or atom migration of the electrode may be generated. Such defects can greatly deteriorate the characteristics of the semiconductor device.

본 발명이 이루고자 하는 기술적 과제는, 유전막의 결정성 향상을 위해서 도입되는 후속 열처리 공정을 보다 낮은 온도로 수행할 수 있어, 장벽막 등의 산화를 방지하여 접촉 저항의 증가를 방지하고, 열적 스트레스에 기인하는 각 층들의 스트레스 손상 또는 전극 손상을 억제하며, 유전막의 유전 특성을 향상시킬 수 있는 반도체 장치의 커패시터 제조 방법을 제공하는 데 있다. The technical problem to be achieved by the present invention is to perform a subsequent heat treatment process introduced to improve the crystallinity of the dielectric film at a lower temperature, to prevent oxidation of the barrier film or the like to prevent an increase in contact resistance and to prevent thermal stress. The present invention provides a method of manufacturing a capacitor of a semiconductor device that can suppress stress damage or electrode damage caused by respective layers and improve dielectric properties of a dielectric film.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 하부 전극을 형성한다. 상기 하부 전극 상에 고유전율 물질로 유전막을 형성한 다. 상기 유전막을 수소를 포함하는 분위기를 사용하여 제1열처리한다. 상기 유전막 상에 상부 전극을 형성한다. One aspect of the present invention for achieving the above technical problem is to form a lower electrode on a semiconductor substrate. A dielectric film is formed on the lower electrode using a high dielectric constant material. The dielectric film is first heat treated using an atmosphere containing hydrogen. An upper electrode is formed on the dielectric layer.

상기 제1열처리하는 단계 이후에, 상기 제1열처리된 상기 유전막을 산소 또는 질소를 포함하는 분위기를 사용하여 제2열처리를 더 수행할 수 있다. 그리고, 상기 제1열처리하는 단계는 대략 300℃ 내지 600℃의 온도 조건으로 수행된다. After the first heat treatment, the second heat treatment may be further performed on the first heat treated dielectric layer using an atmosphere containing oxygen or nitrogen. In addition, the first heat treatment may be performed under a temperature condition of about 300 ° C. to 600 ° C.

본 발명에 따르면, 후속 열처리 공정을 대략 300℃ 내지 600℃ 정도의 저온에서 수행하여 유전막의 유전 특성을 향상시킬 수 있다. 이에 따라, 장벽막의 산화 또는 접촉 저항의 증가 등을 억제할 수 있다. 열적 스트레스에 기인하는 각 층들의 스트레스 손상 또는 전극 손상을 억제하며, 또한, 열적 스트레스에 의한 유전막 손상을 억제할 수 있다. According to the present invention, a subsequent heat treatment process may be performed at a low temperature of about 300 ° C. to 600 ° C. to improve the dielectric properties of the dielectric film. Thereby, oxidation of a barrier film, increase of contact resistance, etc. can be suppressed. It is possible to suppress stress damage or electrode damage of each layer due to thermal stress, and also to suppress dielectric film damage caused by thermal stress.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 막이 개재되어질 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, when a film is described as "on" another film or semiconductor substrate, the film may be present in direct contact with the other film or semiconductor substrate, or a third film may be interposed therebetween. have.

도 1 및 도 2는 각각 본 발명의 제1실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도 및 공정 흐름도이다.1 and 2 are schematic cross-sectional views and a process flowchart for explaining a capacitor manufacturing method of a semiconductor device according to a first embodiment of the present invention, respectively.

구체적으로, 트랜지스터(도시되지 않음) 등이 형성된 반도체 기판(도시되지 않음) 사이에 층간 절연막(도시되지 않음) 등을 개재하여 하부 전극(10)을 형성한다(도 2의 210). 이러한 하부 전극(10)은 반도체 기판의 활성 영역 등과 전기적으로 연결된다. 또한, 하부 전극(10)의 하부에는 장벽막(도시되지 않음) 등이 도입되어, 하부 전극(10)과 하부 막질 간의 접착성 등을 개선하고 물질의 확산 또는 이동을 억제하는 역할을 할 수 있다. Specifically, the lower electrode 10 is formed between interlayer insulating films (not shown) and the like between semiconductor substrates (not shown) on which transistors (not shown) and the like are formed (210 in FIG. 2). The lower electrode 10 is electrically connected to the active region of the semiconductor substrate. In addition, a barrier film (not shown) may be introduced under the lower electrode 10 to improve adhesion between the lower electrode 10 and the lower film quality, and may serve to suppress diffusion or movement of materials. .

하부 전극(10)은 도전 물질을 증착하고 패터닝하여 일정한 형상, 예컨대, 스택 구조(stack structure) 또는 매몰 콘택 구조(buried contact structure) 등의 형상을 가지도록 형성할 수 있다. 이러한 도전 물질로는 금속 물질 또는 금속 산화물 등을 이용할 수 있다. 예컨대, Pt, Ru 또는 Ir 등과 같은 백금족 귀금속 물질을 이용하거나, 이러한 백금족 귀금속 물질에 산소를 도핑하여 이루어지는 PtO, RuO2 또는 IrO2 등과 같은 전도성 산화물 등을 이용할 수 있다. (La,Sr)Co 또는 BaSrRuO3, SrRuO3 등과 같은 페로브스카이트 구조를 가지는 전도성 산화물들을 이용할 수 있다. 또한, 이러한 도전 물질로 Ti, TiN, TiAlN 또는 TiSiN 등과 같은 Ti를 포함하는 물질과 Ta, TaN, TaSiN 또는 TiAlN 등과 같은 Ta를 포함하는 물질 또는 W 또는 WN 등과 같은 W를 포함하는 물질 등을 이용할 수 있다. The lower electrode 10 may be formed to have a shape such as a stack structure or a buried contact structure by depositing and patterning a conductive material. As the conductive material, a metal material or a metal oxide may be used. For example, a platinum group precious metal material such as Pt, Ru, Ir, or the like may be used, or a conductive oxide such as PtO, RuO 2 , IrO 2 , etc. may be used by doping oxygen into the platinum group precious metal material. (La, Sr) may utilize page lobe conductive oxide having a tree structure, such as sky or Co BaSrRuO 3, SrRuO 3. In addition, as the conductive material, a material containing Ti, such as Ti, TiN, TiAlN, or TiSiN, and a material containing Ta, such as Ta, TaN, TaSiN, or TiAlN, or a material containing W, such as W or WN, may be used. have.

이러한 도전 물질은 각각의 특성에 따라 다른 방법들로 반도체 기판 상에 증 착될 수 있다. 예를 들어, 물리적 기상 증착(PVD;Physical Vapour Deposition), 화학적 기상 증착(CVD;Chemical Vapour Deposition), 유기 분자 증착(MOD;Molecular Organic Deposition) 또는 원자층 증착(ALD;Atomic Layered Deposition) 등으로 증착할 수 있으며, 전기 도금법 등을 이용할 수도 있다. Such a conductive material may be deposited on the semiconductor substrate in different ways depending on the respective characteristics. For example, physical vapor deposition (PVD), chemical vapor deposition (CVD), organic molecular deposition (MOD), or atomic layer deposition (ALD), etc. The electroplating method etc. can also be used.

이와 같이 형성된 하부 전극(10) 상에 유전막(20)을 형성한다(도 2의 220). 이러한 유전막(20)을 형성하는 공정 이전에, 하부 전극(10)의 표면을 플라즈마(plasma) 처리 또는 오존(ozone) 처리하는 공정을 더 수행할 수 있다. 유전막(20)은 고유전율 물질로 형성된다. 예를 들어, 페로브스카이트 구조의 유전 물질, 예컨대, SrTiO3, BaTiO3, (Ba, Sr)TiO3, PbTiO3 또는 (Pb, La, Zr)TiO3 등으로 유전막(20)을 형성한다. 또는, 알루미늄 산화(Al2O3)막 또는 오산화 이탄탈륨(Ta2O5)막 등으로 유전막(20)을 형성할 수 있다. 그리고, 이러한 유전 물질로 이루어지는 층들을 다단계로 형성한 다중막으로 유전막(20)을 이룰 수 있다. The dielectric film 20 is formed on the lower electrode 10 formed as described above (220 in FIG. 2). Prior to forming the dielectric layer 20, the surface of the lower electrode 10 may be further subjected to a plasma treatment or an ozone treatment. The dielectric film 20 is formed of a high dielectric constant material. For example, the dielectric film 20 may be formed of a dielectric material having a perovskite structure, such as SrTiO 3 , BaTiO 3 , (Ba, Sr) TiO 3 , PbTiO 3, or (Pb, La, Zr) TiO 3 . . Alternatively, the dielectric film 20 may be formed of an aluminum oxide (Al 2 O 3 ) film, a peat octalium pentoxide (Ta 2 O 5 ) film, or the like. In addition, the dielectric layer 20 may be formed of a multilayer formed of multiple layers of such dielectric materials.

이와 같이 형성된 유전막(20)은 충분히 결정화되지 못한 비정질 상태를 초기에 실질적으로 나타낸다. 유전막(20)을 이루는 고유전율 물질은 결정질 상태일 때 보다 높은 유전율을 나타낸다. 따라서, 이와 같은 실질적인 비정질 상태의 유전막(20)을 결정화시켜 유전 특성을 향상시키기 위해서 열처리하는 단계를 수행한다(도 2의 230).The dielectric film 20 thus formed substantially initially exhibits an amorphous state that is not sufficiently crystallized. The high dielectric constant material constituting the dielectric film 20 exhibits a higher dielectric constant when in a crystalline state. Therefore, the heat treatment is performed to crystallize the dielectric film 20 in the substantially amorphous state to improve the dielectric properties (230 of FIG. 2).

이때, 수소 가스(H2)를 포함하는 분위기에서 열처리를 수행한다. 수소 가스는 초기의 유전막(20), 즉, 실질적인 비정질 상태의 유전막(20) 내에 잔류하는 탄 소(C) 등과 같은 불순물을 제거하는 역할을 할 수 있다. 이러한 불순물은 증착 과정에서 유전막(20) 내에 잔류할 수 있으며, 이러한 불순물은 열처리 도중에 수소와 반응하여 제거된다. At this time, heat treatment is performed in an atmosphere containing hydrogen gas (H 2 ). The hydrogen gas may serve to remove impurities such as carbon (C) remaining in the initial dielectric film 20, that is, the dielectric film 20 in a substantially amorphous state. These impurities may remain in the dielectric film 20 during the deposition process, and these impurities are removed by reaction with hydrogen during the heat treatment.

이러한 유전막(20)내에 잔류하는 불순물은 유전막(20)의 결정화 온도를 증가시키는 역할을 할 수 있다. 따라서, 수소 분위기에 의해서 불순물이 유전막(20)으로부터 제거되므로, 유전막(20)의 결정화가 보다 촉진될 수 있다. 이는 보다 낮은 온도에서 유전막(20)의 결정화를 유도할 수 있음을 의미한다. Impurities remaining in the dielectric film 20 may serve to increase the crystallization temperature of the dielectric film 20. Therefore, since impurities are removed from the dielectric film 20 by hydrogen atmosphere, crystallization of the dielectric film 20 can be promoted more. This means that the crystallization of the dielectric film 20 can be induced at a lower temperature.

따라서, 결정화가 일어나는 온도를 낮게 유도할 수 있어, 열처리 시 도입되는 온도를 보다 낮출 수 있다. 예를 들어, 대략 300℃ 내지 600℃ 정도의 온도에서 열처리를 수행할 수 있다. 바람직하게는 대략 400℃ 정도의 온도에서 수행할 수 있다. 이러한 열처리 온도는, 종래의 질소 또는 산소를 포함하는 분위기를 이용하는 열처리에서 사용되는 적어도 600℃ 이상의 온도 보다 월등히 낮은 온도 범위에 속한다. 이와 같은 수소 분위기를 이용하는 열처리의 효과에 대해서, 다음에 도 3을 참조하여 보다 상세하게 설명한다.Therefore, the temperature at which crystallization occurs can be lowered, and the temperature introduced during heat treatment can be lowered. For example, heat treatment may be performed at a temperature of about 300 ° C to 600 ° C. Preferably it may be carried out at a temperature of about 400 ℃. This heat treatment temperature belongs to a temperature range significantly lower than the temperature of at least 600 ° C. or more used in a heat treatment using a conventional atmosphere containing nitrogen or oxygen. The effect of the heat treatment using such a hydrogen atmosphere is demonstrated in more detail next with reference to FIG.

이와 같이 열처리 온도를 낮게 도입할 수 있어, 열적 스트레스의 유기를 억제할 수 있다. 또한, 수소 분위기로 보다 낮은 온도에서 열처리를 수행함으로써, 하부 전극(20)의 하부에 도입되는 장벽막(도시되지 않음)의 산화 등을 방지할 수 있다. 따라서, 반도체 장치의 열화 또는 동작 불량의 발생을 억제하며 유효한 전기적 특성을 얻을 수 있다. Thus, the heat processing temperature can be introduced low and the induction of thermal stress can be suppressed. In addition, by performing a heat treatment at a lower temperature in a hydrogen atmosphere, oxidation of a barrier film (not shown) introduced into the lower electrode 20 can be prevented. Therefore, deterioration or malfunction of the semiconductor device can be suppressed and effective electrical characteristics can be obtained.

상술한 바와 같이 수소 분위기에서 열처리된 유전막(20) 상에 상부 전극(30) 을 형성한다(도 2의 300). 상부 전극(300)은 Pt, Ru 또는 Ir 등과 같은 백금족 귀금속 물질로 증착되어 이루어지거나, 이러한 백금족 귀금속 물질에 산소를 도핑하여 이루어지는 PtO, RuO2 또는 IrO2 등과 같은 전도성 산화물 등으로 이루어질 수 있다. 또는, (La,Sr)Co 또는 BaSrRuO3, SrRuO3 등과 같은 페로브스카이트 구조를 가지는 전도성 산화물들로 이루어질 수 있다. 한편, Ti, TiN, TiAlN 또는 TiSiN 등과 같은 Ti를 포함하는 물질과 Ta, TaN, TaSiN 또는 TiAlN 등과 같은 Ta를 포함하는 물질 또는 W 또는 WN 등과 같은 W를 포함하는 물질 등으로도 이루어질 수 있다. 이러한 도전 물질은 각각의 특성에 따라 다른 방법들로 유전막(200) 상에 증착될 수 있다. 예를 들어, PVD, CVD, MOD, ALD 또는 전기 도금법 등으로 형성될 수 있다. As described above, the upper electrode 30 is formed on the dielectric film 20 heat-treated in the hydrogen atmosphere (300 of FIG. 2). The upper electrode 300 may be formed of a platinum group precious metal material such as Pt, Ru, or Ir, or may be made of a conductive oxide such as PtO, RuO 2 , IrO 2, or the like, which is doped with oxygen to the platinum group precious metal material. Or, (La, Sr) may be formed of a conductive oxide having a perovskite structure, such as Co or BaSrRuO 3, SrRuO 3. On the other hand, it may be made of a material containing Ti, such as Ti, TiN, TiAlN or TiSiN, and a material containing Ta, such as Ta, TaN, TaSiN or TiAlN, or a material containing W, such as W or WN. Such a conductive material may be deposited on the dielectric film 200 in different ways according to their characteristics. For example, it may be formed by PVD, CVD, MOD, ALD or electroplating.

한편, 본 발명의 제1실시예에서와 같은 수소 분위기를 이용하는 열처리에 의해서 구현되는 효과는 다음의 도 3에 도시된 바에 의해서 보다 명확해진다. On the other hand, the effect realized by the heat treatment using the hydrogen atmosphere as in the first embodiment of the present invention will be more clearly shown by the following FIG.

도 3은 열처리 조건에 따른 등가 산화막 두께(equilibrium oxide thickness)를 도시한 그래프이다. 3 is a graph showing an equivalent oxide thickness according to heat treatment conditions.

구체적으로, 반도체 기판 상에 도 1 및 도 2를 참조하여 설명한 바와 같이 하부 전극 및 유전막을 형성한 후, 여러 가지 조건을 달리하여 열처리를 수행하였다. 이러한 열처리에 의해 발생하는 등가 산화막 두께를 측정하였다. 측정된 등가 산화막 두께 중 각각의 조건별로 최대값과 최소값을 도시하였다. 각각의 조건들에서, 수소 가스는 전체 분위기의 대략 10% 정도가 되게 공급하였으며, 질소 가스 또는 산소 가스는 전체 분위기의 대략 5% 정도가 되도록 공급하였다. 또한, 열처리 시간은 변수를 줄이기 위해서 대략 30분으로 통일하였다. Specifically, after the lower electrode and the dielectric film are formed on the semiconductor substrate as described with reference to FIGS. 1 and 2, heat treatment is performed under various conditions. The equivalent oxide film thickness generated by this heat treatment was measured. The maximum and minimum values are shown for each condition among the measured equivalent oxide thicknesses. Under the respective conditions, hydrogen gas was supplied to approximately 10% of the total atmosphere, and nitrogen gas or oxygen gas was supplied to approximately 5% of the total atmosphere. In addition, the heat treatment time was unified to approximately 30 minutes to reduce the variable.

도 3을 참조하면, 본 발명의 제1실시예를 따르는 수소 분위기를 이용하여 대략 400℃의 온도 조건에서 열처리하는 경우가 가장 낮은 등가 산화막 두께를 나타내고 있다. 산소 또는 질소 분위기를 사용하는 경우에 비해 대략 10배 이상 낮은 등가 산화막 두께를 나타내고 있다. 등가 산화막 두께가 낮다는 것은 유전율의 향상을 의미하며, 이는 유전막의 결정화가 상대적으로 많이 진행되었음을 의미한다. 또한, 이러한 수소 분위기를 이용할 경우에 얻어지는 등가 산화막 두께는 산소 분위기에서 500℃의 온도에서 열처리한 조건에 비해서도 상대적으로 낮다. Referring to FIG. 3, the lowest equivalent oxide film thickness is obtained by heat treatment at a temperature of approximately 400 ° C. using a hydrogen atmosphere according to the first embodiment of the present invention. The equivalent oxide film thickness is about 10 times lower than in the case of using an oxygen or nitrogen atmosphere. The low equivalent oxide thickness means an improvement in the dielectric constant, which means that the crystallization of the dielectric film is relatively advanced. In addition, the equivalent oxide film thickness obtained when using such a hydrogen atmosphere is relatively low compared with the conditions heat-treated at the temperature of 500 degreeC in oxygen atmosphere.

따라서, 수소 분위기를 이용할 경우, 대략 400℃의 낮은 온도에서 다른 조건의 열처리에 비해 상대적으로 높은 결정화를 구현할 수 있음을 알 수 있다. 또한, 수소 분위기를 이용하여 열처리하는 경우 유전막의 결정화가 상대적으로 낮은 온도에서 유기될 수 있음을 의미한다. 이와 같은 결과로부터 본 발명의 제1실시예에서와 같이 수소 분위기를 사용하여 유전막을 열처리함으로써, 보다 낮은 온도에서 열처리를 수행할 수 있음을 알 수 있다. 한편, 이러한 수소 분위기에서는 하부의 장벽막이 산화되지 않는다. 이는 수소 분위기 자체가 환원 분위기를 유도하므로, 장벽막의 산화를 억제할 수 있다. Therefore, when using a hydrogen atmosphere, it can be seen that a relatively high crystallization can be achieved at a low temperature of approximately 400 ℃ compared to the heat treatment of other conditions. In addition, when the heat treatment using a hydrogen atmosphere means that the crystallization of the dielectric film can be induced at a relatively low temperature. From these results, it can be seen that heat treatment can be performed at a lower temperature by heat treating the dielectric film using hydrogen atmosphere as in the first embodiment of the present invention. On the other hand, the barrier film below is not oxidized in such a hydrogen atmosphere. This is because hydrogen atmosphere itself induces a reducing atmosphere, so that oxidation of the barrier film can be suppressed.

도 4는 본 발명의 제2실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 4 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a second embodiment of the present invention.

제2실시예에서는 제1실시예에서와 같이 수소 분위기의 열처리를 제1열처리로 수행한 후, 추가의 제2열처리를 수행한다. 상세하게 설명하면, 제1실시예에서와 같 이 하부 전극을 형성한 후(410), 유전막을 형성한다(420). 다음에 수소 분위기의 제1열처리를 제1실시예에서와 같이 대략 300℃ 내지 600℃ 정도의 온도 조건으로 수행한다(430). 이에 따라, 유전막의 결정화가 이루어진다. In the second embodiment, as in the first embodiment, heat treatment in a hydrogen atmosphere is performed by the first heat treatment, followed by further second heat treatment. In detail, as in the first embodiment, after forming the lower electrode (410), a dielectric film is formed (420). Next, a first heat treatment of a hydrogen atmosphere is performed at a temperature condition of about 300 ° C. to 600 ° C. as in the first embodiment (430). As a result, the dielectric film is crystallized.

다음에, 산소 또는 질소 등이 포함된 분위기를 이용하여 추가의 제2열처리를 대략 300℃ 내지 600℃ 정도의 낮은 온도에서 수행한다(440). 이러한 추가의 제2열처리는 큐어링(curing)을 목적으로 한다. 이러한 제2열처리는 자외선을 조사하는 공정을 수반하는 오존 처리, 또는 산소 혹은 질소가 포함된 분위기의 플라즈마 처리로 대체될 수도 있다. Next, an additional second heat treatment is performed at a low temperature of about 300 ° C. to 600 ° C. using an atmosphere including oxygen or nitrogen, etc. (440). This further second heat treatment is aimed at curing. This second heat treatment may be replaced by ozone treatment involving a process of irradiating ultraviolet rays, or plasma treatment of an atmosphere containing oxygen or nitrogen.

이후에, 제1실시예에서 설명한 바와 같이 유전막 상에 상부 전극을 형성한다(450).Thereafter, as described in the first embodiment, an upper electrode is formed on the dielectric film (450).

도 5는 본 발명의 제3실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 5 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a third embodiment of the present invention.

제3실시예에서는 제2실시예에서와는 달리 제2열처리를 상부 전극을 형성한 이후에 수행한다. 상세하게 설명하면, 제1 또는 제2실시예에서와 같이 하부 전극을 형성한 후(510), 유전막을 형성한다(520). 다음에 수소 분위기의 제1열처리를 제1 또는 제2실시예에서와 같이 대략 300℃ 내지 600℃ 정도의 온도 조건으로 수행한다(530). 이에 따라, 유전막의 결정화가 이루어진다. In the third embodiment, unlike in the second embodiment, the second heat treatment is performed after the upper electrode is formed. In detail, as in the first or second embodiment, after forming the lower electrode (510), a dielectric film is formed (520). Next, the first heat treatment of the hydrogen atmosphere is performed at a temperature condition of about 300 ° C. to 600 ° C. as in the first or second embodiment (530). As a result, the dielectric film is crystallized.

다음에 유전막 상에 상부 전극을 형성한다(540). 이후에, 산소 또는 질소 등이 포함된 분위기를 이용하여 추가의 제2열처리를 제2실시예에서와 같이 수행한다. 예컨대, 대략 300℃ 내지 600℃ 정도의 낮은 온도에서 수행한다(550). 이러한 추가 의 제2열처리는 큐어링을 목적으로 하며, 제2실시예에서와 같이 자외선을 조사하는 공정을 수반하는 오존 처리, 또는 산소 혹은 질소가 포함된 분위기의 플라즈마 처리로 대체될 수도 있다. Next, an upper electrode is formed on the dielectric layer (540). Thereafter, an additional second heat treatment is performed as in the second embodiment using an atmosphere containing oxygen or nitrogen. For example, it is carried out at a low temperature of about 300 ℃ to 600 ℃ (550). This further second heat treatment is intended for curing and may be replaced by an ozone treatment involving a process of irradiating ultraviolet rays or a plasma treatment of an atmosphere containing oxygen or nitrogen as in the second embodiment.

도 6은 본 발명의 제4실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 6 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a fourth embodiment of the present invention.

제4실시예에서는 제1실시예에서와 달리, 수소 분위기의 열처리를 상부 전극을 형성한 이후에 수행한다. 보다 상세하게 설명하면, 제1실시예에서와 같이 하부 전극을 형성한 후(610), 유전막을 형성한다(620). 다음에 제1실시예에서와 같이 유전막 상에 상부 전극을 형성한다(630).In the fourth embodiment, unlike in the first embodiment, heat treatment in a hydrogen atmosphere is performed after forming the upper electrode. In more detail, as in the first embodiment, after forming the lower electrode (610), a dielectric film is formed (620). Next, as in the first embodiment, an upper electrode is formed on the dielectric layer (630).

연후에, 결과물에 대해서 수소 분위기의 열처리를 수행한다(640). 예컨대, 제1실시예에서 설명한 바와 같이 대략 300℃ 내지 600℃ 정도의 온도 조건으로 열처리를 수행한다. 이와 같은 열처리에 의해서, 유전막에 제1실시예에서 설명한 바와 같이 보다 낮은 온도에서 결정화가 이루어진다. Afterwards, the resultant is subjected to a heat treatment in a hydrogen atmosphere (640). For example, as described in the first embodiment, heat treatment is performed at a temperature condition of about 300 ° C to 600 ° C. By this heat treatment, the dielectric film is crystallized at a lower temperature as described in the first embodiment.

도 7은 본 발명의 제5실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 7 is a flowchart schematically illustrating a method of manufacturing a capacitor of a semiconductor device according to a fifth embodiment of the present invention.

제5실시예에서는 제4실시예에서와는 달리 수소 분위기의 제1열처리 이후에, 추가의 제2열처리를 수행한다. 상세하게 설명하면, 제4실시예에서와 같이 하부 전극을 형성한 후(710), 유전막을 형성한다(720). 다음에 제4실시예에서와 같이 유전막 상에 상부 전극을 형성한 후(730), 수소 분위기의 제1열처리를 수행한다(740). 예컨대, 제4실시예에서 설명한 바와 같이 대략 300℃ 내지 600℃ 정도의 온도 조건 으로 열처리를 수행한다. In the fifth embodiment, unlike in the fourth embodiment, after the first heat treatment in the hydrogen atmosphere, an additional second heat treatment is performed. In detail, as in the fourth embodiment, after forming the lower electrode (710), a dielectric film is formed (720). Next, after forming the upper electrode on the dielectric film as in the fourth embodiment (730), the first heat treatment in a hydrogen atmosphere is performed (740). For example, as described in the fourth embodiment, heat treatment is performed under a temperature condition of about 300 ° C to 600 ° C.

이후에, 제2 또는 제3실시예에서 설명한 바와 같이 산소 또는 질소 등이 포함된 분위기를 이용하여 추가의 제2열처리를 수행한다(750). 예컨대, 대략 300℃ 내지 600℃ 정도의 낮은 온도에서 수행한다. 이러한 추가의 제2열처리는 큐어링을 목적으로 하며, 제2 또는 제3실시예에서와 같이 자외선을 조사하는 공정을 수반하는 오존 처리, 또는 산소 혹은 질소가 포함된 분위기의 플라즈마 처리로 대체될 수도 있다. Thereafter, as described in the second or third embodiment, an additional second heat treatment is performed using an atmosphere including oxygen or nitrogen (750). For example, it is carried out at a low temperature of about 300 ℃ to 600 ℃. This additional second heat treatment is intended for curing and may be replaced by an ozone treatment involving a process of irradiating ultraviolet rays, as in the second or third embodiment, or a plasma treatment of an atmosphere containing oxygen or nitrogen. have.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.

상술한 본 발명에 따르면, 유전막의 결정화를 수소 분위기의 보다 낮은 온도에서 수행되는 열처리로 구현할 수 있다. 이에 따라, 하부 전극 하부에 도입되는 장벽막 등의 산화를 억제할 수 있다. 또한, 열적 스트레스의 발생을 억제할 수 있어, 스트레스 손상 등과 같은 불량의 발생을 방지할 수 있다. 이에 따라, 반도체 장치의 열화 또는 전기적인 동작 특성 저하 등과 같은 불량을 방지할 수 있다. According to the present invention described above, the crystallization of the dielectric film can be implemented by a heat treatment performed at a lower temperature of the hydrogen atmosphere. As a result, oxidation of the barrier film or the like introduced into the lower electrode can be suppressed. In addition, it is possible to suppress the occurrence of thermal stress, it is possible to prevent the occurrence of defects such as stress damage. Accordingly, defects such as deterioration of the semiconductor device or deterioration of electrical operation characteristics can be prevented.

Claims (4)

반도체 기판 상에 하부 전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부 전극 상에 고유전율 물질로 유전막을 형성하는 단계;Forming a dielectric film on the lower electrode with a high dielectric constant material; 상기 유전막 상에 상부 전극을 형성하는 단계;Forming an upper electrode on the dielectric layer; 상기 상부 전극이 형성된 결과물을 수소를 포함하는 분위기를 사용하여 제1열처리하는 단계; 및Performing a first heat treatment on the resultant product on which the upper electrode is formed using an atmosphere containing hydrogen; And 상기 제1 열처리된 결과물을 산소 또는 질소를 포함하는 분위기를 사용하여 제2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.And a second heat treatment of the first heat-treated resultant using an atmosphere containing oxygen or nitrogen. 삭제delete 제1항에 있어서, 상기 제1열처리하는 단계는The method of claim 1, wherein the first heat treatment step 300℃ 내지 600℃의 온도 조건으로 수행되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.Method for producing a capacitor of a semiconductor device, characterized in that carried out at a temperature condition of 300 ℃ to 600 ℃. 반도체 기판 상에 하부 전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부 전극 상에 고유전율 물질로 유전막을 형성하는 단계;Forming a dielectric film on the lower electrode with a high dielectric constant material; 상기 유전막 상에 수소를 포함하는 분위기를 사용하여 제1열처리하는 단계;Performing a first heat treatment on the dielectric layer using an atmosphere containing hydrogen; 상기 제1 열처리된 결과물을 산소 또는 질소를 포함하는 분위기를 사용하여 제2 열처리하는 단계; 및Performing a second heat treatment on the first heat-treated product using an atmosphere containing oxygen or nitrogen; And 상기 제2 열처리된 유전막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.And forming an upper electrode on the second heat treated dielectric layer.
KR1019990037311A 1999-09-03 1999-09-03 Method of manufacturing capacitor including hydrogen annealing process for semiconductor device KR100555483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037311A KR100555483B1 (en) 1999-09-03 1999-09-03 Method of manufacturing capacitor including hydrogen annealing process for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037311A KR100555483B1 (en) 1999-09-03 1999-09-03 Method of manufacturing capacitor including hydrogen annealing process for semiconductor device

Publications (2)

Publication Number Publication Date
KR20010026123A KR20010026123A (en) 2001-04-06
KR100555483B1 true KR100555483B1 (en) 2006-03-03

Family

ID=19609958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037311A KR100555483B1 (en) 1999-09-03 1999-09-03 Method of manufacturing capacitor including hydrogen annealing process for semiconductor device

Country Status (1)

Country Link
KR (1) KR100555483B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464404B1 (en) * 2001-07-27 2005-01-03 삼성전자주식회사 Method for manufacturing a semiconductor device
KR100471163B1 (en) * 2002-03-14 2005-03-09 삼성전자주식회사 Methods of forming a semiconductor device having capacitors
KR102194764B1 (en) * 2019-05-28 2020-12-23 한국해양대학교 산학협력단 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063745A (en) * 1996-02-28 1997-09-12 가네꼬 히사시 Semiconductor device and capacitor manufacturing method including capacitor
JPH10189906A (en) * 1996-11-05 1998-07-21 Sony Corp Capacitor structure of semiconductor memory cell and manufacture thereof
KR19980070086A (en) * 1997-02-17 1998-10-26 윤종용 Capacitor Manufacturing Method of Semiconductor Device Using Plasma Treatment
KR19990060864A (en) * 1997-12-31 1999-07-26 김영환 Capacitor Formation Method of Semiconductor Device
KR19990061057A (en) * 1997-12-31 1999-07-26 김영환 Capacitor Formation Method for Logic Semiconductor Devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063745A (en) * 1996-02-28 1997-09-12 가네꼬 히사시 Semiconductor device and capacitor manufacturing method including capacitor
JPH10189906A (en) * 1996-11-05 1998-07-21 Sony Corp Capacitor structure of semiconductor memory cell and manufacture thereof
KR19980070086A (en) * 1997-02-17 1998-10-26 윤종용 Capacitor Manufacturing Method of Semiconductor Device Using Plasma Treatment
KR19990060864A (en) * 1997-12-31 1999-07-26 김영환 Capacitor Formation Method of Semiconductor Device
KR19990061057A (en) * 1997-12-31 1999-07-26 김영환 Capacitor Formation Method for Logic Semiconductor Devices

Also Published As

Publication number Publication date
KR20010026123A (en) 2001-04-06

Similar Documents

Publication Publication Date Title
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
US5973911A (en) Ferroelectric thin-film capacitor
KR100360413B1 (en) Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment
US6815221B2 (en) Method for manufacturing capacitor of semiconductor memory device controlling thermal budget
JP4925494B2 (en) Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film
KR100555483B1 (en) Method of manufacturing capacitor including hydrogen annealing process for semiconductor device
KR100588888B1 (en) Method of manufacturing a capacitor having tantalum oxide film as an insulating film
JP3317295B2 (en) Manufacturing method of capacitive element
KR100474589B1 (en) Capacitor Manufacturing Method
JP2007081443A (en) Semiconductor device and method of manufacturing the same
KR19980037961A (en) Capacitor Manufacturing Method for Semiconductor Devices
US20050045932A1 (en) Process for fabrication of a ferroelectric capacitor
KR20010045568A (en) Capacitor manufacturing method for preventing defect generation at subsequent annealing
KR100231604B1 (en) Manufacturing method of capacitor of semiconductor device
KR970008551A (en) Manufacturing method of high dielectric film capacitor
KR20010027082A (en) Method of manufacturing a capacitor in a semiconductor device
KR100325458B1 (en) Manufacturing Method of Semiconductor Memory Device
KR20010028836A (en) Method of manufacturing capacitor for semiconductor device
KR100576355B1 (en) Method for Manufacturing Ferroelectric Memory Device using 2-step Rapid Thermal Annealing
KR19990055181A (en) Ferroelectric Film Formation Method Using Plasma Treatment
KR20090114994A (en) Method for fabricating dielectric film and capacitor
KR20020030412A (en) Method of manufacturing capacitor of semiconductor device by using agglomeration-preventing layer
KR20020053967A (en) Method for forming capacitor
KR20020048619A (en) Method for forming capacitor
KR20030013123A (en) Semiconductor device with capacitor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee