KR20030013123A - Semiconductor device with capacitor and method for manufacturing the same - Google Patents
Semiconductor device with capacitor and method for manufacturing the same Download PDFInfo
- Publication number
- KR20030013123A KR20030013123A KR1020010047457A KR20010047457A KR20030013123A KR 20030013123 A KR20030013123 A KR 20030013123A KR 1020010047457 A KR1020010047457 A KR 1020010047457A KR 20010047457 A KR20010047457 A KR 20010047457A KR 20030013123 A KR20030013123 A KR 20030013123A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- capping layer
- semiconductor device
- lower electrode
- upper electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 커패시터를 갖는 반도체 장치 및 그의 제조 방법에 관한 것으로, 특히 단순한 열처리 공정에 의해 형성된 커패시터를 갖는 반도체 장치 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a capacitor and a method of manufacturing the same, and more particularly to a semiconductor device having a capacitor formed by a simple heat treatment process and a method of manufacturing the same.
반도체 소자의 집적도 증가함에 따라 단위 셀에 할당되는 면적이 감소하였다. 커패시터를 포함하는 단위 셀에서, 소자의 특성은 커패시터의 캐패시턴스에 의해 크게 영향을 받는다. 이에 커패시터의 캐패시턴스를 증가시키기 위한 각종 연구가 진행되어 오고 있다. 그러한 연구 중의 하나가 커패시터의 상부 전극과 하부 전극 사이에 개재되는 유전막을 캐패시턴스가 큰 물질로 구성하는 것이다. 이러한 고유전 물질로서는 Ta2O5, SrTiO3(STO), (Ba, Sr)TiO3(BST), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12또는 BaTiO3(BTO)가 사용될 수 있다. 이들 고유전물질은 비정질 상태보다 열처리를 통해 결정화가 되면 유전율이 크게 증가하게 된다. 특히 TaOx는 비정질 상태에서는 20-30의 캐패시턴스를 가지는데 결정화후에는 50-60의 캐패시턴스를 갖게 되며 공정의 신뢰성 및 안정성 관점에서 유리하기 때문에 차세대 디램 커패시터 물질로 각광을 받고 있다.As the degree of integration of semiconductor devices increases, the area allocated to the unit cells decreases. In unit cells containing capacitors, the characteristics of the device are greatly influenced by the capacitance of the capacitors. Accordingly, various studies have been conducted to increase the capacitance of a capacitor. One such study consists of a dielectric material interposed between the upper and lower electrodes of a capacitor. Such high dielectric materials include Ta 2 O 5 , SrTiO 3 (STO), (Ba, Sr) TiO 3 (BST), PbTiO 3 , Pb (Zr, Ti) O 3 (PZT), SrBi 2 Ta 2 O 5 (SBT ), (Pb, La) (Zr, Ti) O 3 , Bi 4 Ti 3 O 12 or BaTiO 3 (BTO) can be used. These high dielectric materials have a high dielectric constant when crystallized through heat treatment rather than in an amorphous state. In particular, TaOx has a capacitance of 20-30 in the amorphous state, which has a capacitance of 50-60 after crystallization, and has been spotlighted as a next generation DRAM capacitor material because it is advantageous in terms of process reliability and stability.
커패시터를 제조하는 과정은 다음과 같다. 먼저 기판 상에 하부 전극과 유전막을 증착한다. 유전막의 절연 특성을 향상시키기 위해, 질소 가스 분위기하의 650 내지 750℃에서, 결정화 열처리를 실시한다. 다음 유전막 상면에 상부 전극을 형성한다. 커패시터의 하부 전극으로는 폴리실리콘 또는 Pr, Ru, Ir, Rh, Os등과 같은 귀금속과 그의 도전성 산화물 또는 그밖의 금속이 사용될 수 있다. 상부 전극으로는 Pr, Ru, Ir, Rh, Os등과 같은 귀금속과 그의 도전성 산화물 또는 그밖의 금속이 사용될 수 있다.The process of manufacturing the capacitor is as follows. First, a lower electrode and a dielectric film are deposited on a substrate. In order to improve the insulating properties of the dielectric film, crystallization heat treatment is performed at 650 to 750 ° C. under a nitrogen gas atmosphere. Next, an upper electrode is formed on the top surface of the dielectric film. As the lower electrode of the capacitor, polysilicon or a noble metal such as Pr, Ru, Ir, Rh, Os, and the like, a conductive oxide thereof, or other metal may be used. As the upper electrode, noble metals such as Pr, Ru, Ir, Rh, Os, and the like, conductive oxides or other metals thereof may be used.
그런데, 유전막의 결정화처리에 의해 유전막 내에는 산소가 부족하게 되어 결함이 발생하고 결함을 통해 커패시터의 전류가 누설되게 된다. 따라서, 상부 전극까지 형성한 후 산소 분위기하의 약 350 내지 450℃에서 큐어링을 실시한다.However, due to the crystallization of the dielectric film, oxygen is insufficient in the dielectric film, so that a defect occurs and the current of the capacitor leaks through the defect. Therefore, after forming up to the upper electrode, curing is performed at about 350 to 450 캜 in an oxygen atmosphere.
즉, 커패시터를 제조하는 도중에, 유전막의 특성을 강화하고 누설 전류를 억제하기 위해 2차례에 걸친 열처리를 실시해야 하므로, 열처리 공정이 복잡하게 된다.That is, during the manufacture of the capacitor, two times of heat treatment have to be performed in order to enhance the characteristics of the dielectric film and suppress the leakage current, which makes the heat treatment process complicated.
그리고, 커패시터 형성 이전에 형성된 반도체 소자 예를 들면 트랜지스터가 커패시터 형성 공정 중의 열처리에 의해 영향을 받게 되므로, 열처리 공정 횟수는 가능한 줄이는 것이 바람직하다.In addition, since the semiconductor device, for example, the transistor formed before the capacitor formation is affected by the heat treatment during the capacitor formation process, it is desirable to reduce the number of heat treatment steps as much as possible.
따라서 본 발명이 이루고자 하는 기술적 과제는 단순화된 열처리 공정에 의해 형성된 커패시터를 포함하는 반도체 장치 및 그의 제조 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a semiconductor device including a capacitor formed by a simplified heat treatment process and a method of manufacturing the same.
도 1a 내지 도 1c는 본 발명에 따른 커패시터를 갖는 반도체 장치의 제조 단계를 보여주는 도면들이다.1A to 1C are diagrams showing manufacturing steps of a semiconductor device having a capacitor according to the present invention.
도 2a는 본 발명에 따른 반도체 장치의 커패시터 누설전류 특성을 보여주는 그래프이다.2A is a graph showing capacitor leakage current characteristics of a semiconductor device according to the present invention.
도 2b는 어닐링 온도에 따른 커패시터 유전막의 Tox를 보여주는 그래프이다.2B is a graph showing Tox of the capacitor dielectric film according to the annealing temperature.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위해, 반도체 기판 상에 형성되되, 하부 전극, 유전막 및 상부 전극으로 이루어진 커패시터 상면에 캐핑층을 형성한다. 이후 캐핑층으로 덮혀 있는 커패시터에 대해 산소 분위기 하에서 열처리를 실시하여, 유전막을 결정화시킨다. 여기서, 캐핑층은 커패시터와 이후의 소자 예를 들면 금속 배선간의 절연을 위해 커패시터를 덮는 층간 절연층과의 접착력을 향상시키기 위해 도입되는 층일 수 있다. 또한 캐핑층은 커패시터를 덮는 층간 절연층으로부터 수소 성분이 커패시터로 확산되는 것을 차단하는 역할을 하는 블록킹막일 수도 있다. 구체적으로 캐핑층은 SiO2, Al2O3, TaOx, TaNx, 및 TiNx로 이루어진 군에서 선택된 어느 하나로 이루어 질 수 있다.In order to achieve the technical problem to be achieved by the present invention, the capping layer is formed on the semiconductor substrate, the capping layer is formed on the upper surface of the capacitor consisting of a lower electrode, a dielectric film and an upper electrode. Then, the capacitor covered with the capping layer is heat-treated under an oxygen atmosphere to crystallize the dielectric film. Here, the capping layer may be a layer introduced to improve the adhesion between the capacitor and the subsequent device, for example, the interlayer insulating layer covering the capacitor to insulate the metal wiring. In addition, the capping layer may be a blocking film that serves to block diffusion of hydrogen components into the capacitor from the interlayer insulating layer covering the capacitor. Specifically, the capping layer may be made of any one selected from the group consisting of SiO 2 , Al 2 O 3 , TaOx, TaNx, and TiNx.
그리고 캐핑층 형성 후의 산소 분위기의 열처리는 약 600 내지 700℃에서 실시된다. 하부 전극으로는 폴리실리콘 또는 Pr, Ru, Ir, Rh, Os 및 이들의 도전성 산화물로 구성된 군에서 선택된 어느 하나가 사용될 수 있다. 유전막으로는 Ta2O5, SrTiO3(STO), (Ba, Sr)TiO3(BST), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12및 BaTiO3(BTO)로 이루어진 것 중의 어느 하나가 사용될 수 있다. 상부 전극으로는 Pr, Ru, Ir, Rh, Os 및 이들의 도전성 산화물로 구성된 군에서 선택된 어느 하나가 사용될 수 있다.The heat treatment of the oxygen atmosphere after the capping layer is formed is performed at about 600 to 700 ° C. As the lower electrode, any one selected from the group consisting of polysilicon or Pr, Ru, Ir, Rh, Os, and conductive oxides thereof may be used. Dielectric films include Ta 2 O 5 , SrTiO 3 (STO), (Ba, Sr) TiO 3 (BST), PbTiO 3 , Pb (Zr, Ti) O 3 (PZT), SrBi 2 Ta 2 O 5 (SBT), Any one consisting of (Pb, La) (Zr, Ti) O 3 , Bi 4 Ti 3 O 12 and BaTiO 3 (BTO) may be used. As the upper electrode, any one selected from the group consisting of Pr, Ru, Ir, Rh, Os, and conductive oxides thereof may be used.
이하 첨부된 도면을 참조로 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail.
도 1a 내지 도 1c는 본 발명에 따른 커패시터를 갖는 반도체 장치의 제조 단계의 일예를 보여주는 도면들이다.1A to 1C are diagrams illustrating an example of a manufacturing step of a semiconductor device having a capacitor according to the present invention.
도 1a에서, 실리콘 기판(10) 상에 하부 전극(12)과 유전막(14)을 순차적으로 형성한다. 실리콘 기판(10)은 Si/SiO2/TaOx로 이루어져 있을 수 있다. 하부 전극(12)을 구성하는 물질로서 폴리실리콘 또는 Pr, Ru, Ir, Rh, Os 및 이들의 도전성 산화물로 구성된 군에서 선택된 어느 하나 등이 사용될 수 있다. 유전막(14)을 구성하는 물질로는 Ta2O5, SrTiO3(STO), (Ba, Sr)TiO3(BST), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12및 BaTiO3(BTO)로 이루어진 것 중의 어느 하나가 사용될 수 있다.In FIG. 1A, the lower electrode 12 and the dielectric film 14 are sequentially formed on the silicon substrate 10. The silicon substrate 10 may be made of Si / SiO 2 / TaOx. As the material constituting the lower electrode 12, any one selected from the group consisting of polysilicon or Pr, Ru, Ir, Rh, Os, and conductive oxides thereof may be used. The materials constituting the dielectric film 14 include Ta 2 O 5 , SrTiO 3 (STO), (Ba, Sr) TiO 3 (BST), PbTiO 3 , Pb (Zr, Ti) O 3 (PZT), SrBi 2 Ta Any one consisting of 2 O 5 (SBT), (Pb, La) (Zr, Ti) O 3 , Bi 4 Ti 3 O 12 and BaTiO 3 (BTO) can be used.
도 1b에서, 종래 기술에서는 유전막(14) 형성 후에 유전막(14)을 결정화하기 위한 열처리 공정을 실시하였으나, 본 발명에서는 이 열처리 공정 없이 바로 유전막(14) 상에 상부 전극(16)을 형성한다. 상부 전극(16)으로는 Pr, Ru, Ir, Rh, Os 및 이들의 도전성 산화물로 구성된 군에서 선택된 어느 하나 등이 사용될 수 있다.In FIG. 1B, in the prior art, a heat treatment process for crystallizing the dielectric film 14 is performed after the dielectric film 14 is formed, but in the present invention, the upper electrode 16 is formed directly on the dielectric film 14 without the heat treatment process. As the upper electrode 16, any one selected from the group consisting of Pr, Ru, Ir, Rh, Os, and conductive oxides thereof may be used.
다음, 상부 전극(16) 상에 캐핑층(18)을 형성한다. 캐핑층(18)으로 커패시터와 이후에 형성되는 반도체 소자 예를 들면 금속 배선과의 절연을 위한 층간 절연막과, 커패시터와의 접착력을 향상시키기 위해 사용되는 물질층이 사용될 수 도 있다. 또한, 캐핑층(18)으로 커패시터를 덮는 층간 절연막의 형성 중에 발생되는 수소 성분이 후속 열처리시 커패시터의 유전막으로 확산되는 것을 차단하는 역할을 하는 블로킹막일 수도 있다. 구체적으로 캐핑층(18)은 SiO2, Al2O3, TaOx, TaNx, 및 TiNx로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다.Next, the capping layer 18 is formed on the upper electrode 16. The capping layer 18 may be an interlayer insulating film for insulating a capacitor and a semiconductor device formed later, for example, metal wiring, and a material layer used to improve adhesion to the capacitor. In addition, a blocking film may serve to block the hydrogen component generated during the formation of the interlayer insulating film covering the capacitor by the capping layer 18 to diffuse into the dielectric film of the capacitor during subsequent heat treatment. Specifically, the capping layer 18 may be made of any one selected from the group consisting of SiO 2 , Al 2 O 3 , TaOx, TaNx, and TiNx.
종래의 기술에 의하면, 상부 전극(16) 형성 후에 유전막(14)의 결정화 열처리에 의해 발생된 유전막 내의 산소 결핍을 치유하기 위해 산소 분위기하의 큐어링을 실시하였다. 그러나, 본 발명에서는 도 1c에 도시된 것과 같이 캐핑층(18) 형성후, 산소 분위기 하에서 유전막(14)의 결정화 열처리 공정을 실시하였다. 산소 분위기하의 유전막의 결정화 온도는 유전막(14)으로서 TaOx를 사용할 경우 약 600 내지 700℃이다.According to the prior art, curing was performed under an oxygen atmosphere in order to cure oxygen deficiency in the dielectric film generated by the crystallization heat treatment of the dielectric film 14 after the formation of the upper electrode 16. However, in the present invention, as shown in FIG. 1C, after the capping layer 18 is formed, a crystallization heat treatment process of the dielectric film 14 is performed under an oxygen atmosphere. The crystallization temperature of the dielectric film in an oxygen atmosphere is about 600 to 700 ° C. when TaOx is used as the dielectric film 14.
이상에서, 종래에는 유전막을 결정화시켜, 유전율을 높이기 위해서 2회에 절친 열처리 공정을 실시하였으나, 본 발명에서는 오직 1회만으로 유전 특성을 향상시킬 수 있게 되었다. 따라서 커패시터의 열처리 공정이 단순화되고 이에 따라 커패시터 형성 이전에 형성된 소자 예를 들면 트랜지스터의 특성 열화를 억제할 수 있게 되었다.In the above, the heat treatment process was performed twice in order to crystallize the dielectric film and increase the dielectric constant, but in the present invention, the dielectric properties can be improved only once. Therefore, the heat treatment process of the capacitor is simplified, and thus it is possible to suppress the deterioration of characteristics of the device, for example, the transistor formed before the capacitor is formed.
이제 본 발명에 따라 형성된 커패시터와 종래 기술 즉 2외의 열처리 공정이 적용된 커패시터의 전기적 특성 예를 들면 누설전류와 Tox를 도 2a와 도 2b를 참고로 살펴본다.Now look at the electrical characteristics of the capacitor formed according to the present invention and the conventional technology, that is, the capacitor to which the heat treatment process other than the two, for example leakage current and Tox, with reference to FIGS. 2A and 2B.
테스트 대상이 되는 커패시터는 Si/SiO2/TaOx(약 100Å)으로 이루어진 기판 상에, 화학기상증착법으로 형성된 약 300Å의 루테늄막으로 이루어진 하부 전극, 화학기상증착법으로 형성된 약 150Å의 TaOx로 이루어진 유전막 및 물리화학기상증착법 및 화학기상증착법으로 형성된 약 350Å의 루테늄막으로 이루어진 상부 전극으로 구성되어 있다. 다만, 종래 기술이 적용된 커패시터는, 도 2b에서 "AP1"표시되었고, 유전막 형성 후에 N2분위기하의 700℃, 또는 600℃에서 약 30분간 열처리되고 이후 상부 전극 증착 후에 O2분위기 약 400℃에서 30분간 열처리(큐어링)되었다. 본 발명의 기술이 적용된 커패시터는 "AP2"표시되었고, 상부 전극 증착 후 SiO2로 이루어진 캐핑층을 약 1700Å 형성한 뒤 O2분위기 약 650℃에서 30분간 열처리(결정화 열처리)되었다.The capacitor under test is a lower electrode consisting of a ruthenium film of about 300 mW formed by chemical vapor deposition, a dielectric film made of TaOx of about 150 mW formed by chemical vapor deposition, on a substrate composed of Si / SiO 2 / TaOx (about 100 mW), and It consists of an upper electrode made of a ruthenium film of about 350 kHz formed by physical chemical vapor deposition and chemical vapor deposition. However, the conventional capacitor technology is applied, Fig was "AP1" shown in 2b, after forming dielectric layer N 2 atmosphere under 700 ℃, or at 600 ℃ and heat treated for about 30 minutes later after the top electrode deposition O 2 atmosphere at about 400 ℃ 30 Heat treatment (cure) was carried out for a minute. The capacitor to which the technique of the present invention was applied was indicated as "AP2", and after the upper electrode was deposited, a capping layer made of SiO 2 was formed about 1700 Å and heat-treated (crystallization heat treatment) for 30 minutes at about 650 占 폚 in an O 2 atmosphere.
도시된 바와 같이, 종래 기술이 적용된 커패시터는 산소 가스 분위기의 큐어링이 실시되더라도, 그의 누설 전류는 본 발명이 적용된 커패시터 즉 1회의 결정화처리만이 행해진 커패시터의 누설전류에 비해 상대적으로 높게 나타난다.As shown in the figure, even if the capacitor to which the prior art is applied is cured in an oxygen gas atmosphere, its leakage current is relatively higher than that of the capacitor to which the present invention is applied, i.e., the capacitor subjected to only one crystallization process.
그리고, 동일한 어닐링 온도 즉 약 650℃에서의 AP1과 AP2의 유전막의 Tox를 비교하면, AP2의 Tox가 AP1의 것에 비해 상당히 낮게 된다. 여기서 Tox는 동일한 캐패시턴스 하에서, 실리콘 산화막에 대응되어 변환되는 TaOx의 두께를 의미하는 것으로, Tox의 값이 작을 수록 유전 특성이 양호함(유전 상수가 큼)을 나타낸다. 따라서, 본 발명에 따르면, 동일 어닐링 온도에서 보다 높은 캐패시턴스가 확보될 수 있는 커패시터를 포함한 반도체 장치의 제작이 가능해지며, 또한 그러한 커패시터를 가지는 반도체 장치의 제작 시에 커패시터 하부에 형성된 반도체 소자에 영향을 보다 감소 시킬 수 있는 이점이 있다.And when comparing Tox of the dielectric film of AP1 and AP2 at the same annealing temperature, that is, about 650 ° C, the Tox of AP2 becomes considerably lower than that of AP1. Here, Tox means the thickness of TaOx converted to correspond to the silicon oxide film under the same capacitance, and the smaller the value of Tox, the better the dielectric property (larger dielectric constant). Therefore, according to the present invention, it becomes possible to manufacture a semiconductor device including a capacitor which can ensure higher capacitance at the same annealing temperature, and also affect the semiconductor element formed under the capacitor in the manufacture of a semiconductor device having such a capacitor. There is an advantage that can be reduced more.
본 발명을 요약하면, 하부 전극, 유전막 및 상부 전극으로 이루어진 커패시터 형성 후 캐핑층을 형성하고 오직 유전막 결정화를 위한 열처리만을 실시하므로 열처리 공정 단계가 단순화되었다. 그러면서, 커패시터의 누설전류가 크게 감소하였으며. 동일한 열처리 온도에서 보다 높은 캐패시턴스를 획득하는 것이 가능하게 되었다.In summary, the heat treatment process step is simplified because the capping layer is formed after the formation of the capacitor consisting of the lower electrode, the dielectric film and the upper electrode, and only the heat treatment for the dielectric film crystallization is performed. As a result, the leakage current of the capacitor was greatly reduced. It has become possible to obtain higher capacitance at the same heat treatment temperature.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010047457A KR20030013123A (en) | 2001-08-07 | 2001-08-07 | Semiconductor device with capacitor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010047457A KR20030013123A (en) | 2001-08-07 | 2001-08-07 | Semiconductor device with capacitor and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030013123A true KR20030013123A (en) | 2003-02-14 |
Family
ID=27718187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010047457A KR20030013123A (en) | 2001-08-07 | 2001-08-07 | Semiconductor device with capacitor and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030013123A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206382A (en) * | 1992-01-30 | 1993-08-13 | Sharp Corp | Crystallization of ferroelectric film |
| KR19990037030A (en) * | 1997-10-17 | 1999-05-25 | 사와무라 시코 | Manufacturing Method of Semiconductor Device |
| KR20000022458A (en) * | 1996-07-09 | 2000-04-25 | 가나이 쓰도무 | Semiconductor memory and method for manufacturing the same |
-
2001
- 2001-08-07 KR KR1020010047457A patent/KR20030013123A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206382A (en) * | 1992-01-30 | 1993-08-13 | Sharp Corp | Crystallization of ferroelectric film |
| KR20000022458A (en) * | 1996-07-09 | 2000-04-25 | 가나이 쓰도무 | Semiconductor memory and method for manufacturing the same |
| KR19990037030A (en) * | 1997-10-17 | 1999-05-25 | 사와무라 시코 | Manufacturing Method of Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493040B1 (en) | Capacitor of a semiconductor device and manufacturing method whereof | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| KR100360413B1 (en) | Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment | |
| JP2000022111A (en) | Formation of capacitor for semiconductor element using high-temperature oxidation | |
| JP2001148377A (en) | Thin film forming device and method for forming capacitor for semiconductor element using the same | |
| KR100532434B1 (en) | Methods for manufacturing capacitor of semiconductor memory device | |
| KR100687904B1 (en) | Capacitor in semiconductor device and method of manufacturing of the same | |
| KR20020083772A (en) | capacitor of semiconductor device and method for fabricating the same | |
| KR20000044608A (en) | Method for forming platinum film for capacitor electrode of semiconductor element | |
| KR100468774B1 (en) | Method for manufacturing semiconductor device | |
| US6927166B2 (en) | Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed | |
| KR100333667B1 (en) | Method for fabricating capacitor of ferroelectric random access memory device | |
| KR100282459B1 (en) | Manufacturing method of ferroelectric ram capacitor | |
| KR20030013123A (en) | Semiconductor device with capacitor and method for manufacturing the same | |
| US20020019108A1 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP3317295B2 (en) | Manufacturing method of capacitive element | |
| KR100555483B1 (en) | Method of manufacturing capacitor including hydrogen annealing process for semiconductor device | |
| KR19980037961A (en) | Capacitor Manufacturing Method for Semiconductor Devices | |
| KR100398661B1 (en) | Manufacturing method of thin-films capacitor for integration devices | |
| KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
| KR20040082511A (en) | Semiconductor memory device and method for manufacturing the same | |
| KR100533991B1 (en) | Manufacturing method of high dielectric capacitor of semiconductor device | |
| KR100671605B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100321691B1 (en) | A method for forming capacitor having platinum electrode in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |