KR102194764B1 - Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof - Google Patents

Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof Download PDF

Info

Publication number
KR102194764B1
KR102194764B1 KR1020190062261A KR20190062261A KR102194764B1 KR 102194764 B1 KR102194764 B1 KR 102194764B1 KR 1020190062261 A KR1020190062261 A KR 1020190062261A KR 20190062261 A KR20190062261 A KR 20190062261A KR 102194764 B1 KR102194764 B1 KR 102194764B1
Authority
KR
South Korea
Prior art keywords
dielectric film
cycle
precursor
perovskite
lower electrode
Prior art date
Application number
KR1020190062261A
Other languages
Korean (ko)
Other versions
KR20200136575A (en
Inventor
안지훈
이승원
Original Assignee
한국해양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국해양대학교 산학협력단 filed Critical 한국해양대학교 산학협력단
Priority to KR1020190062261A priority Critical patent/KR102194764B1/en
Publication of KR20200136575A publication Critical patent/KR20200136575A/en
Application granted granted Critical
Publication of KR102194764B1 publication Critical patent/KR102194764B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L27/10808—
    • H01L27/1085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Abstract

본 발명은 2차원 페로브스카이트 유전막을 형성한 반도체 장치와 그의 제조 방법에 관한 것으로 하부전극 형성단계, 2차원 페로브스카이트 유전막이 증착되는 유전막 증착단계, 상부전극형성단계을 포함한 제조방법과 하부전극, 2차원 페로브스카이트 유전막, 상부전극을 포함한 반도체 장치로써 제1 전구물질, 제2 전구물질로 조성이 조절된 2차원 페로브스카이트 유전막을 원자층 증착법으로 증착하여 얇은 두께에도 특성 저하가 없는 2차원 페로브스카이트 유전막을 형성한 반도체 장치를 제조할 수 있도록 한다.The present invention relates to a semiconductor device in which a two-dimensional perovskite dielectric film is formed and a method of manufacturing the same. The manufacturing method and the lower electrode include a lower electrode formation step, a dielectric film deposition step in which a two-dimensional perovskite dielectric film is deposited, and an upper electrode formation step. As a semiconductor device including an electrode, a two-dimensional perovskite dielectric film, and an upper electrode, a two-dimensional perovskite dielectric film whose composition is controlled with a first precursor and a second precursor is deposited by atomic layer deposition to reduce properties even in thin thickness. It is possible to manufacture a semiconductor device in which a two-dimensional perovskite dielectric film is formed.

Description

2차원 페로브스카이트 유전막을 형성한 반도체 장치와 그의 제조 방법{SEMICONDUCTOR DEVICE INCLUDING A TWO-DIMENSIONAL PEROVSKITE DIELECTRIC FILM AND MANUFACTURING METHOD THEREOF}A semiconductor device having a two-dimensional perovskite dielectric film formed thereon, and a method for manufacturing the same TECHNICAL FIELD [SEMICONDUCTOR DEVICE INCLUDING A TWO-DIMENSIONAL PEROVSKITE DIELECTRIC FILM AND MANUFACTURING METHOD THEREOF}

본 발명은 2차원 페로브스카이트 유전막이 형성된 반도체 장치와 그 제조 방법에 관한 것으로, 좀 더 구체적으로는 안정적인 2차원 페로브스카이트 유전체를 원자층 증착법을 통해 증착하여 두께와 기능적인 면에서 더욱 고효율이 가능하도록 하는 2차원 페로브스카이트 유전막이 형성된 반도체 장치와 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device in which a two-dimensional perovskite dielectric film is formed and a method for manufacturing the same, and more specifically, a stable two-dimensional perovskite dielectric is deposited through atomic layer deposition to further increase the thickness and functionality. The present invention relates to a semiconductor device having a two-dimensional perovskite dielectric film that enables high efficiency and a method of manufacturing the same.

일반적으로, 디램(DRAM) 캐패시터(capacitor)의 등가산화막두께(equivalent oxide thickness, EOT)의 스케일링(scaling)은 디램의 지속적인 축소(shrinkage)를 어렵게하는 주요 기술중 하나이나 현재 디램에 사용되는 ZrO2, HfO2, Al2O3 또는 이들의 조합을 이용해서 등가산화막두께를 0.5nm 이하로 구현하는 것은 물리적으로 어려워 그 대안이 필요한 실정이다.In general, scaling of the equivalent oxide thickness (EOT) of a DRAM capacitor is one of the major technologies that makes continuous shrinkage of the DRAM difficult, but ZrO 2 currently used in DRAM , HfO 2 , Al 2 O 3 It is physically difficult to implement an equivalent oxide film thickness of 0.5 nm or less using a combination thereof or a situation where an alternative is needed.

또한 ITRS(International Technology Roadmap for Semiconductor)에서 차세대 고 유전율(high-k) 물질로 언급되고 있는 루타일 구조의 TiO2나 페로브스카이트 구조의 SrTiO3, BaSrTiO3 등과 같은 유전체는 평판캐패시터구조에서 등가산화막두께가 0.4nm로 구현된 결과가 발표된 바 있으나, 이들 소재는 유전체의 두께가 얇아지면서 그 결정화 특성이 열화되어 원하는 유전특성을 얻기가 어렵다. 따라서 실제 디램 캐패시터 구조에 탑재할 수 있는 두께범위에서 적용할 수 있는 새로운 유전체 소재에 대한 개발이 필요하다.In addition, a dielectric such as ITRS (International Technology Roadmap for Semiconductor) next-generation, high dielectric constant (high-k) of the rutile structure is mentioned in the materials TiO 2 or perovskite structure of SrTiO 3, BaSrTiO 3 at the equivalent in flat plate capacitor structure Although the results of implementing the oxide film thickness of 0.4 nm have been published, it is difficult to obtain the desired dielectric characteristics of these materials because the crystallization characteristics of these materials are deteriorated as the thickness of the dielectric decreases. Therefore, it is necessary to develop a new dielectric material that can be applied in a thickness range that can be mounted on an actual DRAM capacitor structure.

페로브스카이트는 부도체, 도체, 반도체, 초전도(절대온도시)현상까지 보이는 특별한 구조의 금속 산화물로서 반도체 장치에 이용하기에 장점을 가지는 물질이다. 특히 2차원 페로브스카이트는 상층과 하층이 안정화가 되어 얇은 두께에서도 기능을 잃지 않는다는 장점이 있다.Perovskite is a metal oxide with a special structure that shows nonconductors, conductors, semiconductors, and even superconductivity (at absolute temperature), and is a material that has advantages for use in semiconductor devices. In particular, two-dimensional perovskite has the advantage that the upper and lower layers are stabilized so that it does not lose its function even at a thin thickness.

기존에 2차원 페로브스카이트 결정구조의 유전박막은 화학적 박리법이나 랭뮤어블라젯(Langmuir-Blodgett)과 같은 습식(wet) 베이스의 공정으로만 형성이 가능했다. 하지만 습식공정(wet process)는 웨이퍼 스케일의 균일한 소재 증착이 어렵고 특히 디램 캐패시터와 같이 높은 종횡비를 갖는 구조물 내에서 등각(conformal) 형성이 불가능 하여 실제로 반도체 산업에서의 적용이 불가능한 공정이다.Conventionally, a dielectric thin film having a two-dimensional perovskite crystal structure could only be formed by a chemical exfoliation method or a wet-based process such as Langmuir-Blodgett. However, the wet process is a process that is practically impossible to apply in the semiconductor industry because it is difficult to deposit a uniform material on a wafer scale, and in particular, conformal formation in a structure having a high aspect ratio such as a DRAM capacitor is impossible.

2차원 페로브스카이트에 관련되어 연구된 다양한 기술들이 선행되어 있는데, '유사(Quasi)-2차원 페로브스카이트 발광 다이오드 및 이의 제조방법'이 이와 같은 기술에 해당된다.Various technologies researched related to two-dimensional perovskite have been preceded, and'Quasi-two-dimensional perovskite light-emitting diodes and their manufacturing method' correspond to such technologies.

상기 '유사(Quasi)-2차원 페로브스카이트 발광 다이오드 및 이의 제조방법'은 기판, 기판상에 위치하는 제1전극, 제1전극상에 위치하고 유사(Quasi)-2차원 페로브스카이트를 포함하는 발광층 및 제2전극으로 구성되어 박막의 불균일성 및 발광성이 개선된 페로브스카이트 발광층을 제공할 수 있으나 얇은 증착에는 한계가 있다. The'Quasi-2D perovskite light emitting diode and its manufacturing method' includes a substrate, a first electrode on the substrate, and a Quasi-2D perovskite placed on the first electrode. It is possible to provide a perovskite light-emitting layer having improved non-uniformity and light-emitting properties of a thin film by being composed of a light-emitting layer and a second electrode, but thin deposition is limited.

공개특허공보 10-2017-0136038 '유사(Quasi)-2차원 페로브스카이트 발광 다이오드 및 이의 제조방법'Unexamined Patent Publication 10-2017-0136038'Quasi two-dimensional perovskite light emitting diode and its manufacturing method'

본 발명은 이와 같은 종래 기술의 문제점을 개선하여, 얇은 두께로 유전특성의 발현 및 필수적 누설전류의 확보가 가능한 유전막이 형성된 반도체 장치와 그의 제조 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a semiconductor device in which a dielectric film is formed and a method of manufacturing the same, which is capable of expressing dielectric characteristics with a thin thickness and securing essential leakage current by improving the problems of the prior art.

상기한 목적을 달성하기 위하여 본 발명은 하부 전극이 형성되는 하부전극 형성단계; 상기 하부 전극의 상부에 원자층 증착법을 이용하여 2차원 페로브스카이트 유전막이 증착되는 유전막 증착단계; 및 상기 증착된 2차원 페로브스카이트 유전막의 상부에 상부전극이 형성되는 상부전극 형성단계; 를 포함하는 것을 특징으로 하는 2차원 페로브스카이트 유전막을 형성한 반도체 장치 제조 방법을 기술적 요지로 한다.In order to achieve the above object, the present invention provides a lower electrode forming step in which a lower electrode is formed; A dielectric film deposition step of depositing a 2D perovskite dielectric film on the lower electrode by using an atomic layer deposition method; And an upper electrode forming step of forming an upper electrode on the deposited 2D perovskite dielectric layer. A method of manufacturing a semiconductor device in which a two-dimensional perovskite dielectric film is formed is a technical gist.

그리고, 상기 유전막 증착단계는, 산소 및 아르곤 가스의 베이스 환경에서 제1 전구물질을 투입하여 상기 전극 표면에 흡착시킨 후 잔여 제1 전구물질을 제거하고, 이후 오존 또는 산화 플라즈마를 투입하여 상기 전극 표면에 흡착된 상기 제1 전구물질을 산화시킨 후 오존 또는 산화 플라즈마를 제거하여 제1 사이클을 수행하는 단계; 및 산소 및 아르곤 가스의 베이스 환경에서 제2 전구물질을 투입하여 상기 전극 표면에 흡착시킨 후 잔여 제2 전구물질을 제거하고, 이후 오존 또는 산화 플라즈마를 투입하여 상기 전극 표면에 흡착된 상기 제2 전구물질을 산화시킨 후 오존 또는 산화 플라즈마를 제거하여 제2 사이클을 수행하는 단계; 를 포함하고, 상기 제1 전구물질로 니오븀(Nb) 또는 탄탈럼(Ta)이 사용되고 상기 제2 전구물질로 스트론튬(Sr) 또는 칼슘(Ca)이 사용되거나, 상기 제1 전구물질로 스트론튬(Sr) 또는 칼슘(Ca)이 사용되고 상기 제2 전구물질로 니오븀(Nb) 또는 탄탈럼(Ta)이 사용되는 것을 특징으로 한다.In the dielectric film deposition step, a first precursor material is introduced in a base environment of oxygen and argon gas, adsorbed on the electrode surface, and then the remaining first precursor material is removed, and then ozone or oxidizing plasma is added to the electrode surface. Performing a first cycle by oxidizing the first precursor adsorbed on and removing ozone or oxidizing plasma; And a second precursor in a base environment of oxygen and argon gas and adsorbed to the electrode surface, and then the remaining second precursor is removed, and then ozone or oxidizing plasma is added to the second light bulb adsorbed on the electrode surface. Oxidizing the material and then removing ozone or oxidizing plasma to perform a second cycle; Including, niobium (Nb) or tantalum (Ta) is used as the first precursor, strontium (Sr) or calcium (Ca) is used as the second precursor, or strontium (Sr) is used as the first precursor. ) Or calcium (Ca) and niobium (Nb) or tantalum (Ta) as the second precursor.

또한, 본 발명은 상기 제1 사이클과 제2 사이클이 수행되는 횟수는 니오븀 옥사이드(Nb2O5) 또는 탄탈륨 옥사이드(Ta2O5) 20 내지 80 중량%, 스트론튬 옥사이드(SrO) 또는 칼슘옥사이드(CaO) 80 내지 20 중량%로 이루어진 유전막이 증착되도록 조절되는 것을 특징으로 한다.In addition, in the present invention, the number of times the first cycle and the second cycle are performed is niobium oxide (Nb 2 O 5 ) or tantalum oxide (Ta 2 O 5 ) 20 to 80% by weight, strontium oxide (SrO) or calcium oxide ( CaO) characterized in that it is controlled to deposit a dielectric film consisting of 80 to 20% by weight.

여기서, 상기 유전막 증착단계와 상부전극형성단계 사이에, 후속 급속 열처리, 레이저 중에서 선택된 어느 하나의 공정을 통해 상기 2차원 페로브스카이트 유전막의 결정화가 진행되는 결정화단계;를 포함하는 것을 특징으로 한다.And a crystallization step in which crystallization of the 2D perovskite dielectric film proceeds through any one selected from a subsequent rapid heat treatment and a laser between the dielectric film deposition step and the upper electrode formation step. .

그리고, 본 발명은 하부전극; 상기 하부전극의 상부에 원자층 증착법을 이용하여 증착된 2차원 페로브스카이트 유전막; 및 상기 2차원 페로브스카이트 유전막의 상부에 형성되는 상부전극; 을 포함하여 구성되는 것을 특징으로 하는 2차원 페로브스카이트 유전막을 형성한 반도체 장치를 기술적 요지로 한다.And, the present invention is a lower electrode; A two-dimensional perovskite dielectric film deposited on the lower electrode by using an atomic layer deposition method; And an upper electrode formed on the 2D perovskite dielectric layer. A semiconductor device in which a two-dimensional perovskite dielectric film is formed is a technical gist of the present invention.

여기서, 상기 2차원 페로브스카이트 유전막은, (Sr)x(Nb)yOz, (Sr)x(Ta)yOz, (Ca)x(Nb)yOz, (Ca)x(Ta)yOz 군에서 선택된 어느 하나의 소재가 유전체로 사용되는 것을 특징으로 한다.Here, the 2D perovskite dielectric layer is selected from the group (Sr)x(Nb)yOz, (Sr)x(Ta)yOz, (Ca)x(Nb)yOz, and (Ca)x(Ta)yOz. It is characterized in that any one material is used as a dielectric material.

본 발명에 의하면, 2차원 페로브스카이트 유전막을 실제로 디램 캐패시터와 같은 반도체 장치의 제조 공정에 적용할 수 있는 원자층 증착법으로 형성시키고 이를 소자화할 수 있다. 이에 따라, 얇은 유전막으로 유전특성을 발현하고 필수적 누설전류를 확보할 수 있는 반도체 장치를 제공할 수 있다. According to the present invention, a two-dimensional perovskite dielectric film can be formed by an atomic layer deposition method applicable to a manufacturing process of a semiconductor device such as a DRAM capacitor, and it can be elementized. Accordingly, it is possible to provide a semiconductor device capable of expressing dielectric properties with a thin dielectric film and securing essential leakage current.

또한, 종래의 습식 베이스의 공정으로는 2차원 페로브스카이트 유전막을 수백 nm에서 수 ㎛의 사이즈를 갖는 조각(flake)들의 집합으로 형성할 수 밖에 없지만, 본 발명에 의하면 2차원 페로브스카이트 유전막을 단절없이(continuous) 형성할 수 있다.In addition, the conventional wet-based process has no choice but to form a two-dimensional perovskite dielectric film as a set of flakes having a size of several hundred nm to several µm, but according to the present invention, a two-dimensional perovskite The dielectric film can be formed continuously.

도 1은 본 발명의 일 실시예에 따른 2차원 페로브스카이트 유전막을 형성한 반도체 장치 제조 방법의 흐름도
도 2는 도 1의 하부전극형성단계를 설명하기 위한 단면도
도 3은 도 1의 유전막 증착단계를 설명하기 위한 단면도
도 4는 도 1의 유전막 증착단계에서 증착되는 2차원 페로브스카이트 유전체의 결정구조의 사시도
도 5는 도 1의 유전막 증착단계를 수행하는 사이클을 설명하기 위한 그래프
도 6은 도 1의 유전막 증착단계에서 2차원 페로브스카이트 유전막을 형성하기 위한 조성 컨트롤을 보여주기 위한 그래프
도 7은 도 1의 유전막 증착단계를 통해 증착된 2차원 페로브스카이트 유전막의 결정성을 보여주기 위한 도면
도 8은 도 1의 유전막 증착단계를 통해 증착된 2차원 페로브스카이트 유전막의 유전상수와 누설전류 특성을 보여주기 위한 도면
도 9는 도 1의 결정화단계를 설명하기 위한 단면도
도 10은 본 발명의 일 실시예에 따른 2차원 페로브스카이트 유전막을 형성한 반도체 장치의 단면도1 is a flowchart of a method of manufacturing a semiconductor device in which a 2D perovskite dielectric layer is formed according to an exemplary embodiment of the present invention.
2 is a cross-sectional view for explaining a lower electrode forming step of FIG. 1
3 is a cross-sectional view for explaining the dielectric film deposition step of FIG. 1
4 is a perspective view of a crystal structure of a two-dimensional perovskite dielectric deposited in the dielectric film deposition step of FIG. 1
5 is a graph for explaining a cycle for performing the dielectric film deposition step of FIG. 1
6 is a graph showing composition control for forming a 2D perovskite dielectric layer in the dielectric layer deposition step of FIG. 1
7 is a diagram showing the crystallinity of a two-dimensional perovskite dielectric layer deposited through the dielectric layer deposition step of FIG. 1
FIG. 8 is a diagram showing dielectric constant and leakage current characteristics of a two-dimensional perovskite dielectric film deposited through the dielectric film deposition step of FIG. 1
9 is a cross-sectional view for explaining the crystallization step of FIG. 1
10 is a cross-sectional view of a semiconductor device in which a 2D perovskite dielectric film is formed according to an embodiment of the present invention.

이하 도면을 참조하여 본 발명에 관하여 살펴보기로 하며, 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명은 생략할 것이다.Hereinafter, the present invention will be described with reference to the drawings, and when it is determined that a detailed description of a related known technology or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. will be.

그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명을 설명하는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, terms to be described later are terms defined in consideration of functions in the present invention and may vary according to the intentions or customs of users and operators, and thus their definitions should be made based on the contents throughout the present specification describing the present invention.

도 1은 본 발명의 일 실시예에 따른 2차원 페로브스카이트 유전막을 형성한 반도체 장치 제조 방법의 흐름도이다. 도 1을 참고하면, 2차원 페로브스카이트 유전막을 형성한 반도체 장치는 하부전극 형성단계(S10), 유전막 증착단계(S20), 결정화단계(S30), 상부전극 형성단계(S40)의 흐름을 따라 제조된다.1 is a flowchart of a method of manufacturing a semiconductor device in which a 2D perovskite dielectric layer is formed according to an exemplary embodiment of the present invention. Referring to FIG. 1, in the semiconductor device in which the 2D perovskite dielectric film is formed, the flow of the lower electrode formation step (S10), the dielectric film deposition step (S20), the crystallization step (S30), and the upper electrode formation step (S40). Are manufactured according to

도 2는 도 1의 하부전극형성단계를 설명하기 위한 단면도이다. 도 2를 참조하면, 기판(2) 상부에 하부전극(100)이 형성된다. 하부전극은(100)은 디램 스토리지노드(storage node)에 포함될 수 있다. 그리고 형성되는 하부전극(100)의 형태는 종횡비(aspect ratio)가 가로보다 세로가 더 큰 실린더 구조로 형성된다. 그러나, 하부전극(100)을 다른 형태로 형성하는 것도 가능하다. 또한 하부전극(100)은 TiN, TaN, TaCN, Ru, RuO2, Ir, Ir02, SrRuO3 또는 이들의 조합으로 이루어진다.FIG. 2 is a cross-sectional view illustrating a lower electrode forming step of FIG. 1. Referring to FIG. 2, a lower electrode 100 is formed on a substrate 2. The lower electrode 100 may be included in a DRAM storage node. In addition, the formed lower electrode 100 has a cylindrical structure having a larger aspect ratio vertically than horizontally. However, it is also possible to form the lower electrode 100 in another shape. Further, the lower electrode 100 is made of TiN, TaN, TaCN, Ru, RuO2, Ir, Ir02, SrRuO3, or a combination thereof.

도 3은 도 1의 유전막 증착단계를 설명하기 위한 단면도이다. 도 3을 참조하면, 하부전극(100)의 상부에 원자층 증착법을 이용하여 2차원 페로브스카이트 유전막이 증착된다. 그러한 증착은 100~500℃의 공정온도 범위 및 0.01~100 Torr의 공정 압력범위 내에서 수행된다. 그리고, 그러한 증착에 의하여 하부전극(100)의 상부에는 2 내지 50nm 의 두께를 갖는 2차원 페로브스카이트 유전막이 형성된다. 3 is a cross-sectional view illustrating a dielectric film deposition step of FIG. 1. Referring to FIG. 3, a 2D perovskite dielectric film is deposited on the lower electrode 100 by using an atomic layer deposition method. Such deposition is performed within a process temperature range of 100 to 500°C and a process pressure range of 0.01 to 100 Torr. Further, a 2D perovskite dielectric film having a thickness of 2 to 50 nm is formed on the lower electrode 100 by such deposition.

일반적으로, 반도체 표면을 형성하기 위한 증착 방법에는 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), ALD(Atomical Vapor Deposition)등이 있다. PVD의 경우 물리 기상 증착법으로 증착하고자 하는 금속을 진공 속에서 기화시켜 방해물 없이 기판에 증착하는 기법이다. CVD의 경우 화학 기상 증착법으로 주로 Gas 반응 및 이온 등을 이용하여 웨이퍼나 기판에 피복하여 증착하는 방법이다. ALD는 원자층 증착법으로 반응원료를 각각 분리, 공급하여 반응가스 간 화학반응으로 형성된 입자를 웨이퍼 표면에 증착하고 박막을 형성한다. 이 중 원자층 증착법을 이용하면 매운 얇으며 균일한 두께의 막을 증착할 수 있고 우수한 스텝 커버리지(step coverage)를 가진다. In general, deposition methods for forming a semiconductor surface include Physical Vapor Deposition (PVD), Chemical Vapor Deposition (CVD), and Atomical Vapor Deposition (ALD). In the case of PVD, it is a technique of vaporizing metal to be deposited in a vacuum by physical vapor deposition and depositing it on a substrate without obstructions. In the case of CVD, it is a chemical vapor deposition method, which is a method of coating and depositing a wafer or substrate using mainly gas reactions and ions. In ALD, each reaction material is separated and supplied by an atomic layer deposition method to deposit particles formed by chemical reactions between reaction gases on the wafer surface to form a thin film. Among them, if the atomic layer deposition method is used, it is possible to deposit a very thin film with a uniform thickness and has excellent step coverage.

상기와 같은 하부전극(100)처럼 종횡비가 큰 구조에 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용할 경우에는 두께가 고르고 평탄하게 증착되는데 어려움이 있다. 그렇기에 유전막 증착단계(S20)에서는 원자층 증착법(ALD,Atomic Layer Deposition)이 사용되었는데 이는 균일한 증착 뿐만 아니라 기존의 PVD(Physical Vapor Deposition), CVD 증착법 보다 박막 도포성이 좋아 미세한 박막두께 조절이 가능하여 얇은 박막 도포가 가능하고, 불순물 오염 정도가 낮으며 낮은 온도에서도 공정이 용이하다는 장점이 있다. When using a chemical vapor deposition (CVD) method for a structure having a large aspect ratio, such as the lower electrode 100 as described above, it is difficult to deposit evenly and flatly. Therefore, in the dielectric film deposition step (S20), atomic layer deposition (ALD) was used. This is not only uniform deposition, but also has better thin film coating properties than conventional PVD (Physical Vapor Deposition) and CVD deposition methods, enabling fine control of thin film thickness. Therefore, it is possible to apply a thin film, the degree of impurity contamination is low, and the process is easy even at a low temperature.

도 4는 도 1의 유전막 증착단계에서 증착되는 2차원 페로브스카이트 유전체의 결정구조의 사시도 이다. 도 4를 참조하면, 2차원 페로브스카이트 유전체(1)는 상부와 하부가 안정화된 구조로 이루어져 얇은층으로 증착되어도 기능저하가 생기지 않는 안정적인 형태를 유지할 수 있다.4 is a perspective view of a crystal structure of a two-dimensional perovskite dielectric deposited in the dielectric film deposition step of FIG. 1. Referring to FIG. 4, the 2D perovskite dielectric 1 has a structure in which upper and lower portions are stabilized, so that even when deposited as a thin layer, a stable shape can be maintained without deterioration of function.

도 5는 도 1의 유전막 증착단계를 수행하는 사이클을 설명하기 위한 그래프이다. 도 5를 참조하면, 유전막 증착단계(S20)는 제1 사이클인 Nb2O5 유닛사이클(Unit-cycle)을 M회 수행하는 단계와 제2 사이클인 SrO 유닛사이클을 N회 수행하는 단계를 포함한다. M회의 제1 사이클과 N회의 제2 사이클은 하나의 수퍼사이클(Super-cycle)을 구성한다.5 is a graph for explaining a cycle in which the dielectric film deposition step of FIG. 1 is performed. Referring to FIG. 5, the dielectric film deposition step (S20) includes performing a first cycle, Nb 2 O 5 unit cycle, M times and performing a second cycle, SrO unit cycle, N times. do. The first cycle of M times and the second cycle of N times constitute one super-cycle.

제1 사이클은 산소 및 아르곤 가스의 베이스 환경에서 수행된다. 그래서, 제1 사이클의 시작시에는 그러한 베이스 환경의 조성을 위하여 산소 및 아르곤 가스의 주입이 시작된다. 산소 및 아르곤 가스는 제1 사이클의 베이스 환경을 유지하기 위하여 제1 사이클이 끝날때까지 지속적으로 주입된다. 제1 사이클의 베이스 환경을 조성하기 위한 산소 및 아르곤 가스의 주입이 시작됨과 동시에 제1 전구물질로서 니오븀(Nb)이 투입된다. 투입된 제1 전구물질은 전극 표면에 흡착된다. 이후 잔여 제1 전구물질을 제거하면(퍼지) 전극 표면에 흡착된 제1 전구물질만 남게 된다. 이후 오존을 주입하거나 산화 플라즈마 파워를 켜주어 반응 환경을 조성해주면 전극 표면에 흡착된 제1 전구물질의 산화가 이루어진다. 그러한 산화가 완료되면 오존 또는 산화 플라즈마의 제거가 이루어진다. The first cycle is carried out in a base environment of oxygen and argon gas. So, at the beginning of the first cycle, the injection of oxygen and argon gas is started to create such a base environment. Oxygen and argon gases are continuously injected until the end of the first cycle to maintain the base environment of the first cycle. Niobium (Nb) as a first precursor is introduced at the same time as the injection of oxygen and argon gas to create the base environment of the first cycle is started. The injected first precursor is adsorbed on the electrode surface. Thereafter, when the remaining first precursor is removed (purged), only the first precursor adsorbed on the electrode surface remains. Thereafter, when ozone is injected or oxidizing plasma power is turned on to create a reaction environment, the first precursor adsorbed on the electrode surface is oxidized. When such oxidation is completed, ozone or oxidation plasma is removed.

제2 사이클도 산소 및 아르곤 가스의 베이스 환경에서 수행된다. 그래서, 제2 사이클의 시작시에도 그러한 베이스 환경의 조성을 위하여 산소 및 아르곤 가스가 주입된다. 산소 및 아르곤 가스는 제2 사이클의 베이스 환경을 유지하기 위하여 제2 사이클이 끝날때까지 지속적으로 주입된다. 제2 사이클의 베이스 환경을 조성하기 위한 산소 및 아르곤 가스의 주입이 시작됨과 동시에 제2 전구물질로서 스트론튬(Sr)이 투입된다. 투입된 제2 전구물질은 전극 표면에 흡착된다. 이후 잔여 제2 전구물질을 제거하면(퍼지) 전극 표면에 흡착된 제2 전구물질만 남게 된다. 이후 오존을 주입하거나 산화 플라즈마 파워를 켜주어 반응 환경을 조성해주면 전극 표면에 흡착된 제2 전구물질의 산화가 이루어진다. 그러한 산화가 완료되면 오존 또는 산화 플라즈마의 제거가 이루어진다. The second cycle is also carried out in a base environment of oxygen and argon gas. Thus, even at the start of the second cycle, oxygen and argon gases are injected to create such a base environment. Oxygen and argon gases are continuously injected until the end of the second cycle to maintain the base environment of the second cycle. The injection of oxygen and argon gas to create the base environment of the second cycle is started, and strontium (Sr) is introduced as a second precursor. The injected second precursor is adsorbed on the electrode surface. Thereafter, when the remaining second precursor is removed (purged), only the second precursor adsorbed on the electrode surface remains. Thereafter, when ozone is injected or oxidizing plasma power is turned on to create a reaction environment, the second precursor material adsorbed on the electrode surface is oxidized. When such oxidation is completed, ozone or oxidation plasma is removed.

이하에서는, 일 예시로서, 5회의 제1 사이클과 2회의 제2 사이클로 구성된 수퍼사이클(즉, M=5이고 N=2인 수퍼사이클)이 수행되는 경우를 구체적으로 설명한다.Hereinafter, as an example, a case in which a supercycle consisting of five first cycles and two second cycles (ie, a supercycle of M=5 and N=2) is performed will be described in detail.

먼저, 제1 사이클의 베이스 환경을 조성하기 위한 산소 및 아르곤 가스의 주입이 시작되면서 제1 사이클이 시작된다. 산소 및 아르곤 가스는 제1 사이클의 베이스 환경을 유지하기 위하여 제1 사이클이 끝날때까지 지속적으로 주입된다. 산소 및 아르곤 가스의 주입이 시작되는 것과 동시에 초반 5초동안 제1 전구물질인 니오븀(Nb) 전구물질이 주입되어 전극 표면에 흡착된다. 이후 5초동안 전극 표면에 흡착되지 않고 남은 잔여 니오븀(Nb) 전구물질의 제거가 이루어진다(퍼지). 이후 5초동안 반응물(reactant)의 역할을 하는 플라즈마 파워가 켜지거나 오존이 주입되어 전극 표면에 산화니오븀(Nb2O5)이 형성된다. 이후 5초동안 플라즈마 또는 오존의 제거가 이루어진다. 이로써 제1 사이클의 1회 수행이 완료된다. 이러한 제1 사이클이 4회 더 반복 수행되어 총 5회 수행된다.First, the injection of oxygen and argon gas to create the base environment of the first cycle starts, and the first cycle starts. Oxygen and argon gases are continuously injected until the end of the first cycle to maintain the base environment of the first cycle. As soon as the injection of oxygen and argon gas is started, a niobium (Nb) precursor, which is a first precursor, is injected for the first 5 seconds and is adsorbed to the electrode surface. After that, the remaining niobium (Nb) precursors that are not adsorbed on the electrode surface are removed (purged) for 5 seconds. After that, for 5 seconds, the plasma power serving as a reactant is turned on or ozone is injected to form niobium oxide (Nb 2 O 5 ) on the electrode surface. After that, plasma or ozone is removed for 5 seconds. This completes one execution of the first cycle. This first cycle is repeated 4 more times, and a total of 5 times is performed.

제1 사이클이 총 5회 수행되고 나면, 제2 사이클의 베이스 환경을 조성하기 위한 산소 및 아르곤 가스의 주입이 시작되면서 제2 사이클이 시작된다. 산소 및 아르곤 가스는 제2 사이클의 베이스 환경을 유지하기 위하여 제2 사이클이 끝날때까지 지속적으로 주입된다. 산소 및 아르곤 가스의 주입이 시작되는 것과 동시에 초반 5초동안 제2 전구물질인 스트론튬(Sr) 전구물질이 주입되어 전극 표면에 흡착된다. 이후 5초동안 전극 표면에 흡착되지 않고 남은 잔여 스트론튬(Sr) 전구물질의 제거가 이루어진다(퍼지). 이후 5초동안 반응물(reactant)의 역할을 하는 플라즈마 파워가 켜지거나 오존이 주입되어 전극 표면에 산화스트론튬(SrO)이 형성된다. 이후 5초동안 플라즈마 또는 오존의 제거가 이루어진다. 이로써 제2 사이클의 1회 수행이 완료된다. 이러한 제2 사이클이 1회 더 반복 수행되어 총 2회 수행된다.After the first cycle is performed five times in total, the second cycle is started by starting the injection of oxygen and argon gas to create the base environment of the second cycle. Oxygen and argon gases are continuously injected until the end of the second cycle to maintain the base environment of the second cycle. At the same time as the injection of oxygen and argon gas is started, the second precursor strontium (Sr) precursor is injected for the first 5 seconds and is adsorbed to the electrode surface. After that, for 5 seconds, the remaining strontium (Sr) precursors remaining without being adsorbed on the electrode surface are removed (purged). After that, plasma power serving as a reactant is turned on for 5 seconds or ozone is injected to form strontium oxide (SrO) on the electrode surface. After that, plasma or ozone is removed for 5 seconds. This completes one execution of the second cycle. This second cycle is repeated once more, and is performed twice in total.

도5의 실시예에서는 제1 사이클에서 제1 전구물질로서 니오븀(Nb)이 사용되고 제2 사이클에서 제2 전구물질로서 스트론튬(Sr)이 사용되었다. 그러나, 제1 사이클에서 제1 전구물질로서 니오븀(Nb) 대신에 탄탈럼(Ta)이 사용될 수도 있고, 제2 사이클에서 제2 전구물질로서 스트론튬(Sr) 대신에 칼슘(Ca)이 사용될 수도 있다.In the embodiment of FIG. 5, niobium (Nb) is used as the first precursor material in the first cycle and strontium (Sr) is used as the second precursor material in the second cycle. However, tantalum (Ta) may be used instead of niobium (Nb) as the first precursor in the first cycle, and calcium (Ca) may be used instead of strontium (Sr) as the second precursor in the second cycle. .

또한, 도5의 실시예에서는 니오븀(Nb)이 제1 사이클에서 제1 전구물질로서 먼저 사용되고 스트론튬(Sr)이 제2 사이클에서 제2 전구물질로서 나중에 사용되었다. 그러나, 스트론튬(Sr)이 제1 사이클에서 제1 전구물질로서 먼저 사용되고 니오븀(Nb)이 제2 사이클에서 제2 전구물질로서 나중에 사용될 수도 있다. Further, in the embodiment of Fig. 5, niobium (Nb) was first used as a first precursor in the first cycle and strontium (Sr) was used later as a second precursor in the second cycle. However, strontium (Sr) may be used first as a first precursor in the first cycle and niobium (Nb) may be used later as a second precursor in the second cycle.

이 때도 스트론튬(Sr) 대신에 칼슘(Ca)이 사용될 수 있고 니오븀(Nb) 대신에 탄탈럼(Ta)이 사용될 수 있다.In this case, calcium (Ca) may be used instead of strontium (Sr), and tantalum (Ta) may be used instead of niobium (Nb).

또한, 도5의 실시예에서는 반응 환경을 조성하기 위한 반응물(reactant)로서 오존 또는 플라즈마가 사용되었는데, 그러한 반응 원료로는 물, 과수, 오존 또는 이들의 조합, 그리고 이들을 이용한 플라즈마가 사용될 수 있다. In addition, in the embodiment of FIG. 5, ozone or plasma was used as a reactant for creating a reaction environment, and water, fruit water, ozone, or a combination thereof, and plasma using these may be used as the reaction raw material.

또한, 도5의 실시예에서 사용된 전구물질은 유기물과 결합하여 금속유기화합물의 형태로 사용될 수 있다. In addition, the precursor material used in the embodiment of FIG. 5 may be used in the form of a metal-organic compound by combining with an organic material.

유전막 증착단계(S20)에서 증착되는 2차원 페로브스카이트 유전막의 조성은 니오븀(Nb)(또는 탄탈럼(Ta))과 스트론튬(Sr)(또는 칼슘(Ca)) 중에서 어느 것을 제1 사이클에서 사용하고 어느 것을 제2 사이클에서 사용할 것인지의 순서와 제1 사이클과 제2 사이클을 각각 몇회씩 수행할 것인지의 횟수에 따라 조절될 수 있다.The composition of the two-dimensional perovskite dielectric film deposited in the dielectric film deposition step (S20) is one of niobium (Nb) (or tantalum (Ta)) and strontium (Sr) (or calcium (Ca)) in the first cycle. It can be adjusted according to the order of use and which one to use in the second cycle, and the number of times to perform each of the first and second cycles.

그 순서와 횟수는 니오븀 옥사이드(Nb2O5)의 비율이 20 내지 80 중량%이고 스트론튬 옥사이드(SrO)의 비율이 그의 잔여 비율 만큼인 80 내지 20 중량%인 범위 내에서 상황에 맞게 조성된 유전막이 증착되도록 조절될 수 있다. 보편적으로는, 그 순서와 횟수는 니오븀(Nb):스트론튬(Sr) = 3:2 의 조성이 이루어 질 수 있도록 조절된다. 그러나, 이 횟수와 순서는 시스템마다 달라질 수 있다.The order and number of times is a dielectric film formed according to the situation within the range of 20 to 80% by weight of niobium oxide (Nb 2 O 5 ) and 80 to 20% by weight of the remaining proportion of strontium oxide (SrO) Can be adjusted so that it is deposited. Typically, the order and number of times are adjusted so that a composition of niobium (Nb): strontium (Sr) = 3:2 is achieved. However, this number and sequence may vary from system to system.

도 6은 도1의 유전막 증착단계에서 2차원 페로브스카이트 유전막을 형성하기 위한 조성 컨트롤을 보여주기 위한 그래프이다. 도 6을 참조하면, 제1 전구물질로서 니오븀(Nb)이 사용되는 M회의 제1 사이클과 제2 전구물질로서 스트론튬(Sr)이 사용되는 N회의 제2 사이클로 구성되는 수퍼사이클에 있어서, 수퍼사이클 내의 스트론튬 사이클 비율(Sr cycle ration)인 N/(M+N)에 따른 2차원 페로브스카이트 유전막 내의 스트론튬 조성비(Sr atomic concentration)의 변화가 도시되어 있다. 6 is a graph showing composition control for forming a 2D perovskite dielectric layer in the dielectric layer deposition step of FIG. 1. Referring to FIG. 6, in a supercycle consisting of a first cycle of M times in which niobium (Nb) is used as a first precursor and a second cycle of N times in which strontium (Sr) is used as a second precursor, the supercycle A change in the strontium composition ratio (Sr atomic concentration) in the two-dimensional perovskite dielectric film according to N/(M+N), which is the Sr cycle ration of the inside, is shown.

그와 같이, 유전막 증착단계(S20)에서 증착되는 2차원 페로브스카이트 유전막의 조성은 제1 사이클과 제2 사이클을 각각 몇회씩 수행할 것인지의 횟수에 따라 조절될 수 있다.As such, the composition of the 2D perovskite dielectric film deposited in the dielectric film deposition step S20 may be adjusted according to the number of times each of the first cycle and the second cycle are performed.

예를 들어, 스트론튬 조성비가 0.4% (가로 파란점선) 이고 그에 따라 니오븀 조성비가 0.6%인 2차원 페로브 스카이트 유전막을 형성하기 위해서는 스트론튬 사이클 비율인 N/(M+N)이 0.3 정도가 되도록 M과 N을 설정할 수 있다. M은 5이고 N은 2일 때 N/(M+N)이 0.3 에 근접하므로, 5회의 제1 사이클과 2회의 제2 사이클로 구성되는 수퍼사이클을 수행하면 스트론튬 조성비가 약 0.4%이고 니오븀 조성비가 0.6%인 2차원 페로브스카이트 유전막이 형성될 수 있다. For example, in order to form a two-dimensional perovskite dielectric film with a strontium composition ratio of 0.4% (horizontal blue dotted line) and a niobium composition ratio of 0.6%, the strontium cycle ratio N/(M+N) should be about 0.3. M and N can be set. When M is 5 and N is 2, N/(M+N) is close to 0.3, so if you perform a supercycle consisting of 5 first cycles and 2 second cycles, the strontium composition ratio is about 0.4% and the niobium composition ratio is A 0.6% 2D perovskite dielectric film may be formed.

도 7은 도1의 유전막 증착단계를 통해 증착된 2차원 페로브스카이트 유전막의 결정성을 보여주기 위한 도면이다. 도7의 (a)는 유전막 증착단계(S20)를 통해 앞에서 예시한 바와 같이 스트론튬 조성비가 0.4% 이고 니오븀 조성비가 0.6%인 유전막을 코팅했을 때 그 유전막을 XRD 분석하여 도출된 그래프이고, 도7의 (b)는 그 유전막의 투과전자현미경(TEM) 사진이다.7 is a diagram showing the crystallinity of a 2D perovskite dielectric layer deposited through the dielectric layer deposition step of FIG. 1. 7A is a graph derived by XRD analysis of the dielectric layer when a dielectric layer having a strontium composition ratio of 0.4% and a niobium composition ratio of 0.6% is coated as exemplified above through the dielectric layer deposition step (S20). (B) of is a transmission electron microscope (TEM) photograph of the dielectric film.

도7의 (a)에 도시된 그래프의 피크치들로부터 도1의 유전막 증착단계를 통해 증착된 유전막은 2차원 페로브스카이트 유전막임을 확인할 수 있다. 그리고, 도7의 (b)에 도시된 바와 같이 도1의 유전막 증착단계를 통해 증착된 유전막은 면간 거리가 0.39nm로 2차원 층상 구조가 관찰됨을 확인할 수 있다. From the peak values of the graph shown in FIG. 7A, it can be seen that the dielectric layer deposited through the dielectric layer deposition step of FIG. 1 is a 2D perovskite dielectric layer. In addition, as shown in (b) of FIG. 7, it can be seen that the dielectric film deposited through the dielectric film deposition step of FIG. 1 has a two-dimensional layered structure with an inter-planar distance of 0.39 nm.

일반적으로, 고유전율을 갖는 3차원 구조의 페로브스카이트 박막(SrTiO3, BaTiO3, 또는 이들의 조합)은 막의 두께가 감소함에 따라 유전특성이 크게 저하된다. 그러나, 유전막 증착단계(S20)를 통해 증착된 2차원 페로브 스카이트 유전막은 평면내(in-plane)에서의 결정결합만이 존재하여 두께에 상관없이 일정한 유전특성을 유지할 수 있다. 기존 논문에 따르면 니오븀(Nb) 기반의 2차원 층상의 페로브스카이트 결정 유전막은 두께가 약 4.5 nm의 매우 얇은 상태에서도 210 정도의 매우 큰 유전특성을 갖고 디램 캐패시터에 적용하는데 있어서 누설전류 특성도 안정적이라는 보고가 있다. In general, a perovskite thin film having a three-dimensional structure having a high dielectric constant (SrTiO 3 , BaTiO 3 , or a combination thereof) significantly deteriorates as the thickness of the film decreases. However, the two-dimensional perovskite dielectric film deposited through the dielectric film deposition step (S20) can maintain a constant dielectric characteristic regardless of the thickness since only crystal bonds exist in the plane. According to the previous paper, a niobium (Nb)-based two-dimensional layered perovskite crystal dielectric film has a very large dielectric characteristic of about 210 even in a very thin state of about 4.5 nm in thickness, and the leakage current characteristic is also applied to a DRAM capacitor. There are reports that it is stable.

도 8은 도 1의 유전막 증착단계를 통해 증착된 2차원 페로브스카이트 유전막의 유전상수와 누설전류 특성을 보여주기 위한 도면이다. 일반적으로, 디램(DRAM) 캐패시터에 사용가능한 유전막의 스펙으로는 양호한 유전율을 갖는 것과 전압이 0.7V일 때 10-7 A/cm2 내외의 누설전류를 가지는 것을 들 수 있다. 도 8에 도시된 바와 같이, 유전막 증착단계(S20)에서 증착된 2차원 페로브스카이트 유전막은 그러한 스펙을 만족하여 디램 캐패시터에 사용가능하다.FIG. 8 is a diagram showing dielectric constant and leakage current characteristics of a 2D perovskite dielectric layer deposited through the dielectric layer deposition step of FIG. 1. In general, specifications of dielectric films usable for DRAM capacitors include those having a good dielectric constant and those having a leakage current of about 10 -7 A/cm 2 when the voltage is 0.7V. As shown in FIG. 8, the 2D perovskite dielectric film deposited in the dielectric film deposition step (S20) satisfies such specifications and can be used for a DRAM capacitor.

먼저, 도8의 (a)는 유전막 증착단계(S20)를 통해 증착된 유전막의 스트론튬 조성비(Sr atomic concentration)에 따른 유전율(Dielectric constant)이 도시된 그래프이다. 도8의 (a)를 참조하면, 유전막 증착단계(S20)를 통해 증착된 유전막은 20 이상의 고유전율을 갖는다. 특히, 유전막 증착단계(S20)를 통해 증착된 유전막은 앞에서 예시한 바와 같이 스트론튬 조성비가 0.4% 이고 니오븀 조성비가 0.6%일 때는 100을 넘는 유전율을 갖는다. 이와 같이, 유전막 증착단계(S20)를 통해 증착된 유전막은 2차원 페로브스카이트를 형성하도록 조성된 유전막이면서 디램 캐패시터에서 요구되는 양호한 유전율을 갖는 유전막이다. First, (a) of FIG. 8 is a graph showing the dielectric constant according to the strontium composition ratio (Sr atomic concentration) of the dielectric film deposited through the dielectric film deposition step (S20). Referring to FIG. 8A, the dielectric film deposited through the dielectric film deposition step S20 has a high dielectric constant of 20 or more. In particular, the dielectric film deposited through the dielectric film deposition step (S20) has a dielectric constant of more than 100 when the strontium composition ratio is 0.4% and the niobium composition ratio is 0.6%, as illustrated above. As described above, the dielectric film deposited through the dielectric film deposition step (S20) is a dielectric film formed to form a two-dimensional perovskite and a dielectric film having a good dielectric constant required for a DRAM capacitor.

다음으로, 도8의 (b)는 앞에서 예시한 바와 같이 스트론튬 조성비가 0.4% 이고 니오븀 조성비가 0.6%인 유전막을 증착했을 때 그 유전막의 누설전류 특성을 보여주는 그래프이다. 도8의 (b)를 참조하면, 그 유전막은 전압이 0.7V 일 때 10-7 A/cm2 내외의 누설전류를 갖는다. 따라서, 그 유전막은 디램 캐패시터에서 요구되는 누설전류 특성을 갖는 유전막임을 확인할 수 있다.Next, FIG. 8B is a graph showing the leakage current characteristics of the dielectric film when a dielectric film having a strontium composition ratio of 0.4% and a niobium composition ratio of 0.6% is deposited as illustrated above. Referring to FIG. 8B, the dielectric film has a leakage current of about 10 -7 A/cm 2 when the voltage is 0.7V. Accordingly, it can be seen that the dielectric film is a dielectric film having a leakage current characteristic required by a DRAM capacitor.

도 9는 도 1의 결정화단계를 설명하기 위한 단면도이다. 도9를 참조하면, 하부전극(100)의 상부에 증착된 2차원 페로브스카이트 유전막(200)이 결정화된다. 그러한 결정화는 후속 급속 열처리, 레이저 등의 공정을 통해 진행된다. 그러나, 결정화 단계(S30)는 증착된 2차원 페로브스카이트 유전막에 대한 후처리 단계로서, 필수적인 단계는 아니어서 생략될 수도 있다.9 is a cross-sectional view for explaining a crystallization step of FIG. 1. Referring to FIG. 9, a 2D perovskite dielectric layer 200 deposited on the lower electrode 100 is crystallized. Such crystallization proceeds through a subsequent rapid heat treatment, laser, or other process. However, the crystallization step S30 is a post-treatment step for the deposited 2D perovskite dielectric film, and may be omitted because it is not an essential step.

결정화 단계(S30) 이후에는 도 1의 상부전극 형성단계(S40)가 수행된다. 상부전극 형성단계(S40)에서는 2차원 페로브스카이트 유전막(200)의 상부에 상부전극이 형성된다. 상부전극은 TiN, TaN, TaCN, Ru, RuO2, Ir, IrO2, SrRuO3 또는 이들의 조합으로 이루어진다. After the crystallization step S30, the upper electrode forming step S40 of FIG. 1 is performed. In the upper electrode forming step S40, an upper electrode is formed on the 2D perovskite dielectric layer 200. The upper electrode is made of TiN, TaN, TaCN, Ru, RuO 2 , Ir, IrO 2 , SrRuO 3 or a combination thereof.

상부전극 형성단계(S40)가 완료됨에 따라 금속(metal)-절연체(insulator)-금속(metal) 구조의 캐패시터로 사용될 수 있는 반도체 장치가 형성된다. 그 반도체 장치는 특히 디램 캐패시터로 사용될 수 있다.As the upper electrode forming step S40 is completed, a semiconductor device that can be used as a capacitor having a metal-insulator-metal structure is formed. The semiconductor device can be used in particular as a DRAM capacitor.

도 10은 본 발명의 일 실시예에 따른 2차원 페로브스카이트 유전막을 형성한 반도체 장치의 단면도이다. 도 10을 참조하면, 본 발명의 일 실시예에 따른 2차원 페로브스카이트 유전막을 형성한 반도체 장치는 하부전극(100), 2차원 페로브스카이트 유전막(200), 상부전극(300)을 포함한다. 10 is a cross-sectional view of a semiconductor device in which a 2D perovskite dielectric layer is formed according to an exemplary embodiment of the present invention. Referring to FIG. 10, a semiconductor device in which a 2D perovskite dielectric layer is formed according to an embodiment of the present invention includes a lower electrode 100, a 2D perovskite dielectric layer 200, and an upper electrode 300. Include.

하부전극(100)은 기판(2)의 상부에 형성된 것이다. 하부전극(100)은 TiN, TaN, TaCN, Ru, RuO2, Ir, Ir02, SrRuO3 또는 이들의 조합으로 이루어진다. 하부전극(100)은 도1의 하부전극 형성단계(S10)에 의해 형성될 수 있다. The lower electrode 100 is formed on the substrate 2. The lower electrode 100 is made of TiN, TaN, TaCN, Ru, RuO2, Ir, Ir02, SrRuO3, or a combination thereof. The lower electrode 100 may be formed by the lower electrode forming step S10 of FIG. 1.

2차원 페로브스카이트 유전막(200)은 하부전극(100)의 상부에 원자층 증착법을 이용하여 2 내지 50 nm의 두께로 증착된 것이다. 2차원 페로브스카이트 유전막(200)은 (Sr)x(Nb)yOz, (Sr)x(Ta)yOz, (Ca)x(Nb)yOz, (Ca)x(Ta)yOz 군에서 선택된 어느 하나의 소재가 유전체로 사용된 것이다. 이 소재들은 2차원 페로브스카이트 소재 중에서도 반도체 공정에 친화적이며 상유전특성(paraelectric property)을 갖고 얇은 두께에서도 우수한 전기적 특성을 갖는 소재들이다. 여기서, x:y는 2:8에서 8:2 사이의 범위를 갖으며, 이때 산소의 함량 z는 x의 2배에서 7배 범위의 값을 갖는다. 2차원 페로브스카이트 유전막(200)은 도1의 유전막 증착단계(S20)에 의해 형성될 수 있고 도1의 결정화 단계(S30)에 의해 결정화될 수 있다. The 2D perovskite dielectric layer 200 is deposited on the lower electrode 100 to a thickness of 2 to 50 nm using an atomic layer deposition method. The 2D perovskite dielectric layer 200 is selected from the group of (Sr)x(Nb)yOz, (Sr)x(Ta)yOz, (Ca)x(Nb)yOz, and (Ca)x(Ta)yOz. One material was used as the dielectric. Among the two-dimensional perovskite materials, these materials are friendly to semiconductor processes, have paraelectric properties, and have excellent electrical properties even in thin thickness. Here, x:y has a range from 2:8 to 8:2, wherein the oxygen content z has a value in the range of 2 to 7 times of x. The 2D perovskite dielectric layer 200 may be formed by the dielectric layer deposition step (S20) of FIG. 1 and may be crystallized by the crystallization step (S30) of FIG.

상부전극(300)은 2차원 페로브스카이트 유전막(200)의 상부에 형성된 것이다. 상부전극(300)은 TiN, TaN, TaCN, Ru, RuO2, Ir, IrO2, SrRuO3 또는 이들의 조합으로 이루어진다. 상부전극(300)은 도1의 상부전극 형성단계(S40)에 의해 형성될 수 있다. The upper electrode 300 is formed on the 2D perovskite dielectric layer 200. The upper electrode 300 is made of TiN, TaN, TaCN, Ru, RuO2, Ir, IrO2, SrRuO3, or a combination thereof. The upper electrode 300 may be formed by the upper electrode forming step S40 of FIG. 1.

이와 같은 반도체 장치는 금속(metal)-절연체(insulator)-금속(metal) 구조의 캐패시터로 사용될 수 있고, 특히 디램 캐패시터로 사용될 수 있다. 이상 본 발명의 설명을 위하여 도시된 도면은 본 발명이 구체화되는 하나의 실시예로서 도면에 도시된 바와 같이 본 발명의 요지가 실현되기 위하여 다양한 형태의 조합이 가능함을 알 수 있다.Such a semiconductor device may be used as a capacitor having a metal-insulator-metal structure, and in particular, may be used as a DRAM capacitor. As shown in the drawings, the drawings shown for the description of the present invention are one embodiment in which the present invention is embodied, and as shown in the drawings, it can be seen that combinations of various forms are possible in order to realize the subject matter of the present invention.

따라서 본 발명은 상기한 실시예에 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.Therefore, the present invention will be said to have the technical spirit of the present invention to the extent that various modifications can be implemented by anyone of ordinary skill in the field to which the present invention belongs without departing from the above-described embodiments.

이상 본 발명의 설명을 위하여 도시된 도면은 본 발명이 구체화되는 하나의 실시예로서 도면에 도시된 바와 같이 본 발명의 요지가 실현되기 위하여 다양한 형태의 조합이 가능함을 알 수 있다.As shown in the drawings, the drawings shown for the description of the present invention are one embodiment in which the present invention is embodied, and as shown in the drawings, it can be seen that combinations of various forms are possible in order to realize the subject matter of the present invention.

따라서 본 발명은 상기한 실시예에 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.Therefore, the present invention will be said to have the technical spirit of the present invention to the extent that various modifications can be implemented by anyone of ordinary skill in the field to which the present invention belongs without departing from the above-described embodiments.

1 : 2차원 페로브스카이트 유전체
2 : 기판
10 : 하부전극 형성단계
20 : 유전막 증착단계
30 : 결정화단계
40 : 상부전극 형성단계
100 : 하부전극
200 : 2차원 페로브스카이트 유전막
300 : 상부전극1: 2D perovskite genome
2: substrate
10: lower electrode formation step
20: dielectric film deposition step
30: crystallization step
40: upper electrode formation step
100: lower electrode
200: 2D perovskite dielectric film
300: upper electrode

Claims (6)

하부 전극이 형성되는 하부전극 형성단계;
상기 하부 전극의 상부에 원자층 증착법을 이용하여 2차원 페로브스카이트 유전막이 증착되는 유전막 증착단계; 및
상기 증착된 2차원 페로브스카이트 유전막의 상부에 상부전극이 형성되는 상부전극 형성단계; 를 포함하고,
상기 유전막 증착단계는,
산소 및 아르곤 가스가 지속적으로 주입되는 베이스 환경에서 제1 전구물질을 투입하여 상기 하부전극 표면에 흡착시킨 후 잔여 제1 전구물질을 제거하고, 이후 오존 또는 산화 플라즈마를 투입하여 상기 전극 표면에 흡착된 상기 제1 전구물질을 산화시킨 후 오존 또는 산화 플라즈마를 제거하여 제1 사이클을 수행하는 단계; 및
산소 및 아르곤 가스가 지속적으로 주입되는 베이스 환경에서 제2 전구물질을 투입하여 상기 하부전극 표면에 흡착시킨 후 잔여 제2 전구물질을 제거하고, 이후 오존 또는 산화 플라즈마를 투입하여 상기 전극 표면에 흡착된 상기 제2 전구물질을 산화시킨 후 오존 또는 산화 플라즈마를 제거하여 제2 사이클을 수행하는 단계; 를 포함하되, 제1 사이클을 구성하는 유닛 사이클의 M회 수행이 끝난 후 제2 사이클을 구성하는 유닛 사이클의 N회 수행이 진행되되, M회의 제1 사이클과 N회의 제2 사이클이 하나의 수퍼사이클을 구성하는 것을 특징으로 하고,
상기 제1 전구물질로 니오븀(Nb) 또는 탄탈럼(Ta)이 사용되고 상기 제2 전구물질로 스트론튬(Sr) 또는 칼슘(Ca)이 사용되거나, 상기 제1 전구물질로 스트론튬(Sr) 또는 칼슘(Ca)이 사용되고 상기 제2 전구물질로 니오븀(Nb) 또는 탄탈럼(Ta)이 사용되는 것을 특징으로 하며,
상기 제1 사이클과 제2 사이클이 수행되는 횟수는 니오븀 옥사이드(Nb2O5) 또는 탄탈륨 옥사이드(Ta2O5) 20 내지 80 중량%, 스트론튬 옥사이드(SrO) 또는 칼슘옥사이드(CaO) 80 내지 20 중량%로 이루어진 유전막이 증착되도록 조절되는 것을 특징으로 하는 2차원 페로브스카이트 유전막을 형성한 반도체 장치 제조 방법.
A lower electrode forming step in which a lower electrode is formed;
A dielectric film deposition step of depositing a 2D perovskite dielectric film on the lower electrode by using an atomic layer deposition method; And
An upper electrode forming step of forming an upper electrode on the deposited 2D perovskite dielectric layer; Including,
The dielectric film deposition step,
In a base environment where oxygen and argon gas are continuously injected, a first precursor is added to the surface of the lower electrode and then the remaining first precursor is removed, and then ozone or oxidizing plasma is added to the electrode surface. Performing a first cycle by oxidizing the first precursor and then removing ozone or oxidizing plasma; And
In a base environment in which oxygen and argon gas are continuously injected, a second precursor is added to the lower electrode surface, and then the remaining second precursor is removed, and then ozone or oxidizing plasma is added to the electrode surface. Performing a second cycle by oxidizing the second precursor and removing ozone or oxidizing plasma; Including, but after M times of the unit cycle constituting the first cycle is performed, N times of the unit cycle constituting the second cycle are performed, but the first cycle of M times and the second cycle of N times are one super It is characterized in that it constitutes a cycle,
Niobium (Nb) or tantalum (Ta) is used as the first precursor, strontium (Sr) or calcium (Ca) is used as the second precursor, or strontium (Sr) or calcium ( Ca) is used and niobium (Nb) or tantalum (Ta) is used as the second precursor,
The number of times the first and second cycles are performed is niobium oxide (Nb 2 O 5 ) or tantalum oxide (Ta 2 O 5 ) 20 to 80% by weight, strontium oxide (SrO) or calcium oxide (CaO) 80 to 20 A method of manufacturing a semiconductor device with a 2D perovskite dielectric film, characterized in that it is controlled to deposit a dielectric film made up of weight %.
 삭제delete 삭제delete 제 1항에 있어서,
상기 유전막 증착단계와 상부전극 형성단계 사이에,
후속 급속 열처리, 레이저 중에서 선택된 어느 하나의 공정을 통해 상기 2차원 페로브스카이트 유전막의 결정화가 진행되는 결정화단계;를 포함하는 것을 특징으로 하는 2차원 페로브스카이트 유전막을 형성한 반도체 장치 제조 방법.
The method of claim 1,
Between the dielectric film deposition step and the upper electrode formation step,
A method for manufacturing a semiconductor device including a subsequent rapid heat treatment and a crystallization step in which crystallization of the 2D perovskite dielectric layer proceeds through any one process selected from a laser. .
 삭제delete 삭제delete
KR1020190062261A 2019-05-28 2019-05-28 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof KR102194764B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190062261A KR102194764B1 (en) 2019-05-28 2019-05-28 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190062261A KR102194764B1 (en) 2019-05-28 2019-05-28 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20200136575A KR20200136575A (en) 2020-12-08
KR102194764B1 true KR102194764B1 (en) 2020-12-23

Family

ID=73779017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062261A KR102194764B1 (en) 2019-05-28 2019-05-28 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102194764B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023877B (en) * 2021-11-03 2023-07-11 陕西科技大学 Perovskite thin film memristor based on doped two-dimensional halide and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074172A (en) * 2008-09-22 2010-04-02 Imec Method of forming memory cell including capacitor that includes strontium titanate based dielectric layer, and device obtained therefrom

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555483B1 (en) * 1999-09-03 2006-03-03 삼성전자주식회사 Method of manufacturing capacitor including hydrogen annealing process for semiconductor device
KR100372018B1 (en) * 2000-04-25 2003-02-14 주식회사 에버테크 Capacitor of semiconductor memory device and the manufacturing method thereof
KR100427030B1 (en) * 2001-08-27 2004-04-14 주식회사 하이닉스반도체 Method for forming film with muli-elements and fabricating capacitor using the same
KR20080038713A (en) * 2006-10-31 2008-05-07 삼성전자주식회사 Method of manufacturing capacitor using atomic layer deposition
US20080118731A1 (en) * 2006-11-16 2008-05-22 Micron Technology, Inc. Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
KR101046729B1 (en) * 2008-04-30 2011-07-05 주식회사 하이닉스반도체 Capacitors and their manufacturing methods
KR20170136038A (en) 2016-05-30 2017-12-11 포항공과대학교 산학협력단 Quasi-2 dimension perovskite light emitting device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074172A (en) * 2008-09-22 2010-04-02 Imec Method of forming memory cell including capacitor that includes strontium titanate based dielectric layer, and device obtained therefrom

Also Published As

Publication number Publication date
KR20200136575A (en) 2020-12-08

Similar Documents

Publication Publication Date Title
KR101123433B1 (en) Method of forming a structure having a high dielectric constant and a structure having a high dielectric constant
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
JP2009059889A (en) Capacitor and its manufacturing method
US20110027465A1 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US10854709B2 (en) Semiconductor device and method of manufacturing the same
US6821845B1 (en) Semiconductor device and method for manufacturing the same
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
KR100382149B1 (en) Formation method for Sr-Ta-O thin films
KR102194764B1 (en) Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof
KR100687760B1 (en) Insulator experiencing abruptly metal-insulator transition and method of manufacturing the same, device using the insulator
KR101060740B1 (en) Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
KR101116166B1 (en) Capacitor for semiconductor device and method of fabricating the same
KR100716642B1 (en) Capacitor in dielectric and method for fabricating of the same
KR100996884B1 (en) Semiconductor device empolying an oxide layer prepared by ecr-ald, preparation method thereof and the uses therof
KR100445625B1 (en) Method of Making Bismuth Compound and Dielectric Material of Bismuth
Ahn et al. Effect of Al2O3 insertion on the electrical properties of SrTiO3 thin films: A comparison between Al2O3-doped SrTiO3 and SrTiO3/Al2O3/SrTiO3 sandwich structure
KR20080084434A (en) Mim capacitor and method for fabricating the same
KR100780650B1 (en) Capacitor in semiconductor device and method for using the same
KR101752059B1 (en) Enhanced Electric Device for MOS Capacitor and Manufacturing Method thereof
KR100866305B1 (en) High-k metal oxide thin films, method for forming thereof and devices comprising the same
안지환 High-k Thin Films by Atomic Layer Deposition for Energy and Information Storage
US20230180459A1 (en) Method of forming thin film, method of forming thin film structure, method of manufacturing capacitor, capacitor and memory device including the same
KR100438769B1 (en) Method for forming metal oxide thin film of semiconductor device by cvd method and capacitor forming method using the same to embody high capacitance
Vehkamäki Atomic layer deposition of multicomponent oxide materials

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant