KR101060740B1 - Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same - Google Patents

Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same Download PDF

Info

Publication number
KR101060740B1
KR101060740B1 KR1020070087617A KR20070087617A KR101060740B1 KR 101060740 B1 KR101060740 B1 KR 101060740B1 KR 1020070087617 A KR1020070087617 A KR 1020070087617A KR 20070087617 A KR20070087617 A KR 20070087617A KR 101060740 B1 KR101060740 B1 KR 101060740B1
Authority
KR
South Korea
Prior art keywords
film
dielectric film
zirconium oxide
dielectric
abandoned
Prior art date
Application number
KR1020070087617A
Other languages
Korean (ko)
Other versions
KR20090022332A (en
Inventor
길덕신
이기정
송한상
김영대
김진혁
도관우
박경웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070087617A priority Critical patent/KR101060740B1/en
Publication of KR20090022332A publication Critical patent/KR20090022332A/en
Application granted granted Critical
Publication of KR101060740B1 publication Critical patent/KR101060740B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스트론튬과 티타늄을 함유하는 유전막(STO 박막, BST 박막)을 채용하면서도 높은 유전율과 낮은 누설전류를 동시에 확보하여 50nm 이하의 DRAM에서 요구되는 충전용량을 충분히 확보할 수 있는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 제조 방법은 하부전극 상에 제1유전막(제1유전막은 제2유전막보다 에너지밴드갭(Energy band gap)이 더 큰 유전막)을 형성하는 단계, 상기 제1유전막을 시드층으로 하여 스트론튬(Sr)과 티타늄(Ti)을 함유하는 제2유전막을 형성하는 단계, 상기 제2유전막의 결정화를 위한 어닐처리 단계, 및 상기 결정화된 제2유전막 상에 상부전극을 형성하는 단계를 포함하고, 상술한 본 발명은 스트론튬 및 티타늄을 함유하는 유전막(STO 박막, BST 박막)과 하부전극 사이에 지르코늄산화막을 형성하거나, 또는 스트론튬 및 티타늄을 함유하는 유전막(STO 박막, BST 박막)과 하부전극 사이 그리고 스트론튬 및 티타늄을 함유하는 유전막(STO 박막, BST 박막)과 상부전극 사이에 지르코늄산화막을 형성하므로써, 높은 유전율과 낮은 누설전류를 동시에 확보하여 50nm 이하의 DRAM에서 요구되는 충전용량을 충분히 확보할 수 있는 캐패시터를 제조할 수 있는 효과가 있다.The present invention employs a dielectric film (STO thin film, BST thin film) containing strontium and titanium, while at the same time ensure a high dielectric constant and low leakage current to ensure a sufficient charging capacity required for DRAM of 50nm or less, and a manufacturing method thereof According to an aspect of the present invention, a method of manufacturing a capacitor includes forming a first dielectric film (a first dielectric film has a larger energy band gap than a second dielectric film) on a lower electrode. Forming a second dielectric film containing strontium (Sr) and titanium (Ti) using the dielectric layer as a seed layer, annealing for crystallization of the second dielectric film, and an upper electrode on the crystallized second dielectric film Forming a zirconium oxide film between the dielectric film (STO thin film, BST thin film) containing the strontium and titanium and the lower electrode; Has a high dielectric constant and low leakage by forming a zirconium oxide film between the strontium and titanium dielectric film (STO thin film, BST thin film) and the lower electrode, and between the strontium and titanium dielectric film (STO thin film, BST thin film) and the upper electrode. By simultaneously securing the current, it is possible to manufacture a capacitor capable of sufficiently securing the charging capacity required for DRAM of 50 nm or less.

STO, BST, 지르코늄산화막, 에너지밴드갭, 누설전류, 어닐 STO, BST, Zirconium Oxide, Energy Band Gap, Leakage Current, Anneal

Description

스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터 및 그 제조 방법{CAPACITOR WITH DIELECTRIC LAYER COTAINED STRONTIUM AND TITANIUM AND METHOD FOR FABRICATING THE SAME}Capacitor having a dielectric film containing strontium and titanium and a method for manufacturing the same {CAPACITOR WITH DIELECTRIC LAYER COTAINED STRONTIUM AND TITANIUM AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체소자 제조 방법에 관한 것으로, 특히 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, and more particularly, to a capacitor having a dielectric film containing strontium and titanium, and a manufacturing method thereof.

DRAM 소자의 캐패시터의 유전막으로 사용하는 Al2O3, HfO2, ZrO2는 유전율이 각각 8, 20, 40 정도의 값을 갖고 있어 50nm 이하의 DRAM에서 요구되는 충전용량을 충분히 확보하기 어렵다. Al 2 O 3 , HfO 2 , and ZrO 2 , which are used as dielectric films for capacitors in DRAM devices, have dielectric constants of about 8, 20, and 40, respectively, and thus it is difficult to sufficiently secure the charge capacity required for DRAMs of 50 nm or less.

이에 따라, 유전율이 100 이상인 STO(SrTiO3) BST[Ba(Sr, Ti)O3]를 사용하므로써 높은 유전율에 의해 캐패시터의 충전용량을 크게 확보하고자 하였다.Accordingly, the use of STO (SrTiO 3 ) BST [Ba (Sr, Ti) O 3 ] having a dielectric constant of 100 or more was intended to secure a large charge capacity of the capacitor with a high dielectric constant.

그러나, STO 박막과 BST 박막은 600℃ 이상의 결정화어닐이 필요하고, 또한 결정화어닐에 따른 산소부족에 의해 누설전류특성의 열화가 발생한다.However, the STO thin film and the BST thin film require crystallization annealing of 600 ° C. or higher, and deterioration of the leakage current characteristic occurs due to the lack of oxygen due to the crystallization annealing.

또한, STO 박막과 BST 박막은 에너지밴드갭(Energy band gap)이 작아 누설전류를 100Å 영역의 두께에서 제어하기가 매우 어렵다.In addition, the STO thin film and the BST thin film have a small energy band gap, and thus, it is very difficult to control the leakage current at a thickness of 100 mA.

위와 같은 이유로 인해 STO 박막과 BST 박막은 높은 유전율을 가짐에도 불구하고 캐패시터의 유전막에 적용하는데 한계가 있다.For these reasons, STO thin film and BST thin film have a high dielectric constant, but there is a limit to the application of the dielectric film of the capacitor.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 스트론튬과 티타늄을 함유하는 유전막(STO 박막, BST 박막)을 채용하면서도 높은 유전율과 낮은 누설전류를 동시에 확보하여 50nm 이하의 DRAM에서 요구되는 충전용량을 충분히 확보할 수 있는 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the prior art, while adopting a dielectric film (STO thin film, BST thin film) containing strontium and titanium while at the same time ensures a high dielectric constant and low leakage current required in DRAM of 50nm or less It is an object of the present invention to provide a capacitor and a method for manufacturing the same, which can sufficiently secure the charging capacity.

상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극, 상기 하부전극 상의 스트론튬(Sr)과 티타늄(Ti)을 함유하는 제2유전막, 상기 제2유전막 상의 상부전극, 및 상기 하부전극과 제2유전막 사이에 형성되며 상기 제2유전막보다 에너지밴드갭이 더 큰 제1유전막을 포함하는 것을 특징으로 하며, 상기 제1유전막은 지르코늄산화막을 포함하고, 상기 지르코늄산화막은 정방정계의 결정구조를 갖는 것을 특징으로 하며, 상기 제2유전막은 결정질의 STO(SrTiO3) 또는 결정질의 BST[Ba(Sr, Ti)O3]를 포함하며, 상기 제2유전막과 상부전극 사이에 형성된 제3유전막을 더 포함하는 것을 특징으로 하고, 상기 제3유전막은 정방정계의 결정구조를 갖는 지르코늄산화막을 포함하는 것을 특징으로 한다.The capacitor of the present invention for achieving the above object is a lower electrode, a second dielectric film containing strontium (Sr) and titanium (Ti) on the lower electrode, the upper electrode on the second dielectric film, and the lower electrode and the second dielectric film And a first dielectric film formed between the first dielectric film having a larger energy band gap than the second dielectric film, wherein the first dielectric film includes a zirconium oxide film, and the zirconium oxide film has a tetragonal crystal structure. The second dielectric layer includes crystalline STO (SrTiO 3 ) or crystalline BST [Ba (Sr, Ti) O 3 ], and further includes a third dielectric layer formed between the second dielectric layer and the upper electrode. The third dielectric film is characterized in that it comprises a zirconium oxide film having a tetragonal crystal structure.

그리고, 본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 제1유전막을 형성하는 단계, 상기 제1유전막을 시드층으로 하여 스트론튬(Sr)과 티타늄(Ti)을 함유하는 제2유전막을 형성하는 단계, 상기 제2유전막의 결정화를 위한 어닐처리 단계, 및 상기 결정화된 제2유전막 상에 상부전극을 형성하는 단계를 포함하고 상기 제1유전막은 상기 제2유전막보다 에너지밴드갭(Energy band gap)이 더 큰 유전막으로 형성하는 것을 특징으로 하며, 상기 제2유전막과 상기 상부전극 사이에 상기 제2유전막보다 에너지밴드갭이 더 큰 제3유전막을 형성하는 단계를 더 포함하고, 상기 제1 및 제3유전막은 지르코늄산화막을 포함하며, 상기 지르코늄산화막은 정방정계의 결정구조를 갖는 것을 특징으로 하며, 상기 제2유전막은 STO(SrTiO3) 또는 BST[Ba(Sr, Ti)O3]를 포함하는 것을 특징으로 한다.The capacitor manufacturing method of the present invention comprises the steps of forming a lower electrode, forming a first dielectric film on the lower electrode, containing strontium (Sr) and titanium (Ti) using the first dielectric film as a seed layer. Forming a second dielectric film, annealing to crystallize the second dielectric film, and forming an upper electrode on the crystallized second dielectric film, wherein the first dielectric film has an energy band than the second dielectric film. And forming a third dielectric layer having a larger energy band gap between the second dielectric layer and the upper electrode than the second dielectric layer. The first and third dielectric films include a zirconium oxide film, and the zirconium oxide film has a tetragonal crystal structure, and the second dielectric film is STO (SrTiO 3 ) or BST [Ba. (Sr, Ti) O 3 ].

본 발명은 스트론튬 및 티타늄을 함유하는 유전막(STO 박막, BST 박막)과 하부전극 사이에 지르코늄산화막을 형성하거나, 또는 스트론튬 및 티타늄을 함유하는 유전막(STO 박막, BST 박막)과 하부전극 사이 그리고 스트론튬 및 티타늄을 함유하는 유전막(STO 박막, BST 박막)과 상부전극 사이에 지르코늄산화막을 형성하므로써, 높은 유전율과 낮은 누설전류를 동시에 확보하여 50nm 이하의 DRAM에서 요구되는 충전용량을 충분히 확보할 수 있는 캐패시터를 제조할 수 있는 효과가 있다.The present invention forms a zirconium oxide film between the strontium and titanium dielectric film (STO thin film, BST thin film) and the lower electrode, or between the dielectric film (STO thin film, BST thin film) and the lower electrode containing strontium and titanium and between strontium and By forming a zirconium oxide film between the titanium-containing dielectric film (STO thin film and BST thin film) and the upper electrode, a capacitor capable of securing a high dielectric constant and a low leakage current at the same time and sufficiently securing the charge capacity required for DRAM of 50 nm or less There is an effect that can be produced.

또한, 본 발명은 결정질의 지르코늄산화막 위에서 STO 박막 또는 BST 박막을 형성하므로써 STO 박막 또는 BST 박막의 결정화온도를 낮출 수 있다.In addition, the present invention can lower the crystallization temperature of the STO thin film or BST thin film by forming the STO thin film or BST thin film on the crystalline zirconium oxide film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 1은 본 발명의 제1실시예에 따른 캐패시터의 구조를 도시한 도면이다.1 is a view showing the structure of a capacitor according to a first embodiment of the present invention.

도 1을 참조하면, 제1실시예에 따른 캐패시터는 하부전극(101), 하부전극(101) 상의 제1유전막(102), 제1유전막(102) 상의 제2유전막(103), 제2유전막(103) 상의 상부전극(104)을 포함한다.Referring to FIG. 1, a capacitor according to a first embodiment includes a lower electrode 101, a first dielectric film 102 on a lower electrode 101, a second dielectric film 103 on a first dielectric film 102, and a second dielectric film. And an upper electrode 104 on the 103.

먼저, 하부전극(101)은 그 형태가 콘케이브(Concave) 또는 실린더(Cylinder) 형태일 수 있으며, 그 재질은 폴리실리콘막, 전도성 질화막, 전도성 산화막 또는 금속막일 수 있다. 여기서, 폴리실리콘막은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막일 수 있으며, 전도성질화막은 TiN, HfN 또는 ZrN일 수 있고, 전도성산화막은 RuO2 또는 IrO2일 수 있으며, 금속막은 Ru, Pt 또는 Ir일 수 있다. First, the lower electrode 101 may have a concave shape or a cylinder shape, and the material may be a polysilicon film, a conductive nitride film, a conductive oxide film, or a metal film. Here, the polysilicon film may be a polysilicon film doped with phosphorus (P) or arsenic (As), the conductive nitride film may be TiN, HfN or ZrN, the conductive oxide film may be RuO 2 or IrO 2 , and the metal film is Ru , Pt or Ir.

그리고, 상부전극(104)은 TiN, Ru, RuO2, Pt, Ir, IrO2, HfN 또는 ZrN 중에서 선택될 수 있다.The upper electrode 104 may be selected from TiN, Ru, RuO 2 , Pt, Ir, IrO 2 , HfN, or ZrN.

다음으로, 제2유전막(103)은 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막으로서, 바람직하게는 STO 박막 또는 BST 박막일 수 있다. 또한, 제2유전막(103)은 어닐처리를 통해 결정화된 것이다.Next, the second dielectric film 103 is a dielectric film containing strontium (Sr) and titanium (Ti), and preferably, may be an STO thin film or a BST thin film. In addition, the second dielectric film 103 is crystallized through annealing.

마지막으로, 제1유전막(102)은 제2유전막(103)보다 에너지밴드갭이 더 큰 유전막으로서, 바람직하게는 지르코늄산화막(ZrO2)일 수 있다. 특히, 지르코늄산화막은 결정질이 바람직하며, 더욱 바람직하게는 정방정계(Tetragonal)로 결정화된 결정질이다(T-ZrO2). 지르코늄산화막은 30∼200Å 두께를 갖는다.Finally, the first dielectric film 102 is a dielectric film having a larger energy band gap than the second dielectric film 103, and may preferably be a zirconium oxide film (ZrO 2 ). In particular, the zirconium oxide film is preferably crystalline, more preferably crystalline (T-ZrO 2 ) crystallized in tetragonal (T-ZrO 2 ). The zirconium oxide film has a thickness of 30 to 200 GPa.

이와 같이, 제1유전막(102)이 정방정계로 결정화된 결정질인 경우, 제2유전막(103)은 제1유전막(102)을 시드층으로 하여 형성이 가능하여 제2유전막(103)의 결정화를 위한 어닐온도를 낮출 수 있고, 또한 제1유전막(102)은 제2유전막(103)의 열악한 누설전류특성을 보완하는 역할을 한다. 즉, 제1유전막(102)으로 사용되는 지르코늄산화막은 에너지밴드갭이 5.2eV 정도로서 제2유전막(103)으로 사용된 STO 박막 또는 BST박막보다 매우 크기 때문에 낮은 누설전류를 얻는 것이 가능하다.As such, when the first dielectric film 102 is crystalline crystallized in a tetragonal system, the second dielectric film 103 may be formed using the first dielectric film 102 as a seed layer to crystallize the second dielectric film 103. The annealing temperature can be lowered, and the first dielectric film 102 also serves to compensate for poor leakage current characteristics of the second dielectric film 103. That is, the zirconium oxide film used as the first dielectric film 102 has an energy band gap of about 5.2 eV, which is much larger than that of the STO thin film or BST thin film used as the second dielectric film 103.

도 1에 따르면, 정방정계구조로 결정화된 지르코늄산화막을 사용하는 제1유전막(102)과 STO 박막 또는 BST 박막으로 형성된 제2유전막(103)의 적층구조로 유전막을 형성하므로써, 제2유전막(103)에 의한 높은 유전율(유전율 100)을 확보하면서도 제1유전막(102)의 큰 에너지밴드갭에 의해 낮은 누설전류를 동시에 확보할 수 있다. Referring to FIG. 1, a dielectric film is formed by stacking a first dielectric film 102 using a zirconium oxide film crystallized in a tetragonal structure and a second dielectric film 103 formed of an STO thin film or a BST thin film, thereby forming a second dielectric film 103. It is possible to secure a low leakage current simultaneously due to the large energy band gap of the first dielectric film 102 while securing a high dielectric constant (dielectric constant 100).

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 캐패시터 제조 방법을 도시한 도면이다.2A to 2E illustrate a method of manufacturing a capacitor according to a first embodiment of the present invention.

도 2a에 도시된 바와 같이, 하부전극(11)을 형성한다. 이때, 하부전극(11)은 그 형태가 콘케이브(Concave) 또는 실린더(Cylinder) 형태일 수 있으며, 그 재질은 폴리실리콘막, 전도성 질화막, 전도성 산화막 또는 금속막일 수 있다. 여기서, 폴리실리콘막은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막일 수 있으며, 전도성질화막은 TiN, HfN 또는 ZrN일 수 있고, 전도성산화막은 RuO2 또는 IrO2일 수 있으며, 금속막은 Ru, Pt 또는 Ir일 수 있다. As shown in FIG. 2A, the lower electrode 11 is formed. In this case, the lower electrode 11 may have a concave shape or a cylinder shape, and the material may be a polysilicon film, a conductive nitride film, a conductive oxide film, or a metal film. Here, the polysilicon film may be a polysilicon film doped with phosphorus (P) or arsenic (As), the conductive nitride film may be TiN, HfN or ZrN, the conductive oxide film may be RuO 2 or IrO 2 , and the metal film is Ru , Pt or Ir.

이어서, 하부전극(11) 상에 비정질의 지르코늄산화막(12)을 형성한다. 이때, 지르코늄산화막(12)은 스퍼터링법(Sputtering), 화학기상증착법(CVD) 또는 단원자증착법(ALD)으로 증착할 수 있으며, 바람직하게는 단원자증착법(ALD)으로 증착한다.Subsequently, an amorphous zirconium oxide film 12 is formed on the lower electrode 11. At this time, the zirconium oxide film 12 may be deposited by sputtering, chemical vapor deposition (CVD), or monoatomic deposition (ALD), preferably by monoatomic deposition (ALD).

지르코늄산화막(12)은 30∼200Å 두께로 증착하는데, 증착온도에 따라 30Å에서도 결정화가 이루어지는 물질이므로 단원자증착법(Atomic Layer Deposition; ALD)에 의해 형성할 경우 기판온도를 250∼400℃로 낮게 유지하면서 증착 공정을 진행할 수 있다. The zirconium oxide film 12 is deposited to a thickness of 30 to 200 kPa. The crystallization is performed at 30 kPa depending on the deposition temperature. Therefore, when formed by Atomic Layer Deposition (ALD), the substrate temperature is maintained at 250 to 400 ° C. While the deposition process can proceed.

바람직하게, 단원자증착법에 의해 지르코늄산화막(12)을 증착하는 경우, 기판온도를 250∼400℃로 낮게 유지하면서 지르코늄소스 주입 단계, 퍼지, 반응가스 주입 단계 및 퍼지의 순서로 이루어지는 단위사이클을 반복 진행한다. 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd), Zr(OtBu)4, (Cp)2ZrMe2, (MeCp)2ZrMe2 또는 (MeCp)2ZrMe(OMe) 중에서 선택된다. 그리고, 지르코늄소스의 산화를 위한 반응가스는 H2O, O3 또는 산소 플라즈마를 사용하는데, O3을 사용할 경우 농도를 200g/m3~400g/m3의 영역을 사용한다. 그리고, 퍼지를 위한 방법으로 진공 펌프를 이용하여 잔류 가스 또는 반응 부산물을 제거하거나, 비활성 가스인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거하는 방법을 사용할 수 있다.Preferably, in the case of depositing the zirconium oxide film 12 by monoatomic deposition, a unit cycle consisting of a zirconium source injection step, a purge, a reaction gas injection step, and a purge sequence is repeated while maintaining a low substrate temperature of 250 to 400 ° C. Proceed. Zirconium source is Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd), Zr (OtBu) 4 , (Cp) 2 ZrMe 2 , (MeCp) 2 ZrMe 2 or (MeCp) 2 ZrMe (OMe) . The reaction gas for the oxidation of the zirconium source uses H 2 O, O 3 or oxygen plasma. When O 3 is used, the concentration is 200 g / m 3 to 400 g / m 3 . As a method for purging, a method of removing residual gas or reaction by-products by using a vacuum pump or blowing argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber may be used.

도 2b에 도시된 바와 같이, 비정질의 지르코늄산화막(12)을 정방정계(Tetragonal) 구조로 결정화시키기 위한 제1어닐(13)을 진행한다. 즉, 지르코늄산화막(12)을 후속 STO 박막 또는 BST 박막의 시드층으로 역할을 할 수 있도록 지르코늄산화막(12)을 정방정계 구조를 갖도록 결정화시킨다.As shown in FIG. 2B, a first annealing 13 is performed to crystallize the amorphous zirconium oxide film 12 into a tetragonal structure. That is, the zirconium oxide film 12 is crystallized to have a tetragonal structure so that the zirconium oxide film 12 may serve as a seed layer of a subsequent STO thin film or BST thin film.

바람직하게, 400∼650℃ 정도의 온도영역에서 제1어닐(13)을 진행하여 지르코늄산화막(12)의 결정화를 유도한다. 이때, 지르코늄산화막(12)을 단원자증착법을 이용하여 30Å 이상의 두께로 형성할 경우 a축의 격자상수가 3.8 정도인 정방정계 구조로 결정화가 쉽게 이루어진다. 통상적으로 정방정계 결정구조는 a축과 b축의 길이는 갖고, c축의 길이는 나머지 a축 및 b축의 길이와 다른 결정구조이다. 이하, 정방정계구조로 결정화된 지르코늄산화막은 'T-ZrO2'라 하며, 도면부호 '12A'로 도시한다.Preferably, the first annealing 13 is performed in a temperature range of about 400 to 650 ° C. to induce crystallization of the zirconium oxide film 12. At this time, when the zirconium oxide film 12 is formed to have a thickness of 30 GPa or more by using monoatomic deposition, crystallization is easily performed in a tetragonal structure having a lattice constant of about 3.8. Generally, tetragonal crystal structure has a length of a-axis and b-axis, and the length of c-axis is a crystal structure different from the length of the remaining a-axis and b-axis. Hereinafter, a zirconium oxide film crystallized in a tetragonal structure is referred to as 'T-ZrO 2 ', and is indicated by reference numeral '12A'.

결정화가 이루어지는 지르코늄산화막의 두께는 증착온도가 증가함에 따라 감소하기 때문에 최초 증착시 증착 온도를 조절하여 유효산화막두께(Tox) 값을 최적화할 수 있다.Since the thickness of the zirconium oxide film to be crystallized decreases as the deposition temperature increases, the effective oxide film thickness (Tox) value can be optimized by adjusting the deposition temperature during the initial deposition.

정방정계 구조로 결정화된 지르코늄산화막(12A)은 격자상수가 3.8∼3.9 범위 가 되고, 이러한 격자상수는 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막(STO 박막 또는 BST 박막)의 격자상수와 거의 차이가 없는 값이다. 따라서, 정방정계구조로 결정화된 지르코늄산화막(12A)은 STO 박막 또는 BST 박막과 격자불일치(Lattice mismatch)가 거의 없어 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막의 결정화온도를 낮출 수 있고 더불어 배향성도 조절하는 것이 가능하다. The zirconium oxide film 12A crystallized in a tetragonal structure has a lattice constant in the range of 3.8 to 3.9, and the lattice constant is determined by the lattice constant of the dielectric film (STO thin film or BST thin film) containing strontium (Sr) and titanium (Ti). Almost no difference. Therefore, the zirconium oxide film 12A crystallized in a tetragonal structure has little lattice mismatch with the STO thin film or the BST thin film, thereby lowering the crystallization temperature of the dielectric film containing strontium (Sr) and titanium (Ti). It is also possible to adjust the orientation.

또한, 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막의 에너지밴드갭이 3.0eV 이하로 작아 누설전류를 낮게 유지하는 것이 어려운데 정방정계구조로 결정화된 지르코늄산화막(12A)은 에너지밴드갭이 5.2eV로 매우 높다. 따라서, 정방정계구조로 결정화된 지르코늄산화막(12A) 위에 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막을 적층하면 전기적배리어(Electrical barrier)로 작용하여 누설전류가 낮은 우수한 특성의 유전막을 형성할 수 있다.In addition, since the energy band gap of the dielectric film containing strontium (Sr) and titanium (Ti) is less than 3.0 eV, it is difficult to keep the leakage current low. However, the zirconium oxide film 12A crystallized in a tetragonal structure has an energy band gap of 5.2. eV is very high. Therefore, when a dielectric film containing strontium (Sr) and titanium (Ti) is laminated on the zirconium oxide film 12A crystallized in a tetragonal structure, it acts as an electrical barrier to form a dielectric film having excellent characteristics with low leakage current. Can be.

도 2c에 도시된 바와 같이, 정방정계구조로 결정화된 지르코늄산화막(12A)을 시드층으로 하여 비정질의 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막, 예컨대, 비정질의 STO 박막(14)을 형성한다. STO 박막(14)은 하부에 형성되는 막의 결정화 상태에 따라 유전율 특성이 변화된다. 즉, STO 박막(14) 역시 결정질일 때 유전율이 더 높다. 이에 따라, 전기적배리어로 사용되는 지르코늄산화막(12A)은 정방정계구조로 결정화된 상태로 제공됨이 바람직하다. As shown in FIG. 2C, a dielectric film containing amorphous strontium (Sr) and titanium (Ti), for example, an amorphous STO thin film 14, is formed using a zirconium oxide film 12A crystallized in a tetragonal structure as a seed layer. Form. The dielectric constant characteristic of the STO thin film 14 changes depending on the crystallization state of the film formed below. That is, the STO thin film 14 also has a higher dielectric constant when crystalline. Accordingly, the zirconium oxide film 12A used as the electrical barrier is preferably provided in a crystallized state in a tetragonal structure.

이러한 관점에서 볼 때, 정방정계구조로 결정화된 지르코늄산화막(12A)의 격자상수가 3.8∼3.9 범위이므로, STO 박막(14)은 지르코늄산화막(12A)와 격자불일치(Lattice mismatch)없이 증착이 가능하고, 더불어 배향성도 조절할 수 있다.From this point of view, since the lattice constant of the zirconium oxide film 12A crystallized in a tetragonal structure ranges from 3.8 to 3.9, the STO thin film 14 can be deposited without lattice mismatch with the zirconium oxide film 12A. In addition, the orientation can be adjusted.

STO 박막(14)과 같은 페로브스카이트 유전막은 스퍼터링법, 화학기상증착법 또는 단원자증착법의 방법으로 형성할 수 있는데, 우수한 단차피복성(Step coverage)을 위해서 단원자증착법(ALD)이 바람직하다. 단원자증착법으로 STO 박막(14)을 형성할 때에는 250∼400℃의 온도에서 증착공정을 진행할 수 있다. 두께는 50∼200Å영역에서 제어하므로써 요구되는 유효산화막두께(Tox)를 확보할 수 있다.Perovskite dielectric films such as STO thin film 14 can be formed by sputtering, chemical vapor deposition, or monoatomic deposition, but monolayer deposition (ALD) is preferred for excellent step coverage. . When the STO thin film 14 is formed by monoatomic deposition, a deposition process may be performed at a temperature of 250 to 400 ° C. By controlling the thickness in the region of 50 to 200 microseconds, the effective oxide film thickness Tox required can be secured.

바람직하게, STO 박막(14)을 단원자증착법으로 증착하는 경우, 기판온도를 250∼400℃로 낮게 유지하면서 스트론튬소스 주입 단계, 퍼지, 반응가스 주입 단계, 퍼지, 티타늄소스 주입 단계, 퍼지, 반응가스 주입 단계 및 퍼지의 순서로 이루어지는 단위사이클을 반복 진행한다. Preferably, when the STO thin film 14 is deposited by monoatomic deposition, the strontium source injection step, purge, reaction gas injection step, purge, titanium source injection step, purge, reaction while maintaining the substrate temperature low 250 ~ 400 ℃ The unit cycle consisting of a gas injection step and a purge is repeatedly performed.

스트론튬소스는 베타디케토네이트(β-diketonate)계 리간드(Ligand)를 갖는 Sr(thd)2, Sr(thd)2(adduct) 또는 Sr(methd)2 중에서 선택된다. Sr(thd)2(adduct)는 Sr(thd)2에 부가물(adduct)이 붙는 구조로서, 부가물(adduct)로는 트라이글라임(tryglyme), 테트라글라임(tetraglyme) 등의 폴리에테르(polyether) 계열 물질이나 트리엔(trien), 테트라엔(tetraen) 등의 폴리아민(polyamine) 계열의 물질이 사용될 수 있다.Strontium source is selected from Sr (thd) 2 , Sr (thd) 2 (adduct) or Sr (methd) 2 having a beta diketonate (β-diketonate) -based ligand (Ligand). Sr (thd) 2 (adduct) is a structure in which an adduct is attached to Sr (thd) 2 , and as an adduct, polyether such as triglyme and tetraglyme ) Or a polyamine-based material such as trien or tetraen may be used.

티타늄 소스는 Ti(OiPr)4, Ti(OEt)4 등의 알콕사이드(alkoxide)계 물질을 사용하거나, Ti(OiPr)2(tmhd)2, TiO(tmhd)2등의 베타디케노네이트(β-diketonate)계 물질을 사용할 수 있다.The titanium source may be an alkoxide-based material such as Ti (OiPr) 4 , Ti (OEt) 4 , or betadikenonate (β-) such as Ti (OiPr) 2 (tmhd) 2 or TiO (tmhd) 2 . diketonate) materials may be used.

스트론튬소스 및 티타늄소스의 산화를 위한 반응가스는 H2O, O3 또는 산소 플라즈마를 사용하는데, O3을 사용할 경우 농도를 200g/m3~400g/m3의 영역을 사용한다. The reaction gas for the oxidation of the strontium source and the titanium source uses H 2 O, O 3 or oxygen plasma. When O 3 is used, the concentration is 200 g / m 3 to 400 g / m 3 .

퍼지를 위한 방법으로 진공 펌프를 이용하여 잔류 가스 또는 반응 부산물을 제거하거나, 비활성 가스인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거하는 방법을 사용할 수 있다.As a method for purging, a method of removing residual gas or reaction by-products by using a vacuum pump or blowing argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber may be used.

한편, 스트론튬과 티타늄이 함유된 유전막인 BST 박막을 적용하는 경우에, 바륨 소스(Ba 소스)로는 Ba(thd)2, Ba(thd)(adduct), Ba(methd)2를 사용할 수 있다. Ba(thd)(adduct)는 Ba(thd)에 부가물(adduct)이 붙는 구조로서, 부가물(adduct)로는 트라이글라임(tryglyme), 테트라글라임(tetraglyme) 등의 폴리에테르(polyether) 계열 물질이나 트리엔(trien), 테트라엔(tetraen) 등의 폴리아민(polyamine) 계열의 물질이 사용될 수 있다.Meanwhile, in the case of applying a BST thin film, which is a dielectric film containing strontium and titanium, Ba (thd) 2 , Ba (thd) (adduct), and Ba (methd) 2 may be used as the barium source (Ba source). Ba (thd) (adduct) is a structure in which an adduct is attached to Ba (thd), and as an adduct, polyether series such as triglyme and tetraglyme A substance or a polyamine-based substance such as trien or tetraen may be used.

도 2d에 도시된 바와 같이, 비정질의 STO 박막(14)을 결정화시키기 위해 제2어닐(15)을 진행한다.As shown in FIG. 2D, a second annealing 15 is performed to crystallize the amorphous STO thin film 14.

STO 박막과 같은 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막은 통상적으로 600℃ 이상의 온도에서 결정화가 이루어지지만 STO 박막(14)과 격자상수가 거의 같은 정방정계구조로 결정화된 지르코늄산화막(12A)을 시드층으로 사용할 경우에는 STO 박막(14)의 결정화를 위한 제2어닐(15)의 어닐 온도를 효과적으로 낮출 수 있 다. 즉, 정방정계구조로 결정화된 지르코늄산화막(12A)을 시드층으로 사용하여 증착된 STO 박막(14)은 결정화를 위한 어닐온도가 600℃보다 낮은 온도에서 진행되어도 충분한 결정화를 유도할 수 있다. 바람직하게, 제2어닐(15)시의 어닐온도는 400∼650℃이며, 어닐방법은 급속열처리법(Rapid Thermal Anneal) 또는 노열처리법(Furnace anneal)을 이용할 수 있다. 그리고, 제2어닐(15)시 어닐분위기는 N2, Ar 등의 비활성가스 분위기이다.A dielectric film containing strontium (Sr) and titanium (Ti), such as an STO thin film, is usually crystallized at a temperature of 600 ° C. or higher, but a zirconium oxide film 12A crystallized in a tetragonal structure with a lattice constant substantially the same as that of the STO thin film 14 (12A). ) As the seed layer can effectively lower the annealing temperature of the second annealing 15 for the crystallization of the STO thin film 14. That is, the STO thin film 14 deposited using the zirconium oxide film 12A crystallized in a tetragonal structure as a seed layer can induce sufficient crystallization even when the annealing temperature for crystallization is lower than 600 ° C. Preferably, the annealing temperature at the time of the second annealing 15 is 400 to 650 ° C., and the annealing method may be a rapid thermal annealing or a furnace anneal. The annealing atmosphere in the second annealing 15 is an inert gas atmosphere such as N 2 or Ar.

한편, 제2어닐(15)은 400∼650℃ 범위에서 진행하되, 질소 또는 아르곤 등의 비활성가스분위기에서 600℃ 이상(600∼650℃)으로 1차 어닐한 후, 다시 450℃ 이하(400∼450℃)의 저온에서 산소를 포함하는 분위기에서 2차 어닐할 수도 있다.On the other hand, the second annealing (15) proceeds in the range of 400 ~ 650 ℃, the first annealing at 600 ℃ or more (600 ~ 650 ℃) in an inert gas atmosphere such as nitrogen or argon, and then again 450 ℃ or less (400 ~ Secondary annealing may be performed in an atmosphere containing oxygen at a low temperature of 450 ° C.

위와 같은 제2어닐(15)에 의해 STO 박막(14)은 결정질의 STO 박막(14A)으로 전환된다.By the second annealing 15 as described above, the STO thin film 14 is converted into the crystalline STO thin film 14A.

마지막으로, 도 2e에 도시된 바와 같이, 결정질의 STO 박막(14A) 상에 상부전극(16)을 형성한다. 이때, 상부전극(16)은 TiN, Ru, RuO2, Pt, Ir, IrO2, HfN 또는 ZrN 중에서 선택될 수 있다.Finally, as shown in FIG. 2E, the upper electrode 16 is formed on the crystalline STO thin film 14A. In this case, the upper electrode 16 may be selected from TiN, Ru, RuO 2 , Pt, Ir, IrO 2 , HfN, or ZrN.

상술한 제1실시예에 따르면, 정방정계구조로 결정화된 지르코늄산화막(12A)과 STO 박막(14A)의 적층구조로 유전막을 형성하므로써, STO 박막(14A)에 의한 높은 유전율을 확보함과 동시에 정방정계구조로 결정화된 지르코늄산화막(12A)의 큰 에너지밴드갭에 의해 낮은 누설전류를 확보할 수 있다. 이러한 효과는 STO 박막(14A)외에 BST 박막을 적용하는 경우에도 동일하게 얻을 수 있다.According to the first embodiment described above, by forming a dielectric film in a stacked structure of the zirconium oxide film 12A crystallized in a tetragonal structure and the STO thin film 14A, a high dielectric constant by the STO thin film 14A is ensured and squared at the same time. The low leakage current can be ensured by the large energy band gap of the zirconium oxide film 12A crystallized in the crystal structure. This effect can be similarly obtained even when a BST thin film is applied in addition to the STO thin film 14A.

도 3은 본 발명의 제2실시예에 따른 캐패시터의 구조를 도시한 도면이다.3 is a diagram illustrating a structure of a capacitor according to a second embodiment of the present invention.

도 3을 참조하면, 제2실시예에 따른 캐패시터는 하부전극(201), 하부전극(201) 상의 제1유전막(202), 제1유전막(202) 상의 제2유전막(203), 제2유전막(203) 상의 제3유전막(204) 및 제3유전막(204) 상의 상부전극(205)을 포함한다.Referring to FIG. 3, the capacitor according to the second embodiment includes a lower electrode 201, a first dielectric film 202 on the lower electrode 201, a second dielectric film 203 on the first dielectric film 202, and a second dielectric film. And a third dielectric film 204 on 203 and an upper electrode 205 on third dielectric film 204.

먼저, 하부전극(201)은 그 형태가 콘케이브(Concave) 또는 실린더(Cylinder) 형태일 수 있으며, 그 재질은 폴리실리콘막, 전도성 질화막, 전도성 산화막 또는 금속막일 수 있다. 여기서, 폴리실리콘막은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막일 수 있으며, 전도성질화막은 TiN, HfN 또는 ZrN일 수 있고, 전도성산화막은 RuO2 또는 IrO2일 수 있으며, 금속막은 Ru, Pt 또는 Ir일 수 있다. First, the lower electrode 201 may have a concave shape or a cylinder shape, and the material may be a polysilicon film, a conductive nitride film, a conductive oxide film, or a metal film. Here, the polysilicon film may be a polysilicon film doped with phosphorus (P) or arsenic (As), the conductive nitride film may be TiN, HfN or ZrN, the conductive oxide film may be RuO 2 or IrO 2 , and the metal film is Ru , Pt or Ir.

그리고, 상부전극(205)은 TiN, Ru, RuO2, Pt, Ir, IrO2, HfN 또는 ZrN 중에서 선택될 수 있다.The upper electrode 205 may be selected from TiN, Ru, RuO 2 , Pt, Ir, IrO 2 , HfN, or ZrN.

다음으로, 제2유전막(203)은 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막으로서, 바람직하게는 STO 박막 또는 BST 박막일 수 있다. 또한, 제2유전막(203)은 어닐처리를 통해 결정화된 것이다.Next, the second dielectric film 203 is a dielectric film containing strontium (Sr) and titanium (Ti), and preferably, may be an STO thin film or a BST thin film. In addition, the second dielectric film 203 is crystallized through annealing.

마지막으로, 제1유전막(202)과 제3유전막(204)은 제2유전막(203)보다 에너지밴드갭이 더 큰 유전막으로서, 바람직하게는 지르코늄산화막(ZrO2)일 수 있다. 특히, 지르코늄산화막은 결정질이 바람직하며, 더욱 바람직하게는 정방정계(Tetragonal)로 결정화된 결정질(T-ZrO2)이다. 지르코늄산화막은 30∼200Å 두께를 갖는다.Lastly, the first dielectric film 202 and the third dielectric film 204 are dielectric films having a larger energy band gap than the second dielectric film 203, and may preferably be a zirconium oxide film (ZrO 2 ). In particular, the zirconium oxide film is preferably crystalline, more preferably crystalline (T-ZrO 2 ) crystallized in tetragonal (Tetragonal). The zirconium oxide film has a thickness of 30 to 200 GPa.

이와 같이, 제1유전막(202)이 정방정계로 결정화된 결정질인 경우, 제2유전막(203)은 제1유전막(202)을 시드층으로 하여 형성이 가능하여 제2유전막(203)의 결정화를 위한 어닐온도를 낮출 수 있고, 또한 제1유전막(202)과 제3유전막(204)은 제2유전막(203)의 열악한 누설전류특성을 보완하는 역할을 한다. 즉, 제1유전막(202) 및 제3유전막(204)으로 사용되는 지르코늄산화막은 에너지밴드갭이 5.2eV 정도로서 제2유전막(203)보다 매우 크기 때문에 하부전극(201)과 상부전극(205)과의 계면에서 모두 낮은 누설전류를 얻는 것이 가능하다.As described above, when the first dielectric film 202 is crystallized in a tetragonal system, the second dielectric film 203 may be formed using the first dielectric film 202 as a seed layer to crystallize the second dielectric film 203. The annealing temperature can be lowered, and the first dielectric film 202 and the third dielectric film 204 serve to compensate for poor leakage current characteristics of the second dielectric film 203. That is, the zirconium oxide film used as the first dielectric film 202 and the third dielectric film 204 has an energy band gap of about 5.2 eV and is much larger than that of the second dielectric film 203, so that the lower electrode 201 and the upper electrode 205 It is possible to obtain low leakage current at both interfaces.

도 3에 따르면, 정방정계구조로 결정화된 지르코늄산화막을 사용하는 제1유전막(202), STO 박막 또는 BST 박막으로 형성된 제2유전막(203) 및 정방정계구조로 결정화된 지르코늄산화막을 사용하는 제3유전막(204)의 적층구조로 유전막을 형성하므로써, 제2유전막(203)에 의한 높은 유전율(유전율 100)을 확보하면서도 제1 및 제2유전막(202, 204)의 큰 에너지밴드갭에 의해 낮은 누설전류를 동시에 확보할 수 있다. 특히, 하부전극(201)과 제2유전막(203) 사이는 물론 제2유전막(203)과 상부전극(205) 사이에도 결정질의 지르코늄산화막이 형성됨에 따라 제2유전막(203)의 상하부 모든 계면에서 낮은 누설전류를 얻을 수 있다. Referring to FIG. 3, a first dielectric film 202 using a zirconium oxide film crystallized in a tetragonal structure, a second dielectric film 203 formed of a STO thin film or a BST thin film, and a third zirconium oxide film crystallized in a tetragonal structure By forming the dielectric film in a stacked structure of the dielectric film 204, while ensuring a high dielectric constant (dielectric constant 100) by the second dielectric film 203, low leakage due to large energy band gaps of the first and second dielectric films 202 and 204 Current can be secured at the same time. In particular, since a crystalline zirconium oxide film is formed between the lower electrode 201 and the second dielectric film 203 as well as between the second dielectric film 203 and the upper electrode 205, at all interfaces between the upper and lower portions of the second dielectric film 203. Low leakage current can be obtained.

도 4a 내지 도 4f는 본 발명의 제2실시예에 따른 캐패시터 제조 방법을 도시한 도면이다.4A to 4F illustrate a method of manufacturing a capacitor according to a second embodiment of the present invention.

도 4a에 도시된 바와 같이, 하부전극(21)을 형성한다. 이때, 하부전극(21)은 그 형태가 콘케이브(Concave) 또는 실린더(Cylinder) 형태일 수 있으며, 그 재질은 폴리실리콘막, 전도성 질화막, 전도성 산화막 또는 금속막일 수 있다. 여기서, 폴 리실리콘막은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막일 수 있으며, 전도성질화막은 TiN, HfN 또는 ZrN일 수 있고, 전도성산화막은 RuO2 또는 IrO2일 수 있으며, 금속막은 Ru, Pt 또는 Ir일 수 있다. As shown in FIG. 4A, the lower electrode 21 is formed. In this case, the shape of the lower electrode 21 may be a concave or cylinder, and the material may be a polysilicon film, a conductive nitride film, a conductive oxide film, or a metal film. Here, the polysilicon film may be a polysilicon film doped with phosphorus (P) or arsenic (As), the conductive nitride film may be TiN, HfN or ZrN, the conductive oxide film may be RuO 2 or IrO 2 , and the metal film may be It may be Ru, Pt or Ir.

이어서, 하부전극(21) 상에 비정질의 제1지르코늄산화막(22)을 형성한다. 이때, 제1지르코늄산화막(22)은 스퍼터링법(Sputtering), 화학기상증착법(CVD) 또는 단원자증착법(ALD)으로 증착할 수 있으며, 바람직하게는 단원자증착법(ALD)으로 증착한다.Subsequently, an amorphous first zirconium oxide film 22 is formed on the lower electrode 21. At this time, the first zirconium oxide film 22 may be deposited by sputtering, chemical vapor deposition (CVD), or monoatomic deposition (ALD), preferably by monoatomic deposition (ALD).

제1지르코늄산화막(22)은 30∼200Å 두께로 증착하는데, 증착온도에 따라 30Å에서도 결정화가 이루어지는 물질이므로 단원자증착법(Atomic Layer Deposition; ALD)에 의해 형성할 경우 기판온도를 250∼400℃로 낮게 유지하면서 증착 공정을 진행할 수 있다. The first zirconium oxide film 22 is deposited to a thickness of 30 to 200 kPa. The crystallization is performed at 30 kPa depending on the deposition temperature. Thus, when formed by atomic layer deposition (ALD), the substrate temperature is 250 to 400 ° C. The deposition process can be carried out while keeping it low.

바람직하게, 단원자증착법에 의해 제1지르코늄산화막(22)을 증착하는 경우, 기판온도를 250∼400℃로 낮게 유지하면서 지르코늄소스 주입 단계, 퍼지, 반응가스 주입 단계 및 퍼지의 순서로 이루어지는 단위사이클을 반복 진행한다. 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd), Zr(OtBu)4, (Cp)2ZrMe2, (MeCp)2ZrMe2 또는 (MeCp)2ZrMe(OMe) 중에서 선택된다. 그리고, 지르코늄소스의 산화를 위한 반응가스는 H2O, O3 또는 산소 플라즈마를 사용하는데, O3을 사용할 경우 농도를 200g/m3~400g/m3의 영역을 사용한 다. 그리고, 퍼지를 위한 방법으로 진공 펌프를 이용하여 잔류 가스 또는 반응 부산물을 제거하거나, 비활성 가스인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거하는 방법을 사용할 수 있다.Preferably, in the case of depositing the first zirconium oxide film 22 by monoatomic deposition, a unit cycle consisting of a zirconium source injection step, a purge, a reaction gas injection step, and a purge sequence may be performed while maintaining the substrate temperature low at 250 to 400 ° C. Repeat the process. Zirconium source is Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd), Zr (OtBu) 4 , (Cp) 2 ZrMe 2 , (MeCp) 2 ZrMe 2 or (MeCp) 2 ZrMe (OMe) . The reaction gas for the oxidation of the zirconium source uses H 2 O, O 3 or oxygen plasma. When O 3 is used, the concentration is 200 g / m 3 to 400 g / m 3 . As a method for purging, a method of removing residual gas or reaction by-products by using a vacuum pump or blowing argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber may be used.

도 4b에 도시된 바와 같이, 비정질의 제1지르코늄산화막(22)을 정방정계(Tetragonal) 구조로 결정화시키기 위한 제1어닐(23)을 진행한다. 즉, 제1지르코늄산화막(22)을 후속 STO 박막 또는 BST 박막의 시드층으로 역할을 할 수 있도록 제1지르코늄산화막(22)을 정방정계 구조를 갖도록 결정화시킨다.As shown in FIG. 4B, a first annealing 23 is performed to crystallize the amorphous first zirconium oxide film 22 into a tetragonal structure. That is, the first zirconium oxide film 22 is crystallized to have a tetragonal structure so that the first zirconium oxide film 22 may serve as a seed layer of a subsequent STO thin film or BST thin film.

400∼650℃ 정도의 온도영역에서 제1어닐(23)을 진행하여 제1지르코늄산화막(22)의 결정화를 유도한다. 이때, 제1지르코늄산화막(22)을 단원자증착법을 이용하여 30Å 이상의 두께로 형성할 경우 a축의 격자상수가 3.8 정도인 정방정계 구조로 결정화가 쉽게 이루어진다. 통상적으로 정방정계 결정구조는 a축과 b축의 길이는 갖고, c축의 길이는 나머지 a축 및 b축의 길이와 다른 결정구조이다. 이하, 정방정계구조로 결정화된 제1지르코늄산화막은 'T-ZrO2'라 하며, 도면부호 '22A'로 도시한다.In the temperature range of about 400 to 650 ° C., the first annealing 23 is performed to induce crystallization of the first zirconium oxide film 22. In this case, when the first zirconium oxide film 22 is formed to have a thickness of 30 GPa or more by using monoatomic deposition, crystallization is easily performed in a tetragonal structure having a lattice constant of about 3.8. Generally, tetragonal crystal structure has a length of a-axis and b-axis, and the length of c-axis is a crystal structure different from the length of the remaining a-axis and b-axis. Hereinafter, the first zirconium oxide film crystallized in a tetragonal structure is referred to as 'T-ZrO 2 ', and is indicated by reference numeral '22A'.

결정화가 이루어지는 지르코늄산화막의 두께는 증착온도가 증가함에 따라 감소하기 때문에 최초 증착시 증착 온도를 조절하여 유효산화막두께(Tox) 값을 최적화할 수 있다.Since the thickness of the zirconium oxide film to be crystallized decreases as the deposition temperature increases, the effective oxide film thickness (Tox) value can be optimized by adjusting the deposition temperature during the initial deposition.

정방정계 구조로 결정화된 제1지르코늄산화막(22A)은 격자상수가 3.8∼3.9 범위가 되고, 이러한 격자상수는 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막(STO 박막 또는 BST 박막)의 격자상수와 거의 차이가 없는 값이다. 따라서, 정방정계구조로 결정화된 제1지르코늄산화막(22A)은 STO 박막 또는 BST 박막과 격자불일치(Lattice mismatch)가 거의 없어 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막의 결정화온도를 낮출 수 있고 더불어 배향성도 조절하는 것이 가능하다. The first zirconium oxide film 22A crystallized in a tetragonal structure has a lattice constant in the range of 3.8 to 3.9, and the lattice constant is a lattice of a dielectric film (STO thin film or BST thin film) containing strontium (Sr) and titanium (Ti). It is almost the same value as the constant. Therefore, the first zirconium oxide film 22A crystallized in a tetragonal structure has little lattice mismatch with the STO thin film or the BST thin film, thereby lowering the crystallization temperature of the dielectric film containing strontium (Sr) and titanium (Ti). In addition, the orientation can be adjusted.

또한, 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막의 에너지밴드갭이 3.0eV 이하로 작아 누설전류를 낮게 유지하는 것이 어려운데 정방정계구조로 결정화된 제1지르코늄산화막(22A)은 에너지밴드갭이 5.2eV로 매우 높다. 따라서, 정방정계구조로 결정화된 제1지르코늄산화막(22A) 위에 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막을 적층하면 전기적배리어(Electrical barrier)로 작용하여 누설전류가 낮은 우수한 특성의 유전막을 형성할 수 있다.In addition, since the energy band gap of the dielectric film containing strontium (Sr) and titanium (Ti) is less than 3.0 eV, it is difficult to keep the leakage current low. However, the first zirconium oxide film 22A crystallized in a tetragonal structure has an energy band gap. This is very high at 5.2eV. Therefore, when a dielectric film containing strontium (Sr) and titanium (Ti) is stacked on the first zirconium oxide film 22A crystallized in a tetragonal structure, it acts as an electrical barrier to provide a dielectric film having excellent characteristics with low leakage current. Can be formed.

도 4c에 도시된 바와 같이, 정방정계구조로 결정화된 제1지르코늄산화막(22A)을 시드층으로 하여 비정질의 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막, 예컨대, 비정질의 STO 박막(24)을 형성한다. STO 박막(24)은 하부에 형성되는 막의 결정화 상태에 따라 유전율 특성이 변화된다. 즉, STO 박막(24) 역시 결정질일 때 유전율이 더 높다. 이에 따라, 전기적배리어로 사용되는 제1지르코늄산화막(22A)은 정방정계구조로 결정화된 상태로 제공됨이 바람직하다. As shown in FIG. 4C, a dielectric film containing amorphous strontium (Sr) and titanium (Ti), for example, an amorphous STO thin film 24 using the first zirconium oxide film 22A crystallized in a tetragonal structure as a seed layer ). The dielectric constant characteristic of the STO thin film 24 changes depending on the crystallization state of the film formed below. That is, the STO thin film 24 also has a higher dielectric constant when crystalline. Accordingly, the first zirconium oxide film 22A used as the electrical barrier is preferably provided in a crystallized state in a tetragonal structure.

이러한 관점에서 볼 때, 정방정계구조로 결정화된 제1지르코늄산화막(22A)의 격자상수가 3.8∼3.9 범위이므로, STO 박막(24)은 제1지르코늄산화막(22A)와 격자불일치(Lattice mismatch)없이 증착이 가능하고, 더불어 배향성도 조절할 수 있다.From this point of view, since the lattice constant of the first zirconium oxide film 22A crystallized in a tetragonal structure ranges from 3.8 to 3.9, the STO thin film 24 has no lattice mismatch with the first zirconium oxide film 22A. Deposition is possible and the orientation can also be adjusted.

STO 박막(24)과 같은 페로브스카이트 유전막은 스퍼터링법, 화학기상증착법 또는 단원자증착법의 방법으로 형성할 수 있는데, 우수한 단차피복성(Step coverage)을 위해서 단원자증착법(ALD)이 바람직하다. 단원자증착법으로 STO 박막(24)을 형성할 때에는 250∼400℃의 온도에서 증착공정을 진행할 수 있다. 두께는 50∼200Å영역에서 제어하므로써 요구되는 유효산화막두께(Tox)를 확보할 수 있다.Perovskite dielectric films such as STO thin film 24 can be formed by sputtering, chemical vapor deposition, or monoatomic deposition, and monolayer deposition (ALD) is preferred for excellent step coverage. . When the STO thin film 24 is formed by monoatomic deposition, a deposition process may be performed at a temperature of 250 to 400 ° C. By controlling the thickness in the region of 50 to 200 microseconds, the effective oxide film thickness Tox required can be secured.

바람직하게, STO 박막(24)을 단원자증착법으로 증착하는 경우, 기판온도를 250∼400℃로 낮게 유지하면서 스트론튬소스 주입 단계, 퍼지, 반응가스 주입 단계, 퍼지, 티타늄소스 주입 단계, 퍼지, 반응가스 주입 단계 및 퍼지의 순서로 이루어지는 단위사이클을 반복 진행한다. Preferably, when the STO thin film 24 is deposited by monoatomic deposition, the strontium source injection step, purge, reaction gas injection step, purge, titanium source injection step, purge, reaction while maintaining a low substrate temperature of 250 ~ 400 ℃ The unit cycle consisting of a gas injection step and a purge is repeatedly performed.

스트론튬소스는 베타디케토네이트(β-diketonate)계 리간드(Ligand)를 갖는 Sr(thd)2, Sr(thd)2(adduct) 또는 Sr(methd)2 중에서 선택된다. Sr(thd)2(adduct)는 Sr(thd)2에 부가물(adduct)이 붙는 구조로서, 부가물(adduct)로는 트라이글라임(tryglyme), 테트라글라임(tetraglyme) 등의 폴리에테르(polyether) 계열 물질이나 트리엔(trien), 테트라엔(tetraen) 등의 폴리아민(polyamine) 계열의 물질이 사용될 수 있다.Strontium source is selected from Sr (thd) 2 , Sr (thd) 2 (adduct) or Sr (methd) 2 having a beta diketonate (β-diketonate) -based ligand (Ligand). Sr (thd) 2 (adduct) is a structure in which an adduct is attached to Sr (thd) 2 , and as an adduct, polyether such as triglyme and tetraglyme ) Or a polyamine-based material such as trien or tetraen may be used.

티타늄 소스는 Ti(OiPr)4, Ti(OEt)4 등의 알콕사이드(alkoxide)계 물질을 사용하거나, Ti(OiPr)2(tmhd)2, TiO(tmhd)2등의 베타디케노네이트(β-diketonate)계 물질을 사용할 수 있다.The titanium source may be an alkoxide-based material such as Ti (OiPr) 4 , Ti (OEt) 4 , or betadikenonate (β-) such as Ti (OiPr) 2 (tmhd) 2 or TiO (tmhd) 2 . diketonate) materials may be used.

스트론튬소스 및 티타늄소스의 산화를 위한 반응가스는 H2O, O3 또는 산소 플라즈마를 사용하는데, O3을 사용할 경우 농도를 200g/m3~400g/m3의 영역을 사용한다. The reaction gas for the oxidation of the strontium source and the titanium source uses H 2 O, O 3 or oxygen plasma. When O 3 is used, the concentration is 200 g / m 3 to 400 g / m 3 .

퍼지를 위한 방법으로 진공 펌프를 이용하여 잔류 가스 또는 반응 부산물을 제거하거나, 비활성 가스인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거하는 방법을 사용할 수 있다.As a method for purging, a method of removing residual gas or reaction by-products by using a vacuum pump or blowing argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber may be used.

한편, 스트론튬과 티타늄이 함유된 유전막인 BST 박막을 적용하는 경우에, 바륨 소스(Ba 소스)로는 Ba(thd)2, Ba(thd)(adduct), Ba(methd)2를 사용할 수 있다. Ba(thd)(adduct)는 Ba(thd)에 부가물(adduct)이 붙는 구조로서, 부가물(adduct)로는 트라이글라임(tryglyme), 테트라글라임(tetraglyme) 등의 폴리에테르(polyether) 계열 물질이나 트리엔(trien), 테트라엔(tetraen) 등의 폴리아민(polyamine) 계열의 물질이 사용될 수 있다.Meanwhile, in the case of applying a BST thin film, which is a dielectric film containing strontium and titanium, Ba (thd) 2 , Ba (thd) (adduct), and Ba (methd) 2 may be used as the barium source (Ba source). Ba (thd) (adduct) is a structure in which an adduct is attached to Ba (thd), and as an adduct, polyether series such as triglyme and tetraglyme A substance or a polyamine-based substance such as trien or tetraen may be used.

도 4d에 도시된 바와 같이, 비정질의 STO 박막(24)을 결정화시키기 위해 제2어닐(25)을 진행한다.As shown in FIG. 4D, a second annealing 25 is performed to crystallize the amorphous STO thin film 24.

STO 박막과 같은 스트론튬(Sr)과 티타늄(Ti)이 함유된 유전막은 통상적으로 600℃ 이상의 온도에서 결정화가 이루어지지만 STO 박막(24)과 격자상수가 거의 같은 정방정계구조로 결정화된 제1지르코늄산화막(22A)을 시드층으로 사용할 경우에는 STO 박막(24)의 결정화를 위한 제2어닐(25)시의 어닐 온도를 효과적으로 낮출 수 있다. 즉, 정방정계구조로 결정화된 제1지르코늄산화막(22A)을 시드층으로 사용하여 증착된 STO 박막(24)은 결정화를 위한 어닐온도가 600℃보다 낮은 온도에서 진행되어도 충분한 결정화를 유도할 수 있다. 바람직하게, 제2어닐(25)시의 어닐온도는 400∼650℃이며, 어닐방법은 급속열처리법(Rapid Thermal Anneal) 또는 노열처리법(Furnace anneal)을 이용할 수 있다. 그리고, 제2어닐(25)시 어닐분위기는 N2, Ar 등의 비활성가스 분위기이다.A dielectric film containing strontium (Sr) and titanium (Ti), such as an STO thin film, is usually crystallized at a temperature of 600 ° C. or higher, but the first zirconium oxide film crystallized in a tetragonal structure having the same lattice constant as the STO thin film 24. When 22A is used as the seed layer, the annealing temperature during the second annealing 25 for crystallization of the STO thin film 24 can be effectively lowered. That is, the STO thin film 24 deposited using the first zirconium oxide film 22A crystallized in a tetragonal structure as a seed layer may induce sufficient crystallization even when the annealing temperature for crystallization is lower than 600 ° C. . Preferably, the annealing temperature at the time of the second annealing 25 is 400 to 650 ° C., and the annealing method may be a rapid thermal annealing or a furnace anneal. The annealing atmosphere in the second annealing 25 is an inert gas atmosphere such as N 2 or Ar.

한편, 제2어닐(25)은 400∼650℃ 범위에서 진행하되, 질소 또는 아르곤 등의 비활성가스분위기에서 600℃ 이상(600∼650℃)으로 1차 어닐한 후, 다시 450℃ 이하(400∼450℃)의 저온에서 산소를 포함하는 분위기에서 2차 어닐할 수도 있다.On the other hand, the second annealing (25) proceeds in the range of 400 ~ 650 ℃, the first annealing at 600 ℃ or more (600 ~ 650 ℃) in an inert gas atmosphere such as nitrogen or argon, and then again 450 ℃ or less (400 ~ Secondary annealing may be performed in an atmosphere containing oxygen at a low temperature of 450 ° C.

위와 같은 제2어닐(25)에 의해 STO 박막(24)은 결정질의 STO 박막(24A)으로 전환된다.By the second annealing 25 as described above, the STO thin film 24 is converted into the crystalline STO thin film 24A.

도 4e에 도시된 바와 같이, 결정질의 STO 박막(24A) 상에 정방정계구조로 결정화된 결정질의 제2지르코늄산화막(26)을 형성한다. 결정질의 제2지르코늄산화막(26)을 형성하기 위한 방법은 도 4a, 도 4b 및 그에 따른 결정질의 제1지르코늄산화막(22A)을 형성하는 방법과 동일하다. As shown in FIG. 4E, a crystalline second zirconium oxide film 26 crystallized in a tetragonal structure is formed on the crystalline STO thin film 24A. The method for forming the crystalline second zirconium oxide film 26 is the same as the method for forming the crystalline first zirconium oxide film 22A according to FIGS. 4A and 4B.

마지막으로, 도 4f에 도시된 바와 같이, 정방정계구조로 결정화된 제2지르코늄산화막(26) 상에 상부전극(27)을 형성한다. 이때, 상부전극(27)은 TiN, Ru, RuO2, Pt, Ir, IrO2, HfN 또는 ZrN 중에서 선택될 수 있다.Finally, as shown in FIG. 4F, the upper electrode 27 is formed on the second zirconium oxide film 26 crystallized in a tetragonal structure. In this case, the upper electrode 27 may be selected from TiN, Ru, RuO 2 , Pt, Ir, IrO 2 , HfN, or ZrN.

상술한 제2실시예에 따르면, 정방정계구조로 결정화된 제1지르코늄산화 막(22A), 결정질의 STO 박막(24A) 및 정방정계구조로 결정화된 제2지르코늄산화막(26)의 적층구조로 유전막을 형성하므로써, STO 박막(24A)에 의한 높은 유전율을 확보함과 동시에 정방정계구조로 결정화된 제1,2지르코늄산화막(22A, 26)의 큰 에너지밴드갭에 의해 낮은 누설전류를 확보할 수 있다. 특히, 제2실시예는 하부전극(21)과 STO 박막(24A) 사이는 물론 STO 박막(24A)과 상부전극(27) 사이에도 결정질의 지르코늄산화막이 형성됨에 따라 STO 박막(24A)의 상하부 모든 계면에서 낮은 누설전류를 얻을 수 있다. 이러한 효과는 STO 박막(24A)외에 BST 박막을 적용하는 경우에도 동일하게 얻을 수 있다.According to the second embodiment described above, the dielectric film has a lamination structure of a first zirconium oxide film 22A crystallized in a tetragonal structure, a crystalline STO thin film 24A, and a second zirconium oxide film 26 crystallized in a tetragonal structure. As a result, it is possible to secure a high dielectric constant by the STO thin film 24A and to ensure a low leakage current due to a large energy band gap of the first and second zirconium oxide films 22A and 26 crystallized in a tetragonal structure. . Particularly, in the second embodiment, a crystalline zirconium oxide film is formed between the lower electrode 21 and the STO thin film 24A, as well as between the STO thin film 24A and the upper electrode 27, so that the upper and lower portions of the upper and lower portions of the STO thin film 24A are all formed. Low leakage current can be obtained at the interface. Such an effect can be similarly obtained even when a BST thin film is applied in addition to the STO thin film 24A.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 본 발명의 제1실시예에 따른 캐패시터의 구조를 도시한 도면.1 is a view showing the structure of a capacitor according to a first embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 캐패시터 제조 방법을 도시한 도면.2A to 2E illustrate a method of manufacturing a capacitor according to a first embodiment of the present invention.

도 3은 본 발명의 제2실시예에 따른 캐패시터의 구조를 도시한 도면.3 is a view showing the structure of a capacitor according to a second embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 제2실시예에 따른 캐패시터 제조 방법을 도시한 도면.4A to 4F illustrate a method of manufacturing a capacitor according to a second embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

101 : 하부전극 102 : 제1유전막101: lower electrode 102: the first dielectric film

103 : 제2유전막 104 : 상부전극103: second dielectric film 104: upper electrode

Claims (21)

하부전극을 형성하는 단계;Forming a lower electrode; 상기 하부전극 상에 제1유전막을 형성하는 단계;Forming a first dielectric film on the lower electrode; 상기 제1유전막을 시드층으로 하여 스트론튬(Sr)과 티타늄(Ti)을 함유하는 제2유전막을 형성하는 단계; Forming a second dielectric film containing strontium (Sr) and titanium (Ti) using the first dielectric film as a seed layer; 상기 제2유전막의 결정화를 위한 어닐처리 단계; 및Annealing for crystallizing the second dielectric film; And 상기 결정화된 제2유전막 상에 상부전극을 형성하는 단계를 포함하고,Forming an upper electrode on the crystallized second dielectric film, 상기 제1유전막은 상기 제2유전막보다 에너지밴드갭(Energy band gap)이 더 큰 유전막으로 형성하며, 상기 제1유전막은 지르코늄산화막을 포함하는The first dielectric layer is formed of a dielectric layer having a larger energy band gap than the second dielectric layer, and the first dielectric layer includes a zirconium oxide layer. 캐패시터 제조 방법.Capacitor Manufacturing Method. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서,The method of claim 1, 상기 제2유전막과 상기 상부전극 사이에 상기 제2유전막보다 에너지밴드갭이 더 큰 제3유전막을 형성하는 단계를 더 포함하는 캐패시터 제조 방법.And forming a third dielectric film between the second dielectric film and the upper electrode, the third dielectric film having a larger energy band gap than the second dielectric film. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제2항에 있어서,The method of claim 2, 상기 제3유전막은 지르코늄산화막을 포함하는 캐패시터 제조 방법.The third dielectric film is a capacitor manufacturing method comprising a zirconium oxide film. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제3항에 있어서,The method of claim 3, 상기 지르코늄산화막은 정방정계의 결정구조를 갖는 캐패시터 제조 방법.The zirconium oxide film is a capacitor manufacturing method having a tetragonal crystal structure. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제3항에 있어서,The method of claim 3, 상기 지르코늄산화막은 30∼200Å 두께를 갖는 캐패시터 제조 방법.The zirconium oxide film is a capacitor manufacturing method having a thickness of 30 ~ 200Å. 삭제delete 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 정방정계의 결정구조를 갖는 캐패시터 제조 방법.The zirconium oxide film is a capacitor manufacturing method having a tetragonal crystal structure. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 어닐 처리된 캐패시터 제조 방법.The zirconium oxide film is annealing capacitor manufacturing method. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제8항에 있어서,The method of claim 8, 상기 어닐처리는,The annealing treatment, 급속열처리(RTA) 또는 노열처리(Furnace anneal)를 이용하는 캐패시터 제조 방법.Capacitor manufacturing method using rapid heat treatment (RTA) or furnace anneal. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 was abandoned upon payment of a setup registration fee. 제1항 또는 제3항에 있어서,The method according to claim 1 or 3, 상기 지르코늄산화막은 스퍼터링법, 화학기상증착법 또는 단원자증착법으로 증착하는 캐패시터 제조 방법.The zirconium oxide film is a capacitor manufacturing method which is deposited by sputtering, chemical vapor deposition or monoatomic deposition. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제10항에 있어서,The method of claim 10, 상기 지르코늄산화막의 단원자증착법(ALD)은 250∼400℃ 온도에서 진행하는 캐패시터 제조 방법.The monoatomic vapor deposition method (ALD) of the zirconium oxide film is a capacitor manufacturing method that proceeds at a temperature of 250 ~ 400 ℃. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 was abandoned upon payment of a registration fee. 제1항에 있어서,The method of claim 1, 상기 제2유전막은,The second dielectric film, 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제1항에 있어서,The method of claim 1, 상기 어닐처리단계는,The annealing step, 400∼650℃의 온도에서 진행하는 캐패시터 제조 방법.A capacitor manufacturing method that proceeds at a temperature of 400 to 650 ° C. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 was abandoned when the registration fee was paid. 제13항에 있어서,The method of claim 13, 상기 어닐처리단계는,The annealing step, 600∼650℃의 온도에서 비활성가스 분위기로 1차 어닐처리한 후, 400∼450℃의 온도에서 산소를 포함하는 분위기로 2차 어닐처리하는 캐패시터 제조 방법.A method for producing a capacitor, wherein the first annealing treatment is carried out in an inert gas atmosphere at a temperature of 600 to 650 ° C., and the second annealing treatment is carried out to an atmosphere containing oxygen at a temperature of 400 to 450 ° C. 하부전극;Lower electrode; 상기 하부전극 상의 스트론튬(Sr)과 티타늄(Ti)을 함유하는 제2유전막; A second dielectric film containing strontium (Sr) and titanium (Ti) on the lower electrode; 상기 제2유전막 상의 상부전극; 및An upper electrode on the second dielectric layer; And 상기 하부전극과 제2유전막 사이에 형성되며 상기 제2유전막보다 에너지밴드갭이 더 큰 제1유전막을 포함하며, 상기 제1유전막은 지르코늄산화막을 포함하는A first dielectric layer formed between the lower electrode and the second dielectric layer and having a larger energy band gap than the second dielectric layer, wherein the first dielectric layer includes a zirconium oxide layer. 캐패시터.Capacitor. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.Claim 16 was abandoned upon payment of a setup registration fee. 제15항에 있어서,The method of claim 15, 상기 제2유전막과 상부전극 사이에 형성된 제3유전막을 더 포함하는 캐패시터.And a third dielectric film formed between the second dielectric film and the upper electrode. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.Claim 17 has been abandoned due to the setting registration fee. 제16항에 있어서,The method of claim 16, 상기 제3유전막은 지르코늄산화막을 포함하는 캐패시터.The third dielectric film is a capacitor comprising a zirconium oxide film. 삭제delete 청구항 19은(는) 설정등록료 납부시 포기되었습니다.Claim 19 was abandoned upon payment of a registration fee. 제15항 또는 제17항에 있어서,The method according to claim 15 or 17, 상기 지르코늄산화막은 정방정계의 결정구조를 갖는 캐패시터.The zirconium oxide film is a capacitor having a tetragonal crystal structure. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.Claim 20 was abandoned upon payment of a registration fee. 제15항 또는 제17항에 있어서,The method according to claim 15 or 17, 상기 지르코늄산화막은, 30∼200Å 두께를 갖는 캐패시터.The zirconium oxide film has a thickness of 30 to 200 kHz. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.Claim 21 has been abandoned due to the setting registration fee. 제15항에 있어서,The method of claim 15, 상기 제2유전막은,The second dielectric film, 결정질의 STO(SrTiO3) 또는 결정질의 BST[Ba(Sr, Ti)O3]를 포함하는 캐패시터.A capacitor comprising crystalline STO (SrTiO 3 ) or crystalline BST [Ba (Sr, Ti) O 3 ].
KR1020070087617A 2007-08-30 2007-08-30 Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same KR101060740B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087617A KR101060740B1 (en) 2007-08-30 2007-08-30 Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087617A KR101060740B1 (en) 2007-08-30 2007-08-30 Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090022332A KR20090022332A (en) 2009-03-04
KR101060740B1 true KR101060740B1 (en) 2011-08-31

Family

ID=40692222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087617A KR101060740B1 (en) 2007-08-30 2007-08-30 Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101060740B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892345B2 (en) 2017-07-07 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device
US11088240B2 (en) 2018-10-17 2021-08-10 Samsung Electronics Co., Ltd. Capacitor structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656768B1 (en) * 2015-07-22 2016-09-12 이원걸 Auxiliary material for phallus list state preservation
WO2017018706A1 (en) * 2015-07-27 2017-02-02 주성엔지니어링(주) Capacitor deposition apparatus and deposition method of dielectric film using same
KR20220006403A (en) 2020-07-08 2022-01-17 삼성전자주식회사 Capacitor comprising perovskite material, semiconductor device including the capacitor and method of manufacturing the capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269320B1 (en) 1997-12-30 2000-10-16 윤종용 Method for forming a dielecctric film and method for fabricating a capacitor using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269320B1 (en) 1997-12-30 2000-10-16 윤종용 Method for forming a dielecctric film and method for fabricating a capacitor using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892345B2 (en) 2017-07-07 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device
US11114541B2 (en) 2017-07-07 2021-09-07 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11621339B2 (en) 2017-07-07 2023-04-04 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11764283B2 (en) 2017-07-07 2023-09-19 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11088240B2 (en) 2018-10-17 2021-08-10 Samsung Electronics Co., Ltd. Capacitor structure
US11705483B2 (en) 2018-10-17 2023-07-18 Samsung Electronics Co., Ltd. Capacitor structure and semiconductor devices having the same

Also Published As

Publication number Publication date
KR20090022332A (en) 2009-03-04

Similar Documents

Publication Publication Date Title
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
KR100705926B1 (en) Method of manufacturing a capacitor in a semiconductor device
US5973911A (en) Ferroelectric thin-film capacitor
KR100722989B1 (en) Capacitor and method of manufacturing the same
US8945675B2 (en) Methods for forming conductive titanium oxide thin films
KR100363081B1 (en) Thin film formation apparatus
KR101123433B1 (en) Method of forming a structure having a high dielectric constant and a structure having a high dielectric constant
KR100717813B1 (en) Capacitor with nano-mixed dielectric and method for manufacturing the same
KR20120104552A (en) Processes for passivating dielectric films
US6319764B1 (en) Method of forming haze-free BST films
JP2001527282A (en) Method for selectively depositing bismuth-based ferroelectric films
JP5883263B2 (en) Method for producing metal-insulator-metal capacitor used in semiconductor device
KR20040070481A (en) Apparatus and method for forming dielectric layers
US20040101977A1 (en) Low thermal budget fabrication of ferroelectric memory using RTP
KR101060740B1 (en) Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same
JP4031552B2 (en) Method for forming film of semiconductor device
KR100965771B1 (en) Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same
JP2001107238A (en) Single phase perovskite ferroelectric film on platinum electrode, and method of its formation
US20070264770A1 (en) Capacitor forming method
KR101152390B1 (en) Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same
JPH09282943A (en) Manufacture of ferroelectric crystal thin film and ferroelectric capacitor
KR101688891B1 (en) Method for preparing multi-component thin film
KR20080084434A (en) Mim capacitor and method for fabricating the same
KR100382742B1 (en) Method for forming capacitor of semiconductor device
KR100780650B1 (en) Capacitor in semiconductor device and method for using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee