KR100269320B1 - Method for forming a dielecctric film and method for fabricating a capacitor using the same - Google Patents

Method for forming a dielecctric film and method for fabricating a capacitor using the same Download PDF

Info

Publication number
KR100269320B1
KR100269320B1 KR1019970077744A KR19970077744A KR100269320B1 KR 100269320 B1 KR100269320 B1 KR 100269320B1 KR 1019970077744 A KR1019970077744 A KR 1019970077744A KR 19970077744 A KR19970077744 A KR 19970077744A KR 100269320 B1 KR100269320 B1 KR 100269320B1
Authority
KR
South Korea
Prior art keywords
oxide
dielectric film
forming
nucleation layer
titanium oxide
Prior art date
Application number
KR1019970077744A
Other languages
Korean (ko)
Other versions
KR19990057678A (en
Inventor
이병택
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970077744A priority Critical patent/KR100269320B1/en
Publication of KR19990057678A publication Critical patent/KR19990057678A/en
Application granted granted Critical
Publication of KR100269320B1 publication Critical patent/KR100269320B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

PURPOSE: A method of manufacturing a dielectric layer and a capacitor using the dielectric layer is provided to increase dielectric ratio of the dielectric layer and reduce the process time. CONSTITUTION: In order to increase the crystallization of a dielectric layer, a seed layer(20) is formed on a semiconductor substrate within 60 seconds by sputtering at temperatures lower than 700 degrees centigrade. A dielectric layer(30) is deposited on the seed layer.

Description

유전체막의 형성방법 및 이를 이용한 캐패시터의 제조방법{Method for forming a dielecctric film and method for fabricating a capacitor using the same}Method for forming a dielecctric film and method for fabricating a capacitor using the same

본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 특히 유전체막의 형성방법 및 이를 이용한 캐패시터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of forming a dielectric film and a method of manufacturing a capacitor using the same.

반도체 메모리소자가 고집적화됨에 따라 캐패시터로 사용되는 면적이 점차 감소되어 기존의 산화막, 질화막, 오산화탄탈륨(Ta2O5)과 같은 유전막으로는 소자의 동작에 필요한 캐패시턴스를 확보하기가 어려워지게 되었다. 따라서, 제한된 셀 면적에서 메모리 셀의 캐패시턴스를 증가시키기 위한 많은 방법들이 제안되고 있는데, 통상 다음의 세 가지로 나뉘어진다. 즉, ① 유전체막을 박막화하는 방법, ② 캐패시터의 유효면적을 증가시키는 방법, ③ 유전상수가 큰 물질을 유전체막으로 사용하는 방법 등이다.As semiconductor memory devices are highly integrated, the area used as a capacitor is gradually reduced, and it is difficult to secure capacitance necessary for operation of the device with a dielectric film such as an oxide film, a nitride film, and tantalum pentoxide (Ta 2 O 5 ). Therefore, many methods for increasing the capacitance of a memory cell in a limited cell area have been proposed, and are generally divided into the following three. That is, (1) thinning the dielectric film, (2) increasing the effective area of the capacitor, and (3) using a material having a high dielectric constant as the dielectric film.

이 중 첫 번째 방법, 즉 유전체막의 두께를 100Å 이하로 박막화하는 경우에는, 파울러 - 노드하임 전류 (Fowler - Nodheim current)에 의해 소자의 신뢰성이 저하되므로 대용량 메모리장치에 적용하기가 어렵다는 단점이 있다. 두 번째 방법, 즉 캐패시터의 구조를 입체화하는 방법은 3차원구조의 캐패시터를 제조하기 위한 복잡한 공정이 수반되고 이에 따라 제조단가의 상승을 피할 수 없는 단점이 있으며, 기존의 유전체막으로는 1기가(Giga) 디램(DRAM) 이상의 메모리소자의 동작에 필요한 캐패시턴스 값을 얻기가 힘들어지고 있다.In the first method, that is, when the thickness of the dielectric film is reduced to 100 Å or less, the reliability of the device is degraded by the Fowler-Nodheim current, which makes it difficult to apply to a large-capacity memory device. The second method, that is, the method of three-dimensionally reducing the structure of a capacitor, involves a complicated process for manufacturing a three-dimensional capacitor, and thus, an increase in manufacturing cost is inevitable. It is difficult to obtain the capacitance value required for the operation of a memory device of more than a gigabyte DRAM.

이에 따라, 최근에는 세 번째 방법인 피. 지. 티(PZT; PbZrTiO3) 또는 비. 에스. 티(BST; BaSrTiO3) 계열의 고유전 물질로 유전체막을 대체하는 연구가 활발히 진행중에 있다. 이러한 고유전 물질들은 기존의 유전체막으로 사용되던 실리콘산화막, 실리콘질화막 또는 오산화탄탈륨(Ta2O5) 막과는 달리 임의의 온도영역에서 외부의 전기장이 없이도 자발적인 분극을 나타내며, 벌크(bulk) 상태에서 수백 ∼ 1,000 정도의 높은 유전상수를 갖는다. 따라서, 이러한 고유전물질로 유전체막을 형성할 경우 스토리지 전극을 실린더(cylinder) 또는 핀(Fin) 구조와 같은 복잡한 구조로 형성하지 않고도 소자의 동작에 필요한 캐패시턴스를 얻을 수 있는 장점이 있다.As a result, P. G. Tee (PZT; PbZrTiO 3 ) or ratio. s. Research into replacing dielectric films with high dielectric materials of Ti (BST; BaSrTiO 3 ) series is actively underway. Unlike the silicon oxide film, silicon nitride film, or tantalum pentoxide (Ta 2 O 5 ) film, which is used as a dielectric film, these high dielectric materials exhibit spontaneous polarization without an external electric field in an arbitrary temperature range. Has a high dielectric constant of several hundred to 1,000. Therefore, when the dielectric film is formed of the high dielectric material, the capacitance required for the operation of the device may be obtained without forming the storage electrode into a complicated structure such as a cylinder or a fin structure.

그러나, 이와 같은 고유전막의 경우에도 소자의 크기가 더욱 작아짐에 따라 더욱 간단한 구조에서 우수한 특성을 갖는 캐패시터를 얻기 위해서는 유전율을 증가시키는 것이 필요하다.However, even in such a high dielectric film, as the size of the device becomes smaller, it is necessary to increase the dielectric constant in order to obtain a capacitor having excellent characteristics in a simpler structure.

고유전막의 유전율을 증가시키는 방법으로는, 일반적으로 고유전막을 형성한 후에 후속 열처리를 통해서 유전율을 증가시키는 방법이 "Appl. Phys. Lett. 67(1995), pp.2819"에 제시되어 있다. 이 방법에 따르면, 640℃의 온도에서 BST막을 증착한 후 750℃, 질소가스(N2) 분위기에서 후속 열처리를 실시함으로써 유전율을 증가시킬 수 있다.As a method of increasing the dielectric constant of a high dielectric film, a method of increasing the dielectric constant through subsequent heat treatment after forming a high dielectric film is generally described in "Appl. Phys. Lett. 67 (1995), pp. 2819". According to this method, the dielectric constant can be increased by depositing a BST film at a temperature of 640 ° C. and then performing a subsequent heat treatment in an atmosphere of 750 ° C. and nitrogen gas (N 2 ).

고유전막의 유전율을 증가시키는 다른 방법은 "Jpn. J. Appl. Phys. Vol.36(1997), pp.3564-3568"에 개시되어 있다. 이 방법에 따르면, 고유전막을 증착하기 전에 하부막질을 1,000℃, 산소가스(O2) 분위기 하에서 5시간정도 전 처리함으로써 하부막질의 표면을 평탄하게 하여 고유전막의 결정성을 향상시킨다.Another method of increasing the permittivity of high dielectric films is disclosed in Jpn. J. Appl. Phys. Vol. 36 (1997), pp. 3564-3568. According to this method, before depositing the high dielectric film, the lower film quality is pretreated at about 1,000 ° C. in an oxygen gas (O 2 ) atmosphere for about 5 hours to flatten the surface of the lower film quality to improve crystallinity of the high dielectric film.

한편, 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법에 의한 2단계 증착으로 고유전막을 증착하여 매끄러운 표면(smooth surface)을 얻는 방법(Jpn. J. Appl. Phys. Vol.34(1995). pp.5077-5082)이 개시된 바 있으나, 유전율의 증가에 관한 것은 기술되어 있지 않다.Meanwhile, a method of obtaining a smooth surface by depositing a high dielectric film by two-step deposition by chemical vapor deposition (CVD) method (Jpn. J. Appl. Phys. Vol. 34 (1995). .5077-5082) have been disclosed, but there is no description of an increase in permittivity.

한편, 최근의 논문에 따르면, 고유전막을 2단계에 걸쳐 증착함으로써 고유전막의 결정성을 향상시켜 캐패시턴스를 증가시키는 방법이 발표된 바 있다(참조문헌: SPIE Vol.2636, pp.134-141). 그러나, 이 방법에 의하면, BST막 증착 → 어닐링→ BST막 재증착 → 어닐링으로 공정이 진행되어 2회의 어닐링 과정이 필요하므로 공정시간이 길어지는 문제점이 있다.On the other hand, according to a recent paper, a method of increasing the capacitance by improving the crystallinity of the high dielectric film by depositing the high dielectric film in two steps has been published (SPIE Vol.2636, pp.134-141). . However, according to this method, the process proceeds by BST film deposition → annealing → BST film re-deposition → annealing, and thus, two annealing processes are required, resulting in a long process time.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 고유전막의 유전율을 향상시킬 수 있으며 공정시간을 감소시킬 수 있는 고유전막의 형성방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to provide a method of forming a high dielectric film capable of improving the dielectric constant of the high dielectric film and reducing the processing time.

본 발명이 이루고자 하는 다른 기술적 과제는, 유전율이 향상된 고유전막을 구비하는 캐패시터의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a capacitor having a high dielectric constant having improved dielectric constant.

도 1은 BST막의 두께에 따른 유전율의 변화를 나타낸 그래프이다,1 is a graph showing the change in permittivity according to the thickness of the BST film,

도 2는 BST막을 증착한 후 열처리를 한 경우의 BST막의 두께에 따른 유전율의 변화를 나타낸 그래프들이다.FIG. 2 is a graph showing changes in dielectric constant according to thickness of a BST film when heat treatment is performed after the deposition of a BST film.

도 3은 여러 가지 온도조건에서 증착한 BST 박막의 XRD 패턴을 나타낸 것이다.3 shows an XRD pattern of a BST thin film deposited under various temperature conditions.

도 4는 BST 박막을 증착한 후 750℃에서 30분간 열처리한 후의 XRD 패턴을 나타낸 것이다.Figure 4 shows the XRD pattern after the heat treatment for 30 minutes at 750 ℃ after depositing the BST thin film.

도 5는 핵 형성층의 증착온도에 따른 캐패시턴스의 변화를 나타내는 그래프이다.5 is a graph showing a change in capacitance according to the deposition temperature of the nucleation layer.

도 6은 핵 형성층의 증착시간에 따른 캐패시턴스의 변화를 나타내는 그래프이다.6 is a graph showing a change in capacitance with deposition time of a nucleation layer.

도 7은 핵 형성층의 증착시간에 따른 BST막의 XRD 패턴을 나타낸 그래프이다.7 is a graph showing the XRD pattern of the BST film according to the deposition time of the nucleation layer.

도 8은 본 발명에 의한 고유전막을 이용한 캐패시터의 제조방법을 설명하기 위한 단면도이다.8 is a cross-sectional view illustrating a method of manufacturing a capacitor using a high dielectric film according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10.....하부전극 20.....핵 형성층(seed layer)10 ..... bottom electrode 20 ..... seed layer

30.....유전체막 40.....상부전극30..Dielectric film 40..Top electrode

상기 과제를 이루기 위하여 본 발명에 의한 유전체막의 형성방법은, 반도체기판 상에 고유전막의 결정성을 향상시키기 위한 핵 형성층(seed layer)을 형성하는 단계, 및 상기 핵 형성층(seed layer) 상에 고유전막을 증착하는 단계를 구비하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a dielectric film according to the present invention includes forming a seed layer for improving the crystallinity of a high dielectric film on a semiconductor substrate, and inherently on the seed layer. And depositing an entire film.

상기 핵 형성층은, 700℃ 이하의 온도에서 스퍼터링(sputtering) 방법으로, 100Å 이하의 두께로 형성하는 것이 바람직하다.It is preferable to form the said nucleation layer in thickness of 100 Pa or less by the sputtering method at the temperature of 700 degrees C or less.

상기 핵 형성층은 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3) 및 에스. 티. 오(STO; SrTiO3)와 같은 페로브스카이트 구조의 산화물, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 구성된 그룹에서 선택된 어느 하나로 형성하는 것이 바람직하다.The nucleation layer is p. G. Ti (PZT), lead-titanium oxide (PbTiO 3 ), lead-lanthanum-titanium oxide (PbLaTiO 3 ), barium-titanium oxide (BaTiO 3 ), bismuth-titanium oxide (Bi 3 Ti 4 O 12 ), strontium-bismuth Tantalum oxide (SrBi 2 Ta 2 O 9 ), b. s. T (BST; BaSrTiO 3 ) and S. tea. Any one selected from the group consisting of oxides of perovskite structures such as STO (SrTiO 3 ), bismuth-titanium oxide (Bi 4 Ti 3 O 12 ) and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ) It is preferable to form one.

상기 다른 과제를 이루기 위하여 본 발명에 의한 캐패시터의 제조방법은, 반도체기판 상에 하부전극을 형성하는 단계와, 상기 하부전극 상에 유전체막의 결정성을 향상시키기 위한 핵 형성층을 형성하는 단계와, 상기 핵 형성층 상에 고유전막을 형성하는 단계, 및 상기 고유전막 상에 상부전극을 형성하는 단계를 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor, including forming a lower electrode on a semiconductor substrate, and forming a nucleation layer on the lower electrode to improve crystallinity of the dielectric film. Forming a high dielectric film on the nucleation layer, and forming an upper electrode on the high dielectric film.

상기 하부전극 및 상부전극은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os) 등의 금속과, 이들 금속을 기본으로 하는 합금, 산화이리듐(IrO2), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산화인듐(Indium oxide), 인듐주석산화물(Indium Tin Oxide; ITO), 산화루테늄(RuO2) 및 페로브스카이트 구조를 갖는 산화물 전도체로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합으로 형성하는 것이 바람직하다.The lower electrode and the upper electrode are metals such as platinum (Pt), ruthenium (Ru), iridium (Ir), palladium (Pd), osmium (Os), alloys based on these metals, and iridium oxide (IrO 2 ). As an oxide conductor with platinum oxide, platinum oxide, osmium oxide, indium oxide, indium tin oxide (ITO), ruthenium oxide (RuO 2 ) and perovskite structures It is preferable to form one or a combination of two or more selected from the group consisting of.

그리고, 상기 핵 형성층은 700℃ 이하의 온도에서 스퍼터링(sputtering) 방법을 사용하여 100Å 이하의 두께로 형성한다.The nucleation layer is formed to a thickness of 100 kPa or less using a sputtering method at a temperature of 700 ° C or less.

그리고, 상기 핵 형성층은 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3) 및 에스. 티. 오(STO; SrTiO3)와 같은 페로브스카이트 구조의 산화물, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 구성된 그룹에서 선택된 어느 하나로 형성하는 것이 바람직하다.And the nucleation layer is p. G. Ti (PZT), lead-titanium oxide (PbTiO 3 ), lead-lanthanum-titanium oxide (PbLaTiO 3 ), barium-titanium oxide (BaTiO 3 ), bismuth-titanium oxide (Bi 3 Ti 4 O 12 ), strontium-bismuth Tantalum oxide (SrBi 2 Ta 2 O 9 ), b. s. T (BST; BaSrTiO 3 ) and S. tea. Any one selected from the group consisting of oxides of perovskite structures such as STO (SrTiO 3 ), bismuth-titanium oxide (Bi 4 Ti 3 O 12 ) and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ) It is preferable to form one.

그리고, 상기 핵 형성층 또는 고유전막을 적어도 한 단계 이상 증착할 수도 있다.In addition, the nucleation layer or the high dielectric film may be deposited at least one step.

본 발명에 따르면, 고유전막을 증착하기 전에 핵 형성층을 형성함으로써 고유전막의 유전율을 향상시킬 수 있으며, 메모리 셀의 캐패시턴스를 용이하게 증가시킬 수 있다.According to the present invention, by forming the nucleation layer before depositing the high dielectric film, the dielectric constant of the high dielectric film can be improved, and the capacitance of the memory cell can be easily increased.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.The embodiments described below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings illustrating embodiments of the present invention, the thicknesses of certain layers or regions are exaggerated for clarity of specification, and like numerals in the drawings refer to like elements. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be present directly on top of the other layer or substrate, with a third layer intervening therebetween.

본 발명에서는 고유전막을 사용하는 캐패시터의 형성과정중 고유전막을 증착하는 단계에서 초기 핵 형성층(seed layer)을 소정의 조건으로 증착한 후 고유전막(main layer)을 증착함으로써 고유전막의 유전율을 증가시키는 방법을 제공한다.In the present invention, the dielectric constant of the high dielectric film is increased by depositing a high dielectric film (main layer) after depositing the initial nucleation layer under a predetermined condition in the process of depositing the high dielectric film during the formation of the capacitor using the high dielectric film. It provides a method to make it.

실험예 1Experimental Example 1

초기 핵 형성층을 증착한 후 고유전막(main layer)을 증착하는 경우의 유전체막의 유전율의 증가를 살펴보기 위하여 다음의 표 1과 같은 조건으로 실험하였다.In order to examine the increase in dielectric constant of the dielectric film in the case of depositing the initial nucleation layer and then depositing the main layer, experiments were performed under the conditions shown in Table 1 below.

조 건Condition 핵 형성층(증착온도/두께)Nucleation Layer (Deposition Temperature / Thickness) 고유전막(증착온도)High dielectric film (deposition temperature) AA 없음none 400℃400 ℃ BB 없음none 480℃480 CC 400℃ / 20Å400 ℃ / 20Å 480℃480 ℃

상기한 실험조건에서, 고유전막으로는 BST막을 사용하였고, 초기 핵 형성층(seed layer)과 BST 박막(main layer)은 모두 알. 에프. 마그네트론 스퍼터링(RF magnetron sputtering) 방식으로 증착하였다. 그리고, 스퍼터링 가스로는 아르곤(Ar)/산소(O2)의 혼합가스를 사용하였으며, 상, 하부 전극으로 백금(Pt)을 사용한 캐패시터를 형성하여 측정하였다.Under the above experimental conditions, a BST film was used as the high dielectric film, and both the initial seed layer and the BST main layer were known. F. Deposition was performed by magnetron sputtering. In addition, a mixed gas of argon (Ar) / oxygen (O 2 ) was used as the sputtering gas, and capacitors using platinum (Pt) were formed as upper and lower electrodes and measured.

도 1 및 도 2는 상기한 표 1의 조건으로 실험한 결과, BST막의 두께에 따른 유전율의 변화를 나타낸 그래프들이다.1 and 2 are graphs showing the change in permittivity according to the thickness of the BST film as a result of the experiment of Table 1 above.

도 1을 참조하면, 전체 두께영역에서 BST의 증착온도가 400℃에서 480℃로 증가될 때 BST막의 유전율이 증가하는 것을 보여준다. 또한, 400℃에서 20Å의 핵 형성층을 형성한 후 480℃에서 증착한 BST 박막은 전체 두께영역에서 같은 온도(480℃)에서 증착한 박막보다 큰 유전율을 보이고 있다.Referring to FIG. 1, the dielectric constant of the BST film is increased when the deposition temperature of the BST is increased from 400 ° C. to 480 ° C. in the entire thickness region. In addition, the BST thin film deposited at 480 ° C. after forming a nucleation layer of 20 Å at 400 ° C. has a larger dielectric constant than the thin film deposited at the same temperature (480 ° C.) in the entire thickness region.

도 2를 참조하면, 750℃에서 30분간 열처리한 후에도 핵 형성층을 형성한 후에 증착한 BST 박막의 유전율이 다른 조건에서 증착한 박막에 비해 크게 증가하였음을 알 수 있다.Referring to FIG. 2, it can be seen that the dielectric constant of the BST thin film deposited after forming the nucleation layer even after the heat treatment at 750 ° C. for 30 minutes was significantly increased compared to the thin film deposited under other conditions.

실험예 2Experimental Example 2

다음은, 유전율 증가의 원인을 살펴보기 위하여 (실험예 1)의 조건에서 증착한 BST 박막의 XRD(X-Ray Diffraction) 패턴을 살펴보았다. 도 3은 (실험예 1)의 조건에서 증착한 두께 800Å의 BST 박막의 XRD 패턴을 나타낸 것이다.Next, the XRD (X-Ray Diffraction) pattern of the BST thin film deposited under the conditions of (Experimental Example 1) was examined to examine the cause of the increase in the dielectric constant. 3 shows an XRD pattern of a BST thin film having a thickness of 800 GPa deposited under the conditions of (Experimental Example 1).

도 3의 (a)와 (b)를 비교하여 보면, BST의 증착온도가 400℃에서 480℃로 증가함에 따라 BST의 결정화가 향상되어 XRD 패턴의 최대강도(peak intensity)가 증가함을 알 수 있다. 특히, 핵 형성층을 형성한 후 증착한 BST 박막의 XRD 패턴은 같은 온도에서 증착한 BST 박막보다 결정방향이 (110)과 (200)인 경우에 최대강도가 크게 증가했음을 알 수 있다.When comparing (a) and (b) of Figure 3, it can be seen that as the deposition temperature of the BST increases from 400 ℃ to 480 ℃, the crystallization of the BST is improved to increase the peak intensity of the XRD pattern (peak intensity) have. In particular, the XRD pattern of the BST thin film deposited after the nucleation layer was formed can be seen that the maximum strength was significantly increased when the crystal direction is (110) and (200) than the BST thin film deposited at the same temperature.

이상과 같이 초기 핵 형성층을 형성한 후에 고유전막을 증착할 경우 유전율이 크게 증가하며, 이러한 유전율의 증가는 박막의 결정성 향상에 기인한 것임을 알 수 있다.As described above, when the high dielectric film is deposited after the initial nucleation layer is formed, the dielectric constant is greatly increased, and the increase in the dielectric constant is due to the improved crystallinity of the thin film.

도 4는 BST 박막을 증착한 후 750℃에서 30분간 열처리한 후의 XRD 패턴을 나타낸 것이다. BST 박막을 증착하는 조건은 역시 실험예 1과 동일하다.Figure 4 shows the XRD pattern after the heat treatment for 30 minutes at 750 ℃ after depositing the BST thin film. The conditions for depositing the BST thin film are also the same as in Experimental Example 1.

도 4에서 알 수 있는 바와 같이, BST막의 증착 후 후속되는 열처리 공정에 의해 유전율은 증가하였으나, XRD 패턴 상에서는 큰 증가를 보이지 않았다. 이와 같은 결과는, BST막의 증착후에 이루어지는 열처리는 BST 박막의 결정화를 향상시키지는 못하지만, BST막과 전극간에 쇼트키 접촉(Shottky contact)을 형성하여 접촉특성을 향상시킴으로써 유전율의 증가를 가져오는 것으로 해석할 수 있다.As can be seen in Figure 4, the dielectric constant was increased by the subsequent heat treatment process after deposition of the BST film, but did not show a large increase on the XRD pattern. These results indicate that the heat treatment after the deposition of the BST film does not improve the crystallization of the BST thin film, but results in an increase in the dielectric constant by forming a Schottky contact between the BST film and the electrode to improve the contact characteristics. Can be.

실험예 3Experimental Example 3

다음은, 핵 형성층의 증착조건과 유전막의 유전율의 증가의 관계를 알아보기 위하여, 핵 형성층의 증착조건을 변화시키면서 캐패시턴스를 측정하였다.Next, in order to examine the relationship between the deposition conditions of the nucleation layer and the increase in the dielectric constant of the dielectric film, the capacitance was measured while changing the deposition conditions of the nucleation layer.

먼저, 도 5는 핵 형성층의 증착온도에 따른 캐패시턴스의 변화를 나타내는 그래프로서, BST 핵 형성층을 각각 550℃, 750℃의 온도에서 30초간 증착한 다음, 메인 BST막을 480℃에서 증착하여 전체 유전막(핵 형성층 + 메인 유전막)의 두께가 400Å이 되도록 형성하였다.First, FIG. 5 is a graph showing the change in capacitance according to the deposition temperature of the nucleation layer. The BST nucleation layer is deposited at temperatures of 550 ° C. and 750 ° C. for 30 seconds, and then the main BST film is deposited at 480 ° C. to form the entire dielectric film ( The thickness of the nucleation layer + main dielectric film) was formed to be 400 GPa.

도 5에 나타난 바와 같이, 노말한 증착조건, 즉 핵 형성층을 증착하지 않고 BST막을 형성한 경우에 비해 캐패시턴스는 증가하였으나, 핵 형성층의 증착온도에 따른 캐패시턴스의 변화는 거의 없음을 알 수 있다.As shown in FIG. 5, the capacitance was increased as compared with the normal deposition condition, that is, the case where the BST film was formed without depositing the nucleation layer, but the capacitance did not change with the deposition temperature of the nucleation layer.

다음, 도 6은 핵 형성층의 증착시간에 따른 캐패시턴스의 변화를 나타내는 그래프로서, BST 핵 형성층을 각각 550℃, 750℃의 온도에서 증착시간을 각각 30초, 1분, 2분, 3분으로 변화시키면서 증착한 다음, 메인 BST막을 400℃에서 증착하여 전체 유전막(핵 형성층 + 메인 유전막)의 두께가 400Å이 되도록 형성하였다.Next, Figure 6 is a graph showing the change in capacitance according to the deposition time of the nucleation layer, the deposition time of the BST nucleation layer at a temperature of 550 ℃, 750 ℃ respectively 30 seconds, 1 minute, 2 minutes, 3 minutes After the deposition, the main BST film was deposited at 400 ° C. to form a thickness of the entire dielectric film (nucleation layer + main dielectric film) of 400 Å.

도 6을 참조하면, 핵 형성층의 증착시간에 따라 캐패시턴스가 크게 변화하였으며, 특히 증착시간이 60초 이하인 경우 노말한 조건, 즉 핵 형성층의 증착없이 유전체막을 형성한 경우보다 높은 캐패시턴스를 나타내었다.Referring to FIG. 6, the capacitance was greatly changed according to the deposition time of the nucleation layer. In particular, when the deposition time was 60 seconds or less, the capacitance was higher than normal conditions, that is, when the dielectric film was formed without deposition of the nucleation layer.

도 7은 핵 형성층의 증착시간에 따른 BST막의 XRD 패턴을 나타낸 그래프로서, 핵 형성층을 400℃의 온도에서 증착시간을 30초, 60초, 120초, 180초로 각각 변화시키면서 증착한 다음, 메인 BST막을 480℃에서 증착하여 전체 유전막(핵 형성층 + 메인 유전막)의 두께가 400Å이 되도록 형성하였다.7 is a graph showing the XRD pattern of the BST film according to the deposition time of the nucleation layer, the deposition of the nucleation layer at a temperature of 400 ℃ with the deposition time of 30 seconds, 60 seconds, 120 seconds, 180 seconds respectively, and then the main BST The film was deposited at 480 ° C. to form a thickness of 400 kPa of the entire dielectric film (nucleation layer + main dielectric film).

도시된 바와 같이, 증착시간이 30일 경우에 BST막의 최대강도가 가장 크게 나타났음을 알 수 있다.As shown, it can be seen that when the deposition time is 30, the maximum strength of the BST film is greatest.

이상의 결과에서, 초기 핵 형성층을 증착한 후 고유전막을 증착할 경우, 같은 온도에서 증착한 다른 박막에 비해 결정성이 향상되어 유전율이 크게 증가됨을 알 수 있다. 또한, 고유전 박막의 결정성은 고온에서 실시하는 후속 열처리보다는 초기 핵 형성층에 의해 좌우됨을 알 수 있다.In the above results, it can be seen that when the high dielectric film is deposited after the initial nucleation layer is deposited, the crystallinity is improved compared to other thin films deposited at the same temperature, thereby increasing the dielectric constant. In addition, it can be seen that the crystallinity of the high dielectric thin film depends on the initial nucleation layer rather than the subsequent heat treatment performed at high temperature.

또한, 고유전막의 유전율은 초기에 증착하는 핵 형성층의 증착시간과 밀접한 관계가 있으며, 증착온도와는 무관한 것으로 나타났다. 특히, 핵 형성층의 증착시간이 60초 이하일 경우에 노말한 경우에 비해 유전율을 크게 증가시킬 수 있다.In addition, the dielectric constant of the high dielectric film was closely related to the deposition time of the nucleation layer deposited initially, and was independent of the deposition temperature. In particular, when the deposition time of the nucleation layer is 60 seconds or less, the dielectric constant can be greatly increased as compared with the normal case.

실시예Example

다음은, 실험예 1, 2, 3의 결과를 이용하여 고유전막을 구비하는 캐패시터의 제조방법을 설명한다.Next, the manufacturing method of the capacitor provided with a high dielectric film is demonstrated using the result of Experimental example 1, 2, 3.

도 8은 본 발명에 의한 고유전막을 이용한 캐패시터의 제조방법을 설명하기 위한 단면도이다.8 is a cross-sectional view illustrating a method of manufacturing a capacitor using a high dielectric film according to the present invention.

먼저, 반도체기판(도시되지 않음) 상에, 도전층을 100 ∼ 3,000Å 정도의 두께로 형성한 다음, 통상의 사진식각 공정을 이용하여 상기 도전층을 패터닝함으로써 캐패시터의 하부전극(10)을 형성한다.First, a conductive layer is formed on a semiconductor substrate (not shown) to a thickness of about 100 to 3,000 Å, and then the conductive layer is patterned using a conventional photolithography process to form the lower electrode 10 of the capacitor. do.

상기 캐패시터의 하부전극(10)을 형성하기 위한 물질로는, 고 전도성이면서 내 산화성의 도전물질, 즉 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os) 등의 금속과 이들 금속을 기본으로 하는 합금, 즉 산화이리듐(IrO2), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산화인듐(Indium oxide), 인듐주석산화물(Indium Tin Oxide; ITO), 산화루테늄(RuO2) 및 페로브스카이트 구조를 갖는 산화물 전도체 중의 어느 한 물질 또는 이들 물질의 조합을 사용한다.As a material for forming the lower electrode 10 of the capacitor, a conductive material having high conductivity and oxidation resistance, that is, platinum (Pt), ruthenium (Ru), iridium (Ir), palladium (Pd), and osmium (Os) Metals such as these and alloys based on these metals, ie, iridium oxide (IrO 2 ), platinum oxide, osmium oxide, indium oxide, indium tin oxide (ITO) ), Any one of ruthenium oxide (RuO 2 ) and an oxide conductor having a perovskite structure or a combination of these materials is used.

상기 도전층의 증착방법으로는, 스퍼터링(sputtering) 또는 화학 기상 증착 (Chemical Vapor Deposition; CVD)법을 사용하는 것이 바람직하다. 예를 들어, 백금(Pt)계의 금속의 경우, 상기 금속을 타겟(target)으로 사용하여 상온 ∼ 500℃의 기판온도와 1 ∼ 10mTorr의 챔버(chamber) 압력을 유지하여 아르곤(Ar) 분위기에서 DC 스퍼터링 방법을 사용하여 증착한다. 백금계 금속의 산화물을 사용할 경우, 백금계 금속을 타겟으로 사용하여 1 ∼ 10mTorr의 챔버압력을 유지하고, 아르곤(Ar) 가스에 5 ∼ 50%의 산소(O2)를 혼합한 분위기에서 RF 스퍼터링 또는 반응성 스퍼터링 방법을 사용하여 증착한다. 그리고, CVD 방법을 사용하여 백금(Pt)을 증착하는 경우에는, 백금 - 헥사플루오르아세틸아세토네이트 (Pt-HFA)2를 백금 소스(source)로 사용하여 100 ∼ 500℃의 기판온도와 10mTorr ∼ 10Torr의 압력하에서 100 ∼ 1,000sccm의 아르곤(Ar)을 운반가스로 흘려줌으로써 증착할 수 있다.As the deposition method of the conductive layer, it is preferable to use sputtering or chemical vapor deposition (CVD). For example, in the case of platinum (Pt) -based metal, using the metal as a target to maintain a substrate temperature of room temperature ~ 500 ℃ and chamber pressure of 1 ~ 10mTorr in argon (Ar) atmosphere Deposit using a DC sputtering method. When using an oxide of platinum-based metal, RF sputtering is carried out in an atmosphere in which 5-100% of oxygen (O 2 ) is mixed with argon (Ar) gas while maintaining a chamber pressure of 1 to 10 mTorr using a platinum-based metal as a target. Or by using a reactive sputtering method. In the case of depositing platinum (Pt) using the CVD method, using a platinum-hexafluoroacetylacetonate (Pt-HFA) 2 as a platinum source (substrate), the substrate temperature of 100 ~ 500 ℃ and 10mTorr ~ 10Torr It can be deposited by flowing 100 ~ 1,000sccm of argon (Ar) to the carrier gas under the pressure of.

다음에, 상기 하부전극(10) 상에 고유전막의 결정성을 향상시키기 위한 핵 형성층(20)을 형성한다.Next, a nucleation layer 20 is formed on the lower electrode 10 to improve the crystallinity of the high dielectric film.

상기 핵 형성층(20)은 유전체막을 형성하기 위한 물질과 동일한 물질로서, 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3), 에스. 티. 오(STO; SrTiO3) 등의 페로브스카이트 구조의 산화물과, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있다. 그리고, 상기 핵 형성층(20)은 스퍼터링 방법을 사용하여 700℃ 이하의 온도에서 100Å 이하의 두께로 형성하는 것이 바람직하다. 또한, 도 6에 도시된 바와 같이, 캐패시턴스를 가장 효과적으로 증대시키기 위해서는 상기 핵 형성층(20)을 60초 이하의 시간동안 증착하는 것이 바람직하다.The nucleation layer 20 is the same material as the material for forming the dielectric film. G. Ti (PZT), lead-titanium oxide (PbTiO 3 ), lead-lanthanum-titanium oxide (PbLaTiO 3 ), barium-titanium oxide (BaTiO 3 ), bismuth-titanium oxide (Bi 3 Ti 4 O 12 ), strontium-bismuth Tantalum oxide (SrBi 2 Ta 2 O 9 ), b. s. T (BST; BaSrTiO 3 ), S. tea. Selected from the group consisting of perovskite-structured oxides such as O (STO; SrTiO 3 ), and bismuth-titanium oxide (Bi 4 Ti 3 O 12 ) and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ) It can be formed by either. In addition, the nucleation layer 20 is preferably formed to a thickness of 100 kPa or less at a temperature of 700 ℃ or less using a sputtering method. In addition, as shown in FIG. 6, it is preferable to deposit the nucleation layer 20 for a time of 60 seconds or less in order to most effectively increase the capacitance.

다음에, 상기 핵 형성층(20) 상에 고유전막을 연속해서 증착하여 캐패시터의 유전체막(30)을 형성한다. 보다 상세하게는, 캐패시터의 하부전극이 형성된 결과물 상에 BST와 같은 고유전막을 스퍼터링 또는 CVD 방법으로 증착하여 유전체막(30)을 형성한다.Next, a high dielectric film is continuously deposited on the nucleation layer 20 to form a dielectric film 30 of a capacitor. More specifically, the dielectric film 30 is formed by depositing a high-k dielectric film such as BST on the resultant substrate on which the lower electrode of the capacitor is formed by sputtering or CVD.

상기 유전체막(30)은 핵 형성층(20)과 동일한 물질로 형성하는데, 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3), 에스. 티. 오(STO; SrTiO3) 등의 페로브스카이트 구조의 산화물과, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있다.The dielectric film 30 is formed of the same material as the nucleation layer 20, p. G. Ti (PZT), lead-titanium oxide (PbTiO 3 ), lead-lanthanum-titanium oxide (PbLaTiO 3 ), barium-titanium oxide (BaTiO 3 ), bismuth-titanium oxide (Bi 3 Ti 4 O 12 ), strontium-bismuth Tantalum oxide (SrBi 2 Ta 2 O 9 ), b. s. T (BST; BaSrTiO 3 ), S. tea. Selected from the group consisting of perovskite-structured oxides such as O (STO; SrTiO 3 ), and bismuth-titanium oxide (Bi 4 Ti 3 O 12 ) and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ) Either one can be used.

예를 들어, BST를 스퍼터링 방법으로 증착할 경우, BST 타겟을 이용하여 550 ∼ 650℃의 기판온도와 1 ∼ 10mTorr의 챔버압력을 유지하고, 아르곤(Ar)과 산소(O2)가 함유된 분위기에서 증착한다. 그리고, CVD 방법을 이용하여 증착할 경우에는, CVD 소스로서 Ba(DPM)2, Sr(DPM)2, Ti(DPM)2를 주성분으로 사용하고, 산화가스로는 산소(O2)에 이질화산소(N2O)가 10 ∼ 50% 함유된 소스를 운반가스인 아르곤(Ar)에 실어 기판온도 550 ∼ 800℃, 챔버압력 0.1 ∼ 10Torr로 유지된 챔버 속으로 흘려줌으로써 증착한다.For example, when the BST is deposited by the sputtering method, the substrate temperature of 550 to 650 ° C. and the chamber pressure of 1 to 10 mTorr are maintained by using the BST target, and the atmosphere containing argon (Ar) and oxygen (O 2 ) is contained. Deposition at In the case of vapor deposition using the CVD method, Ba (DPM) 2 , Sr (DPM) 2 and Ti (DPM) 2 are used as main components as CVD sources, and oxygen (O 2 ) is dissolved in oxygen (O 2 ) as the oxidizing gas. A source containing 10 to 50% of N 2 O) is loaded into argon (Ar), which is a carrier gas, and deposited by flowing into a chamber maintained at a substrate temperature of 550 to 800 ° C. and a chamber pressure of 0.1 to 10 Torr.

상기 핵 형성층(20)과 유전체막(30)은 한 단계 또는 다단계에 걸쳐 형성할 수도 있다.The nucleation layer 20 and the dielectric film 30 may be formed in one step or multiple steps.

다음에, 상기 유전체막(30) 상에 백금계 금속 또는 백금계 금속의 산화물을 상기 하부전극(10)을 형성하는 방법과 동일한 방법으로 증착하여 상부전극용 도전층을 형성한다. 이어서, 사진식각 공정으로 패터닝함으로써 상부전극(40)을 형성한 후, 통상의 캐패시터 제조공정에 따라 캐패시터를 완성한다.Next, a platinum metal or an oxide of platinum metal is deposited on the dielectric film 30 in the same manner as the method of forming the lower electrode 10 to form a conductive layer for the upper electrode. Subsequently, after forming the upper electrode 40 by patterning by a photolithography process, a capacitor is completed according to a conventional capacitor manufacturing process.

이상 본 발명을 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며 본 발명의 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.Although the present invention has been described in detail above, the present invention is not limited to the above-described embodiments, and many modifications are possible by those skilled in the art within the technical idea of the present invention.

상술한 본 발명에 의한 유전체막의 형성방법 및 캐패시터의 제조방법에 따르면, 고유전막을 사용하는 캐패시터 형성과정중 고유전막을 증착하는 단계에서 초기 핵 형성층(seed layer)을 증착한 후 고유전막(main layer)을 증착함으로써 유전체막의 유전율을 증가시킬 수 있다. 따라서, 복잡한 공정 없이도 캐패시터의 캐패시턴스를 증가시킬 수 있다. 또한, 핵 형성층의 증착시간이 60초 이하일 경우에 노말한 경우보다 캐패시턴스를 크게 증가시킬 수 있으며, 핵 형성층 증착 후 어닐링 공정을 추가하지 않더라도 캐패시턴스를 향상시킬 수 있다.According to the method of forming the dielectric film and the method of manufacturing the capacitor according to the present invention described above, a high-k dielectric layer (main layer) is deposited after the initial nucleation layer is deposited in the step of depositing a high-k dielectric during the formation of the capacitor using the high-k dielectric film. ), The dielectric constant of the dielectric film can be increased. Thus, it is possible to increase the capacitance of a capacitor without a complicated process. In addition, when the deposition time of the nucleation layer is 60 seconds or less, the capacitance can be greatly increased than in the normal case, and the capacitance can be improved even without adding an annealing process after deposition of the nucleation layer.

Claims (13)

반도체기판 상에 유전체막의 결정성을 향상시키기 위하여 스퍼터링을 이용하여 60초 이내의 시간범위에서 핵 형성층(seed layer)을 형성하는 단계; 및Forming a seed layer on the semiconductor substrate in a time range of less than 60 seconds using sputtering to improve the crystallinity of the dielectric film; And 상기 핵 형성층(seed layer) 상에 유전체막을 증착하는 단계를 구비하는 것을 특징으로 하는 유전체막의 형성방법.And depositing a dielectric film on the seed layer. 제1항에 있어서, 상기 핵 형성층을 형성하는 단계는,The method of claim 1, wherein the forming of the nucleation layer comprises: 700℃ 이하의 온도에서 이루어지는 것을 특징으로 하는 유전체막의 형성방법.A method of forming a dielectric film, characterized in that at a temperature of 700 ° C or less. 제1항에 있어서, 상기 핵 형성층은,The method of claim 1, wherein the nucleation layer, 100Å 이하의 두께로 형성하는 것을 특징으로 하는 유전체막의 형성방법.A method of forming a dielectric film, characterized by forming a thickness of 100 kPa or less. 제1항에 있어서, 상기 핵 형성층은,The method of claim 1, wherein the nucleation layer, 페로브스카이트 구조의 산화물, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 구성된 그룹에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 유전체막의 형성방법.A dielectric film formed of any one selected from the group consisting of a perovskite oxide, bismuth-titanium oxide (Bi 4 Ti 3 O 12 ), and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ). Formation method. 제4항에 있어서, 상기 페로브스카이트 구조의 산화물은,The method of claim 4, wherein the oxide of the perovskite structure, 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3) 및 에스. 티. 오(STO; SrTiO3)로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 유전체막의 형성방법.blood. G. Ti (PZT), lead-titanium oxide (PbTiO 3 ), lead-lanthanum-titanium oxide (PbLaTiO 3 ), barium-titanium oxide (BaTiO 3 ), bismuth-titanium oxide (Bi 3 Ti 4 O 12 ), strontium-bismuth Tantalum oxide (SrBi 2 Ta 2 O 9 ), b. s. T (BST; BaSrTiO 3 ) and S. tea. A method of forming a dielectric film, characterized in that any one selected from the group consisting of (STO; SrTiO 3 ). 반도체기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부전극 상에 유전체막의 결정성을 향상시키기 위하여 스퍼터링을 이용하여 60초 이내의 시간범위에서 핵 형성층을 형성하는 단계;Forming a nucleation layer on the lower electrode in a time range within 60 seconds using sputtering to improve crystallinity of the dielectric film; 상기 핵 형성층 상에 유전체막을 형성하는 단계; 및Forming a dielectric film on the nucleation layer; And 상기 유전체막 상에 상부전극을 형성하는 단계를 구비하는 것을 특징으로 하는 캐패시터의 제조방법.And forming an upper electrode on the dielectric film. 제6항에 있어서, 상기 하부전극 및 상부전극은,The method of claim 6, wherein the lower electrode and the upper electrode, 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os) 등의 금속과, 이들 금속을 기본으로 하는 합금, 산화이리듐(IrO2), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산화인듐(Indium oxide), 인듐주석산화물(Indium Tin Oxide; ITO), 산화루테늄(RuO2) 및 페로브스카이트 구조를 갖는 산화물 전도체로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합으로 형성하는 것을 특징으로 하는 캐패시터의 제조방법.Metals such as platinum (Pt), ruthenium (Ru), iridium (Ir), palladium (Pd), and osmium (Os), and alloys based on these metals, iridium oxide (IrO 2 ), and platinum oxide Any one selected from the group consisting of an oxide conductor having an osmium oxide, indium oxide, indium tin oxide (ITO), ruthenium oxide (RuO 2 ), and a perovskite structure; or Method for producing a capacitor, characterized in that formed by two or more combinations. 제6항에 있어서, 상기 핵 형성층을 형성하는 단계는,The method of claim 6, wherein forming the nucleation layer, 700℃ 이하의 온도에서 이루어지는 것을 특징으로 하는 캐패시터의 제조방법.Method for producing a capacitor, characterized in that at a temperature of 700 ℃ or less. 제6항에 있어서, 상기 핵 형성층은,The method of claim 6, wherein the nucleation layer, 100Å 이하의 두께로 형성하는 것을 특징으로 하는 캐패시터의 제조방법.A method for producing a capacitor, characterized in that formed to a thickness of less than 100 kPa. 제6항에 있어서, 상기 핵 형성층은,The method of claim 6, wherein the nucleation layer, 페로브스카이트 구조의 산화물, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 구성된 그룹에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 캐패시터의 제조방법.A capacitor having a perovskite structure, bismuth-titanium oxide (Bi 4 Ti 3 O 12 ) and strontium-bismuth- tantalum oxide (SrBi 2 Ta 2 O 9 ) formed of any one selected from the group consisting of Manufacturing method. 제10항에 있어서, 상기 페로브스카이트 구조의 산화물은,The method of claim 10, wherein the oxide of the perovskite structure, 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3) 및 에스. 티. 오(STO; SrTiO3)로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 캐패시터의 제조방법.blood. G. Ti (PZT), lead-titanium oxide (PbTiO 3 ), lead-lanthanum-titanium oxide (PbLaTiO 3 ), barium-titanium oxide (BaTiO 3 ), bismuth-titanium oxide (Bi 3 Ti 4 O 12 ), strontium-bismuth Tantalum oxide (SrBi 2 Ta 2 O 9 ), b. s. T (BST; BaSrTiO 3 ) and S. tea. The manufacturing method of a capacitor, characterized in that any one selected from the group consisting of (STO; SrTiO 3 ). 제6항에 있어서, 상기 핵 형성층을 형성하는 단계에서,The method of claim 6, wherein in the forming of the nucleation layer, 상기 핵 형성층을 적어도 한 단계 이상 증착하는 것을 특징으로 하는 캐패시터의 제조방법.At least one step of depositing the nucleation layer. 제6항에 있어서, 상기 유전체막을 형성하는 단계에서,The method of claim 6, wherein in the forming of the dielectric film, 상기 유전체막을 적어도 한 단계 이상 증착하는 것을 특징으로 하는 캐패시터의 제조방법.At least one step of depositing the dielectric film.
KR1019970077744A 1997-12-30 1997-12-30 Method for forming a dielecctric film and method for fabricating a capacitor using the same KR100269320B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077744A KR100269320B1 (en) 1997-12-30 1997-12-30 Method for forming a dielecctric film and method for fabricating a capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077744A KR100269320B1 (en) 1997-12-30 1997-12-30 Method for forming a dielecctric film and method for fabricating a capacitor using the same

Publications (2)

Publication Number Publication Date
KR19990057678A KR19990057678A (en) 1999-07-15
KR100269320B1 true KR100269320B1 (en) 2000-10-16

Family

ID=19529641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077744A KR100269320B1 (en) 1997-12-30 1997-12-30 Method for forming a dielecctric film and method for fabricating a capacitor using the same

Country Status (1)

Country Link
KR (1) KR100269320B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060740B1 (en) 2007-08-30 2011-08-31 주식회사 하이닉스반도체 Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319730B1 (en) * 1999-07-15 2001-11-20 Motorola, Inc. Method of fabricating a semiconductor structure including a metal oxide interface
KR20010109957A (en) * 2000-06-05 2001-12-12 윤종용 LBT solution, method for fabricating LBT solution and method for fabricating LBT thin film and electric device using the same
KR100616211B1 (en) * 2000-06-19 2006-08-25 주식회사 하이닉스반도체 Method of manufacturing a capacitor in a semiconductor device
KR100358147B1 (en) * 2000-12-30 2002-10-25 주식회사 하이닉스반도체 Method for forming ferroelectric capacitor
KR20030025672A (en) 2001-09-22 2003-03-29 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191133A (en) * 1994-11-10 1996-07-23 Sony Corp Capacitor structure of semiconductor device and manufacture thereof
JPH0936309A (en) * 1995-07-14 1997-02-07 Matsushita Electron Corp Manufacture of capacitor element
JPH09129827A (en) * 1995-11-02 1997-05-16 Sony Corp Ferroelectric capacitor
KR970054064A (en) * 1995-12-27 1997-07-31 문정환 Capacitor Structure of Semiconductor Memory Cell and Manufacturing Method Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191133A (en) * 1994-11-10 1996-07-23 Sony Corp Capacitor structure of semiconductor device and manufacture thereof
JPH0936309A (en) * 1995-07-14 1997-02-07 Matsushita Electron Corp Manufacture of capacitor element
JPH09129827A (en) * 1995-11-02 1997-05-16 Sony Corp Ferroelectric capacitor
KR970054064A (en) * 1995-12-27 1997-07-31 문정환 Capacitor Structure of Semiconductor Memory Cell and Manufacturing Method Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060740B1 (en) 2007-08-30 2011-08-31 주식회사 하이닉스반도체 Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same

Also Published As

Publication number Publication date
KR19990057678A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100297210B1 (en) High Temperature Electrode-Barriers for Ferroelectric Capacitors and Other Capacitor Structures
Ezhilvalavan et al. Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs
US7700454B2 (en) Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
Lin et al. Ta~ 2O~ 5 thin films with exceptionally high dielectric constant
US5973911A (en) Ferroelectric thin-film capacitor
KR100243285B1 (en) High-dielectric capacitor and manufacturing method thereof
US6503791B2 (en) Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
KR20040060443A (en) Capacitor of a semiconductor device and manufacturing method whereof
US8541828B2 (en) Methods for depositing high-K dielectrics
JPH0555514A (en) Semiconductor device and fabrication thereof
US6127218A (en) Methods for forming ferroelectric films using dual deposition steps
KR100269320B1 (en) Method for forming a dielecctric film and method for fabricating a capacitor using the same
US20020125524A1 (en) Semiconductor device and method of manufacturing same
US20030175425A1 (en) Vapor phase deposition method for metal oxide dielectric film
KR20090052455A (en) Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor
KR100464404B1 (en) Method for manufacturing a semiconductor device
KR20010030161A (en) Capacitor and a meothod for fabricating the same
KR100438769B1 (en) Method for forming metal oxide thin film of semiconductor device by cvd method and capacitor forming method using the same to embody high capacitance
KR100390837B1 (en) Method for forming capacitor
KR20010045568A (en) Capacitor manufacturing method for preventing defect generation at subsequent annealing
KR100761406B1 (en) Method for fabricating capacitor with tantalum oxide
KR20010113111A (en) Formation method of capacitor using high pressure heat treatment
KR20010026123A (en) Method of manufacturing capacitor including hydrogen annealing process for semiconductor device
KR100384868B1 (en) Method for fabricating capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee