Claims (18)
반도체 장치에 있어서, 반도체 기판과, 상기 반도체 기판을 커버하는 제1절연막과, 상기 제1절연막상에 각각 형성되고 상호 이격되어 있는 제2 및 제3절연막과, 상기 제2 및 제3절연막상에 형성된 제1 및 제2하부 전극과, 상기 제1 및 제2하부 전극을 커버하는 유전체막과, 상기 유전체막상에 형성된 상부 전극을 구비하는 것을 특징으로 하는 반도체 장치.A semiconductor device comprising: a semiconductor substrate, a first insulating film covering the semiconductor substrate, second and third insulating films formed on the first insulating film and spaced apart from each other, and on the second and third insulating films, respectively. And first and second lower electrodes formed thereon, a dielectric film covering the first and second lower electrodes, and an upper electrode formed on the dielectric film.
제1항에 있어서, 상기 상부 전극은 상기 유전체막과 접촉하여 형성된 장벽 금속마을 구비하는 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 1, wherein the upper electrode includes a barrier metal layer formed in contact with the dielectric layer.
제1항에 있어서, 상기 반도체 기판은 상호 이격되어 제공되는 제1 및 제2소자 영역, 상기 제1 및 제2절연막에 형성되어 상기 제1하부 전극 및 상기 제1소자 영역의 각 부분을 노출시키는 제1접촉홀, 상기 제1하부 전극을 상기 제1소자 영역에 전기적으로 접속시키기 위하여 상기 제1접촉홀을 채우는 제1도전 플러그, 상기 제1 및 제3절막에 형성되어 상기 제2하부 전극 및 제2소자 영역 각각의 부분을 노출시키는 제2접촉홀 및 상기 제2소자 영역을 상기 제2하부 전극에 전기적으로 접속시키기 위하여 상기 제2접속홀을 채우는 제2도전 플러그를 구비하는 것을 특징으로 하는 반도제 장치.The semiconductor device of claim 1, wherein the semiconductor substrate is formed in the first and second device regions spaced apart from each other and the first and second insulating layers to expose portions of the first lower electrode and the first device region. A first contact hole, a first conductive plug filling the first contact hole to electrically connect the first lower electrode to the first device region, the first lower third electrode and the second lower electrode; And a second contact hole exposing a portion of each of the second device regions, and a second conductive plug filling the second connection hole to electrically connect the second device region to the second lower electrode. Semiconductor device.
반도체 장치에 있어서, 반도체 기판과, 상기 반도체 기판상에 있고 제1부분과 상기 제1부분에 인접한 제2부분을 갖는 층간 절연막과, 측면을 갖기 위하여, 상기 츨간 절연막의 상기 제2부분상에 형성되고 상기 제2부분상에 형성되지 않는 언더코팅된 절연막과, 상기 언터코팅된 절연막상에 형성되고 상부 및 측면을 갖는 하부 전극과, 상기 하부 전극의 상기 상부 및 측면과 상기 언더코팅된 절연막의 상기 측면상에 형성되는 유전체막과, 상기 유전체막상에 형성되는 상부 전극을 구비하는 것을 특징으로 하는 반도체 장치.A semiconductor device comprising: a semiconductor substrate, an interlayer insulating film having a first portion on the semiconductor substrate and a second portion adjacent to the first portion, and formed on the second portion of the interlayer insulating film to have a side surface; An undercoated insulating film formed on the undercoated insulating film, an undercoated insulating film formed on the undercoated insulating film, and having an upper side and a top side; And a dielectric film formed on the side surface and an upper electrode formed on the dielectric film.
제4항에 있어서, 상기 상부 전극은 상기 유전체막상에 형성된 장벽 금속막을 구비하는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 4, wherein the upper electrode includes a barrier metal film formed on the dielectric film.
제4항에 있어서, 상기 반도체 기판상에 형성된 제1확산 영역과, 상기 반도체 기판상에 형성되고 상기 제1확산 영역과 이격되어 있는 제2확산 영역과, 구동시 상기 제2확산 영역과 상기 제1확산 영역을 전기적으로 접속시키는 게이트 전극과, 상기 층간 절연막 및 상기 언더코팅된 절연막에 형성되어 상기 제1확산 영역 및 상기 하부 전극의 아래부분을 노출시키는 접촉홀과, 상기 제1확산 영역을 상기 하부 전극과 전기적으로 접속시키기 위하여 상기 접촉홀에 매립된 플러그를 더 구비하는 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 4, further comprising: a first diffusion region formed on the semiconductor substrate, a second diffusion region formed on the semiconductor substrate and spaced apart from the first diffusion region, and the second diffusion region and the first diffusion region when driven. A gate electrode electrically connecting the first diffusion region, a contact hole formed in the interlayer insulating film and the undercoated insulating film to expose a lower portion of the first diffusion region and the lower electrode, and the first diffusion region. And a plug embedded in the contact hole for electrically connecting with a lower electrode.
반도체 장치 제조 방법에 있어서, 제1절연막, 제2절연막 및 제1도전막을 반도체 기판상에 순차적으로 형성하는 단계와, 상기 제1도전막을 패턴닝하여 하부 전극을 형성하는 단계와, 상기 제1절연막의 일부를 노출시키고 상기 하부 전극 아래에 있는 상기 제2절연막의 일부가 남아있도록 하기 위하여 상기 하부 전극을 마스크로서 이용하여 상기 제2절연막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.A method of manufacturing a semiconductor device, comprising: sequentially forming a first insulating film, a second insulating film, and a first conductive film on a semiconductor substrate; patterning the first conductive film to form a lower electrode; and forming the first insulating film. Selectively removing the second insulating film using the lower electrode as a mask to expose a portion of the portion and to leave a portion of the second insulating film under the lower electrode. Way.
제7항에 있어서, 깨끗한 표면을 얻기 위하여, 상기 하부 전극을 선택적으로 제거하는 단계후에 상기 하부 전극의 표면을 깨끗하게 하기 위하여 동방적으로 에칭하는 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.8. The semiconductor as claimed in claim 7, further comprising the step of isotropically etching to clean the surface of the lower electrode after the step of selectively removing the lower electrode to obtain a clean surface. Device manufacturing method.
제8항에 있어서, 상기 유전체막으로 상기 하부 전극의 깨끗한 표면을 커버하여 상기 유저체막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.10. The method of claim 8, comprising covering the clean surface of the lower electrode with the dielectric film to form an upper electrode on the user body film.
제9항에 있어서, 상기 상부 전극을 형성하는 단계후에 수소 개스에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.10. The method of claim 9, further comprising annealing in hydrogen gas after forming the upper electrode.
제7항에 있어서, 상기 층간 절연막이 형성되기전 상기 하부 전극에 전기적으로 접속된 영역을 갖는 MOS트랜지스터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.8. The method of claim 7, further comprising forming a MOS transistor having a region electrically connected to the lower electrode before the interlayer insulating film is formed.
제7항에 있어서, 상기 층간 절연막상에 스토퍼막을 형성하는 단계와, 상기 스토퍼 막 및 상기 제1도전막을 패턴닝하여 상기 하부 전극을 형성하는 단계와, 상기 하부 전극의 양측면에만 제2도전막을 형성하는 단계로서, 상기 제1도전막 및 상기 제2도전막은 상기 하부 전극인 상기 형성 단계와, 상기 스토퍼막을 제거하는 단계와, 마스크로서의 상기 하부 전극으로 상기 절연막을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 7, further comprising forming a stopper film on the interlayer insulating film, patterning the stopper film and the first conductive film to form the lower electrode, and forming a second conductive film only on both sides of the lower electrode. The first conductive film and the second conductive film may further include forming the lower electrode, removing the stopper film, and etching the insulating film with the lower electrode as a mask. A semiconductor device manufacturing method.
제7항에 있어서, 상기 제1도전막상에 제1층을 형성하는 단계와, 상기 제1층을 패턴닝하는 단계와, 상기 제1층의 양측면에만 제2층을 형성하는 단계와, 제1마스크로서의 상기 제1 및 제2층으로 상기 제1도전막을 패턴닝하는 단계로서, 상기 제1도전막은 상기 하부 전극이 되는 상기 패터닝 단계와, 상기 제1 및 제2층을 제거하는 단계와, 제2마스크로서의 상기 하부 전극으로 상기 절연막을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 7, further comprising: forming a first layer on the first conductive film, patterning the first layer, forming a second layer only on both sides of the first layer, and Patterning the first conductive film with the first and second layers as masks, wherein the first conductive film is the patterning step of becoming the lower electrode, removing the first and second layers, and And etching the insulating film with the lower electrode as two masks.
제7항에 있어서, 상기 언더코팅된 절연막은 불화수소산 용액에서 상기 층간 절연막보다 낮은 에칭 속도를 갖는 것을 특징으로 하는 반도체 장치 제조 방법.8. The method of claim 7, wherein the undercoated insulating film has a lower etching rate than the interlayer insulating film in hydrofluoric acid solution.
제14항에 있어서, 상기 언더코팅된 절연막은 실리콘 질화물막인 것을 특징으로 하는 반도체 장치 제조 방법.15. The method of claim 14, wherein the undercoated insulating film is a silicon nitride film.
제14항에 있어서, 상기 언더코팅된 절연막은 알루미늄막인 것을 특징으로 하는 반도체 장치 제조 방법.15. The method of claim 14, wherein the undercoated insulating film is an aluminum film.
제12항에 있어서, 상기 제1도전막 및 상기 제2도전막 각각은 폴리실리콘막이고, 상기 스토퍼막은 실리콘 산화물막이고 상기 절연막은 실리콘 질화물막인 것을 특징으로 하는 반도체 장치 제조 방법.13. The method of claim 12, wherein each of the first conductive film and the second conductive film is a polysilicon film, the stopper film is a silicon oxide film, and the insulating film is a silicon nitride film.
제13항에 있어서, 상기 제1도전막은 폴리실리콘 막이며, 상기 제1 및 제2층 각각은 실리콘 산화물 막이고 상기 절연막은 실리콘 질화물막인 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 13, wherein the first conductive film is a polysilicon film, each of the first and second layers is a silicon oxide film, and the insulating film is a silicon nitride film.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.