KR100552851B1 - Method for fabricating the impurity region in semiconductor device - Google Patents
Method for fabricating the impurity region in semiconductor device Download PDFInfo
- Publication number
- KR100552851B1 KR100552851B1 KR1020030094759A KR20030094759A KR100552851B1 KR 100552851 B1 KR100552851 B1 KR 100552851B1 KR 1020030094759 A KR1020030094759 A KR 1020030094759A KR 20030094759 A KR20030094759 A KR 20030094759A KR 100552851 B1 KR100552851 B1 KR 100552851B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- substrate
- mask
- film
- forming
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 반도체 소자의 불순물 영역 형성 방법은, 기판 위에 이온주입 버퍼막을 형성하는 단계와, 이온주입 버퍼막 위에 마스크막 패턴을 형성하는 단계와, 마스크막 패턴을 이온 주입 마스크로 한 이온 주입 공정으로 기판에 불순물 이온들을 주입시키는 단계와, 마스크막 패턴과 이온 주입 버퍼막을 순차적으로 제거하는 단계와, 그리고 열처리 공정을 수행하여 기판에 주입된 불순물 이온들을 확산시키는 단계를 포함한다.The impurity region forming method of the semiconductor device of the present invention comprises the steps of forming an ion implantation buffer film on a substrate, forming a mask film pattern on the ion implantation buffer film, and an ion implantation process using the mask film pattern as an ion implantation mask. Implanting impurity ions into the substrate, sequentially removing the mask film pattern and the ion implantation buffer film, and diffusing the impurity ions implanted into the substrate by performing a heat treatment process.
불순물 영역, 이온 주입, Impurity regions, ion implantation,
Description
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.1 to 4 are diagrams for explaining the method of forming an impurity region of a semiconductor device according to the present invention.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 불순물 영역 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming an impurity region of a semiconductor device.
일반적으로 반도체 소자를 만들기 위해서는 먼저 기판 내에 활성영역을 한정하고 이 활성 영역 내에 불순물 영역을 형성하여야 한다. 이 불순물 영역의 대표적인 예로서 모스 전계효과트랜지스터의 소스/드레인 영역을 들 수 있다. 이와 같은 불순물 영역은 포토리소그라피 공정에 따른 이온주입마스크막 형성, 이온주입, 이온주입마스크막 제거 및 불순물이온 확산 등의 공정을 수행함으로서 만들 수 있다.In general, in order to make a semiconductor device, first, an active region must be defined in a substrate, and an impurity region must be formed in the active region. A typical example of this impurity region is the source / drain region of the MOS field effect transistor. Such impurity regions can be made by performing processes such as ion implantation mask film formation, ion implantation, ion implantation mask film removal, and impurity ion diffusion according to the photolithography process.
보다 구체적으로 설명하면, 먼저 불순물 영역을 형성하고자 하는 기판 위에 이온주입 버퍼막으로서 산화막을 형성한다. 다음에 산화막 위에 이온주입마스크막으로서 포토레지스트막 패턴을 형성한다. 이 포토레지스트막 패턴은 기판 내에서 불순물 영역이 형성될 부분의 산화막을 노출시킨다. 다음에 포토레지스트막 패턴을 이온 주입 마스크로 한 이온 주입 공정을 수행하여 기판 내에 불순물 이온들을 주입시킨다. 다음에 포토레지스트막 패턴을 제거하고 급속 열처리 장치를 이용하여 고온에서 어닐링을 진행시킨다. 이 어닐링 공정에 의해 기판 내에 주입되었던 불순물 이온들은 확산되며, 그 결과 불순물 영역이 만들어진다. 이와 같이 불순물 이온들을 확산시킨 후에는 이온주입 버퍼막으로서의 산화막을 제거하고, 다시 게이트 절연막을 위한 산화막을 형성시킨다.More specifically, first, an oxide film is formed as an ion implantation buffer film on a substrate on which an impurity region is to be formed. Next, a photoresist film pattern is formed on the oxide film as an ion implantation mask film. This photoresist film pattern exposes an oxide film of a portion where an impurity region is to be formed in the substrate. Next, impurity ions are implanted into the substrate by performing an ion implantation process using the photoresist film pattern as an ion implantation mask. Next, the photoresist film pattern is removed and annealing is performed at high temperature using a rapid heat treatment apparatus. Impurity ions that have been implanted into the substrate are diffused by this annealing process, resulting in impurity regions. After the impurity ions are diffused in this manner, the oxide film as the ion implantation buffer film is removed and an oxide film for the gate insulating film is formed again.
그런데 이와 같은 종래의 방법에 의하면, 포토레지스트막 패턴을 제거한 후에 이온주입 버퍼막으로서의 산화막 위에 카본(Carbon) 성분이 남게 된다. 따라서 고온의 어닐링 시에 이 카본 성분이 기판 표면과 반응하고, 그 결과 기판에 결함(defect)이 생긴다는 문제가 발생한다.However, according to this conventional method, after removing the photoresist film pattern, a carbon component remains on the oxide film as the ion implantation buffer film. Therefore, this carbon component reacts with the substrate surface at the time of high temperature annealing, resulting in a problem that a defect occurs in the substrate.
본 발명이 이루고자 하는 기술적 과제는, 기판에 결함을 발생시키지 않고 기판 내에 불순물 영역을 형성할 수 있는 반도체 소자의 불순물 영역 형성 방법을 제공하는 것이다.An object of the present invention is to provide a method for forming an impurity region of a semiconductor device capable of forming an impurity region in a substrate without causing a defect in the substrate.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법은, 기판 위에 이온주입 버퍼막을 형성하는 단계; 상기 이온주입 버퍼막 위에 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴을 이온 주입 마스크로 한 이온 주입 공정으로 상기 기판에 불순물 이온들을 주입시키는 단계; 상기 마스크막 패턴과 상기 이온 주입 버퍼막을 순차적으로 제거하는 단계; 및 열처리 공정을 수행하여 상기 기판에 주입된 불순물 이온들을 확산시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, an impurity region forming method of a semiconductor device according to the present invention, forming an ion implantation buffer film on a substrate; Forming a mask layer pattern on the ion implantation buffer layer; Implanting impurity ions into the substrate by an ion implantation process using the mask film pattern as an ion implantation mask; Sequentially removing the mask layer pattern and the ion implantation buffer layer; And diffusing impurity ions implanted into the substrate by performing a heat treatment process.
상기 마스크막 패턴은 포토레지스트막 패턴인 것이 바람직하다.It is preferable that the said mask film pattern is a photoresist film pattern.
상기 이온주입 버퍼막은 산화막인 것이 바람직하다. 이 경우 상기 산화막을 제거하는 단계는 세정 공정을 이용하여 수행하는 것이 바람직하다.Preferably, the ion implantation buffer film is an oxide film. In this case, the step of removing the oxide film is preferably performed using a cleaning process.
상기 열처리 공정은 산소 분위기에서의 어닐링을 사용하여 수행하는 것이 바람직하다. 이 경우 상기 산소 분위기에서의 어닐링시 5-10ℓ의 산소를 주입하여 상기 기판 위에 30-50Å 두께의 산화막이 형성되도록 하는 것이 바람직하다.The heat treatment process is preferably carried out using annealing in an oxygen atmosphere. In this case, it is preferable to inject 5-10 L of oxygen during annealing in the oxygen atmosphere to form an oxide film having a thickness of 30-50 kPa on the substrate.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.1 to 4 are diagrams for explaining the method of forming an impurity region of a semiconductor device according to the present invention.
도 1을 참조하면, 불순물 영역을 형성하고자 하는 기판(100) 위에 이온주입 버퍼막으로서의 산화막(110)을 형성한다. 산화막(110)의 두께는 대략 60-90Å이 되도록 한다. 다음에 산화막(110) 위에 마스크막 패턴으로서 포토레지스트막 패턴(120)을 형성한다. 이를 위하여 먼저 산화막(110) 위에 포토레지스트막을 형성하고, 이어서 통상의 포토리소그라피에 따른 노광 및 현상을 수행한다. 그러면 산 화막(110)의 일부 표면을 노출시키는 개구부(130)를 갖는 포토레지스트막 패턴(120)이 만들어진다.Referring to FIG. 1, an
다음에 도 2를 참조하면, 상기 포토레지스트막 패턴(120)을 이온주입 마스크로 한 이온 주입 공정을 수행하여, 도면에서 화살표로 표시한 바와 같이, 불순물 이온들이 산화막(110)을 관통하여 기판(100)의 상부에 주입되도록 한다. 주입되는 불순물 이온은, 도면에서 참조부호 "+"로 나타낸 바와 같이 n형 불순물 이온이다. 그러나 예컨대 p채널 트랜지스터의 소스/드레인 영역 형성을 위한 경우에는 p형 불순물 이온이 주입될 수도 있다.Next, referring to FIG. 2, an ion implantation process using the
다음에 도 3을 참조하면, 포토레지스트막 패턴(도 2의 120)을 통상의 애싱(ashing) 공정을 수행하여 제거한다. 다음에 세정 공정을 수행하여 산화막(도 2의 110)을 제거한다. 그러면 포토레지스트막 패턴(120)이 제거되면서 산화막(110) 표면 위에 남아 있던 탄소 성분도 모두 제거된다.Next, referring to FIG. 3, the photoresist film pattern (120 of FIG. 2) is removed by performing a normal ashing process. Next, a cleaning process is performed to remove the oxide film (110 of FIG. 2). Then, as the
다음에 도 4를 참조하면, 열처리 공정을 수행하여 기판(100)에 주입된 불순물 이온들을 확산시킨다. 상기 열처리 공정은 산소 분위기에서의 어닐링을 사용하여 수행한다. 이때 대략 5-10ℓ의 산소를 공급하며, 이에 따라 기판(100) 표면에는 게이트 절연막으로서의 산화막(140)이 형성된다. 상기 산화막(140)의 두께는 대략 30-50Å이 되도록 한다. 상기 열처리 공정이 이루어진 후에는, 기판(100)에 주입되었던 불순물 이온들이 기판(100) 내에서 수직 방향 및 수평 방향으로 각각 확산하여 불순물 영역(150)이 만들어진다.Next, referring to FIG. 4, an impurity ions implanted into the
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법에 의하면, 이온주입 마스크막으로서 포토레지스트막 패턴을 사용하는 경우 포토레지스트막 패턴을 제거하고 불순물 이온들의 확산을 위한 열처리 공정을 수행하기 전에 산화막을 제거하므로, 포토레지스트막 패턴 제거시 산화막 상부에 남아있던 탄소 성분도 같이 제거되어 기판에 결함을 발생시키지 않고 불순물 영역을 형성시킬 수 있다는 이점이 제공된다. As described above, according to the method of forming an impurity region of a semiconductor device according to the present invention, when using a photoresist film pattern as an ion implantation mask film, the photoresist film pattern is removed and a heat treatment process for diffusion of impurity ions is performed. Since the oxide film is removed before the photoresist film pattern is removed, the carbon component remaining on the oxide film when the photoresist film pattern is removed is also removed to provide an impurity region without causing a defect in the substrate.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094759A KR100552851B1 (en) | 2003-12-22 | 2003-12-22 | Method for fabricating the impurity region in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094759A KR100552851B1 (en) | 2003-12-22 | 2003-12-22 | Method for fabricating the impurity region in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063360A KR20050063360A (en) | 2005-06-28 |
| KR100552851B1 true KR100552851B1 (en) | 2006-02-22 |
Family
ID=37255218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094759A KR100552851B1 (en) | 2003-12-22 | 2003-12-22 | Method for fabricating the impurity region in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100552851B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100697289B1 (en) * | 2005-08-10 | 2007-03-20 | 삼성전자주식회사 | Method of forming semiconductor device |
| CN106128945A (en) * | 2016-07-18 | 2016-11-16 | 上海集成电路研发中心有限公司 | A kind of ion injection method |
-
2003
- 2003-12-22 KR KR1020030094759A patent/KR100552851B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050063360A (en) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552851B1 (en) | Method for fabricating the impurity region in semiconductor device | |
| KR100668748B1 (en) | Method of manufacturing a semiconductor device using gate-through ion implantation | |
| KR100187673B1 (en) | Method for fabricating semiconductor device | |
| JP3092634B2 (en) | Method for manufacturing thin film transistor | |
| KR100521439B1 (en) | Method for fabricating the p-channel MOS transistor | |
| KR100244413B1 (en) | Method for forming source/drain of semiconductor device | |
| KR100707580B1 (en) | Method for Manufacturing Semiconductor Device | |
| KR100731105B1 (en) | Method for manufacturing mos transistor | |
| KR960000228B1 (en) | Making method of ldd structure using photo-resist | |
| KR100532951B1 (en) | Method of manufacturing semiconductor device | |
| JPH11121394A (en) | Method of manufacturing semiconductor device | |
| KR100420082B1 (en) | Method for fabricating mos transistor of semiconductor device | |
| US20070148841A1 (en) | Method for forming transistor in semiconductor device | |
| KR100309477B1 (en) | Semiconductor apparatus forming method | |
| KR0130384B1 (en) | High voltage cmos transistor manufacturing method | |
| KR890005197B1 (en) | Manufacture of cmos semiconductor device | |
| KR20090011939A (en) | Method for manufacturing of bit line contact of semiconductor device | |
| KR100264210B1 (en) | Method for separating active region of semiconductor device | |
| KR20000046949A (en) | Method for forming dual gate electrode | |
| KR100268931B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100835832B1 (en) | Method for fabricating a well of a semiconductor device | |
| KR20000050587A (en) | Method for forming gate oxide layer of semiconductor device | |
| KR20040008541A (en) | Method for forming junction of semiconductor device | |
| KR20060136065A (en) | Method for Manufacturing Semiconductor Device | |
| KR20060077491A (en) | Method for manufacturing of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |