KR100835832B1 - Method for fabricating a well of a semiconductor device - Google Patents

Method for fabricating a well of a semiconductor device Download PDF

Info

Publication number
KR100835832B1
KR100835832B1 KR1020020087478A KR20020087478A KR100835832B1 KR 100835832 B1 KR100835832 B1 KR 100835832B1 KR 1020020087478 A KR1020020087478 A KR 1020020087478A KR 20020087478 A KR20020087478 A KR 20020087478A KR 100835832 B1 KR100835832 B1 KR 100835832B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
lattice
present
well
cleaning
Prior art date
Application number
KR1020020087478A
Other languages
Korean (ko)
Other versions
KR20040061290A (en
Inventor
이병창
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020087478A priority Critical patent/KR100835832B1/en
Publication of KR20040061290A publication Critical patent/KR20040061290A/en
Application granted granted Critical
Publication of KR100835832B1 publication Critical patent/KR100835832B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

본 발명은 반도체 소자의 웰 형성방법에 관한 것으로, 본 발명에서는 고온의 어닐링 공정이 진행되기 이전에 반도체 기판을 예컨대, H2SO4 및 오존(O3)이 혼합된 일련의 클리닝/격자보강 겸용 케미컬을 활용하여 전처리하고, 이 클리닝/격자보강 겸용 케미컬의 일부 요소, 예컨대, O- 이온이 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들의 결함을 보강할 수 있도록 가이드 함으로써, 어닐링 공정의 진행에 의해, 고온의 열이 가해진다 하더라도, 격자구조가 파괴된 일부 실리콘 원자들이 불필요한 박리현상 없이 반도체 기판의 표면에서 안정적인 잔류상태를 유지할 수 있도록 유도한다.The present invention relates to a method for forming a well of a semiconductor device. In the present invention, a semiconductor substrate is mixed with a series of cleaning / lattice reinforcement, for example, in which H 2 SO 4 and ozone (O 3 ) are mixed before a high temperature annealing process proceeds. Pretreatment using chemicals and guide some elements of this cleaning / lattice reinforcing chemical, such as O - ions, to reinforce defects in some silicon atoms whose lattice structure is destroyed by impurity implantation impacts As a result, even when high temperature heat is applied, some silicon atoms whose lattice structure is broken are induced to maintain a stable residual state on the surface of the semiconductor substrate without unnecessary peeling phenomenon.

이처럼, 본 발명의 체제 하에서, 클리닝/격자보강 겸용 케미컬의 일부 요소를 활용한 격자결함 보강작용을 통해, 일부 실리콘 원자들의 불필요한 박리현상이 미리 차단되는 경우, 예컨대, 보이드와 같은 불량 펙터의 생성은 원천적으로 억제될 수 있게 되며, 결국, 본 발명을 기반으로 최종 완성되는 반도체 소자의 품질은 일정 수준 이상으로 향상될 수 있게 된다.As such, under the framework of the present invention, through the lattice defect reinforcement utilizing some elements of the combined cleaning / lattice reinforcement chemicals, when unnecessary peeling of some silicon atoms is blocked in advance, generation of a defective factor such as, for example, voids Sources can be suppressed, and eventually, the quality of the semiconductor device finally finished based on the present invention can be improved to a certain level or more.

Description

반도체 소자의 웰 형성방법{Method for fabricating a well of a semiconductor device}Method for fabricating a well of a semiconductor device

도 1 및 도 2는 종래의 기술에 따른 반도체 소자의 웰 형성방법을 순차적으로 도시한 공정순서도.1 and 2 are a process flow chart sequentially showing a well forming method of a semiconductor device according to the prior art.

도 3 내지 도 5는 본 발명에 따른 반도체 소자의 웰 형성방법을 순차적으로 도시한 공정순서도.3 to 5 are process flowcharts sequentially showing a well forming method of a semiconductor device according to the present invention.

본 발명은 반도체 소자의 웰 형성방법에 관한 것으로, 좀더 상세하게는 고온의 어닐링 공정이 진행되기 이전에 반도체 기판을 예컨대, H2SO4 및 오존(O3)이 혼합된 일련의 클리닝/격자보강 겸용 케미컬을 활용하여 전처리하고, 이 클리닝/격자보강 겸용 케미컬의 일부 요소, 예컨대, O- 이온이 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들의 결함을 보강할 수 있도록 가이드 함으로써, 어닐링 공정의 진행에 의해, 고온의 열이 가해진다 하더라도, 격자구조가 파괴된 일부 실리콘 원자들이 불필요한 박리현상 없이 반도체 기판의 표면에서 안정적인 잔류상 태를 유지할 수 있도록 유도할 수 있는 반도체 소자의 웰 형성방법에 관한 것이다. The present invention relates to a method of forming a well of a semiconductor device, and more particularly, a series of cleaning / lattice reinforcement in which a semiconductor substrate is mixed with, for example, H 2 SO 4 and ozone (O 3 ) before a high temperature annealing process is performed. Annealing process by pre-treatment with the combined chemical and by guiding some elements of this cleaning / lattice reinforcement chemical, such as O - ions, to reinforce the defects of some silicon atoms whose lattice structure is destroyed by impurity implantation impact As a result, the well-forming method of a semiconductor device capable of inducing some silicon atoms whose lattice structure is destroyed even though high temperature heat is applied can maintain a stable residual state on the surface of the semiconductor substrate without unnecessary peeling phenomenon. It is about.

통상, 종래의 체제 하에서, 반도체 소자의 웰은 도 1에 도시된 바와 같이, 소자 분리층(2)이 형성된 반도체 기판(1) 상에 1차 감광막을 도포하고, 이 1차 감광막을 노광 및 현상하여, 소자 분리층(2)을 중심으로 반도체 기판(1)의 우측면을 노출시키는 1차 감광막 패턴(3a)을 형성시키는 단계와, 이 1차 감광막 패턴(3a)을 마스크로 하여, 반도체 기판(1)의 웰 예정영역(6a)에 불순물 이온(4)을 주입시키는 단계와, 1차 감광막 패턴(3a)을 제거한 후, 반도체 기판(1) 상에 2차 감광막을 도포하고, 이 2차 감광막을 노광 및 현상하여, 소자 분리층(2)을 줌심으로 반도체 기판(1)의 좌측면을 노출시키는 2차 감광막 패턴(3b)을 형성시키는 단계와, 이 2차 감광막 패턴(3b)을 마스크로 하여, 반도체 기판(1)의 웰 예정영역(6b)에 불순물 이온(5)을 주입시키는 단계와, 2차 감광막 패턴(3b)을 제거한 후, NHOH 계열의 케미컬 및 HCl 계열의 케미컬을 이용하여 반도체 기판(1)에 잔류하는 유기물질 및 오염물질을 제거하는 단계와, 확산로(도시안됨)에 반도체 기판(1)을 투입한 후, 고온의 어닐링 공정(Annealing process)을 통해, 웰 예정영역(6a,6b)에 주입된 불순물 이온(4,5)을 확산시키고, 이를 통해, 도 2에 도시된 바와 같은 웰 영역(6)을 형성시키는 단계를 통해 제조된다.In general, under the conventional system, the well of a semiconductor device is coated with a primary photoresist film on a semiconductor substrate 1 on which an element isolation layer 2 is formed, as shown in FIG. 1, and the primary photoresist film is exposed and developed. Forming a primary photosensitive film pattern 3a exposing the right side surface of the semiconductor substrate 1 around the device isolation layer 2, and using the primary photosensitive film pattern 3a as a mask to form a semiconductor substrate ( Implanting the impurity ions 4 into the well planned region 6a of 1), removing the primary photoresist pattern 3a, and then applying a secondary photoresist onto the semiconductor substrate 1, and the secondary photoresist. And developing the second photosensitive film pattern 3b to expose the left side surface of the semiconductor substrate 1 by exposing and separating the device isolation layer 2, and using the second photosensitive film pattern 3b as a mask. Implanting the impurity ions 5 into the well predetermined region 6b of the semiconductor substrate 1, and the secondary photoresist pattern 3b. ) And removing organic substances and contaminants remaining on the semiconductor substrate 1 using NHOH-based chemicals and HCl-based chemicals, and injecting the semiconductor substrate 1 into the diffusion path (not shown). Afterwards, the impurity ions 4 and 5 implanted into the well predetermined regions 6a and 6b are diffused through a high temperature annealing process, whereby the well regions 6 as shown in FIG. It is prepared through the step of forming).

앞서 언급한 바와 같이, 종래의 기술 체제 하에서, 완성된 형태의 웰을 제조하기 위해서는 반도체 기판(1)의 웰 예정영역(6a,6b)에 일련의 불순물 이온(4,5)을 주입하는 절차가 반드시 선행되어야 하는 바, 이 경우, 반도체 기판(1)의 일부, 예컨대, 반도체 기판(1)의 표면(1a)에는 어쩔 수 없이 일정 크기의 불순물 주입 충격 이 가해질 수밖에 없게 되며, 결국, 반도체 기판(1)의 표면(1a)을 이루는 일부 실리콘 원자들(100)은 그 격자구조가 심하게 파괴될 수밖에 없게 된다.As mentioned above, under the prior art, in order to fabricate a well of a completed type, a procedure of implanting a series of impurity ions 4 and 5 into the well predetermined regions 6a and 6b of the semiconductor substrate 1 is performed. In this case, a part of the semiconductor substrate 1, for example, the surface 1a of the semiconductor substrate 1 is inevitably subjected to impurity injection impacts of a certain size, and eventually, the semiconductor substrate ( Some of the silicon atoms 100 constituting the surface 1a of 1) are inevitably destroyed in the lattice structure.

이 상황에서, 별도의 조치 없이, 상술한 고온 어닐링 공정이 강행되는 경우, 도 2에 도시된 바와 같이, 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들(100)은 어닐링 공정 중 가해지는 열에 의해 반도체 기판(1)의 표면(1a)으로부터 박리되어, 외부로 날아가 버릴 수밖에 없게 되며, 결국, 반도체 기판(1)의 표면(1a)에는 예컨대, 보이드(101:Void)와 같은 불필요한 불량 펙터가 생성될 수밖에 없게 된다.In this situation, when the above-described high temperature annealing process is enforced without any action, as illustrated in FIG. 2, some silicon atoms 100 whose lattice structure is destroyed by impurity implantation impact are applied during the annealing process. It is peeled off from the surface 1a of the semiconductor substrate 1 by heat, and is forced to fly outside. Consequently, the surface 1a of the semiconductor substrate 1 is unnecessarily defective factor such as, for example, voids 101 (Void). Will be generated.

이러한 보이드(101)는 추후 형성되는 액티브 소자에 지속적인 악영향을 미칠 수밖에 없게 되며, 결국, 보이드(101)를 제거할 수 있는 별도의 조치가 취해지지 않는 한, 최종 완성되는 반도체 소자는 일정 수준 이상의 품질을 유지할 수 없게 된다.These voids 101 will have a lasting adverse effect on the active device formed later, after all, unless a separate action is taken to remove the voids 101, the final semiconductor device is a certain level of quality or more Will not be able to maintain.

따라서, 본 발명의 목적은 고온 어닐링 공정이 진행되기 이전에 반도체 기판을 예컨대, H2SO4 및 오존(O3)이 혼합된 일련의 클리닝/격자보강 겸용 케미컬을 활용하여, 전처리하고, 이 클리닝/격자보강 겸용 케미컬의 일부 요소, 예컨대, O- 이온이 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들의 결함을 보강할 수 있도록 가이드 함으로써, 어닐링 공정의 진행에 의해, 고온의 열이 가해진다 하더라도, 격자구조가 파괴된 일부 실리콘 원자들이 불필요한 박리현상 없이 반도 체 기판의 표면에서 안정적인 잔류상태를 유지할 수 있도록 유도하는데 있다.Accordingly, an object of the present invention is to pretreat a semiconductor substrate using a series of cleaning / lattice reinforcing chemicals, for example, a mixture of H 2 SO 4 and ozone (O 3 ), prior to the high temperature annealing process, and cleaning the semiconductor substrate. Some elements of the dual lattice reinforcement chemicals, such as O - ions, are guided to reinforce the defects of some silicon atoms whose lattice structure is destroyed by impurity implantation impacts, so that high temperature heat is applied by the progress of the annealing process. However, some of the silicon atoms whose lattice structure is destroyed are induced to maintain a stable residual state on the surface of the semiconductor substrate without unnecessary peeling phenomenon.

본 발명의 다른 목적은 클리닝/격자보강 겸용 케미컬의 일부 요소를 활용한 격자결함 보강작용을 통해, 일부 실리콘 원자들의 불필요한 박리현상을 차단하고, 이를 통해, 예컨대, 보이드와 같은 불량 펙터의 생성을 원천적으로 차단함으로써, 최종 완성되는 반도체 소자의 품질을 일정 수준 이상으로 향상시키는데 있다. It is another object of the present invention to prevent unnecessary peeling of some silicon atoms through lattice defect reinforcement by utilizing some elements of a combination of cleaning / lattice reinforcing chemicals, thereby preventing the generation of defective factors such as, for example, voids. By blocking it, the quality of the finished semiconductor device is improved to a certain level or more.

본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Still other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.

상기한 바와 같은 목적을 달성하기 위하여 본 발명에서는 소자 분리층이 정의된 반도체 기판의 웰 예정영역에 불순물 이온을 주입하는 단계와, 소정의 클리닝/격자보강 겸용 케미컬을 이용해 반도체 기판을 전처리 하여, 해당 반도체 기판에 잔류하는 유기물질 및 오염물질을 제거함과 아울러, 상술한 불순물 이온의 주입에 의해 생성된 반도체 기판의 격자결함을 회복시키는 단계와, 고온의 조건에서 반도체 기판을 어닐링 하여, 앞의 웰 예정영역에 주입되어 있던 불순물 이온을 확산시키는 단계의 조합으로 이루어지는 반도체 소자의 웰 형성방법을 개시한다.In order to achieve the above object, in the present invention, the step of implanting impurity ions into the well predetermined region of the semiconductor substrate in which the device isolation layer is defined, and pretreatment of the semiconductor substrate by using a predetermined cleaning / lattice reinforcement chemical, In addition to removing the organic substances and contaminants remaining in the semiconductor substrate, recovering the lattice defects of the semiconductor substrate generated by the implantation of the impurity ions described above, and annealing the semiconductor substrate under high temperature conditions, the previous well scheduled A well forming method of a semiconductor device comprising a combination of steps of diffusing an impurity ion implanted in a region is disclosed.

이하, 첨부된 도면을 참조하여, 본 발명에 따른 반도체 소자의 웰 형성방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, a well forming method of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3에 도시된 바와 같이, 본 발명에서는 먼저, 일련의 희생막 패턴, 예컨대, 희생 질화막 패턴, 희생 산화막 패턴 등을 적절히 활용하여, 반도체 기판(1)의 소자 분리 영역에 일련의 트랜치(2a)를 형성시킨 후, 일련의 절연막 갭 필링 공정, 절연막 패터닝 공정 등을 추가 진행하여, 트랜치(2a)의 내부를 채우는 소자 분리층(2)을 형성시킨다.As shown in FIG. 3, in the present invention, a series of trenches 2a are formed in an element isolation region of the semiconductor substrate 1 by appropriately utilizing a series of sacrificial film patterns, for example, a sacrificial nitride film pattern, a sacrificial oxide film pattern, and the like. After forming the film, a series of insulating film gap filling processes, an insulating film patterning process, and the like are further performed to form the device isolation layer 2 filling the inside of the trench 2a.

그런 다음, 도 4에 도시된 바와 같이, 앞의 소자 분리층(2)이 형성된 반도체 기판 상에 1차 감광막을 도포하고, 이 1차 감광막을 노광 및 현상하여, 소자 분리층(2)을 중심으로 반도체 기판(1)의 우측면을 노출시키는 1차 감광막 패턴(3a)을 형성시킨다. 이어서, 본 발명에서는 앞의 1차 감광막 패턴(3a)을 마스크로 하여, 일련의 이온 주입 공정을 진행시키고, 이를 통해, 반도체 기판(1)의 웰 예정영역(16a)에 불순물 이온(4)을 주입시킨다.Then, as shown in FIG. 4, a primary photoresist film is coated on the semiconductor substrate on which the device isolation layer 2 is formed, and the primary photoresist film is exposed and developed to center the device isolation layer 2. Thus, the primary photosensitive film pattern 3a exposing the right side surface of the semiconductor substrate 1 is formed. Subsequently, in the present invention, a series of ion implantation processes are performed by using the first photosensitive film pattern 3a as a mask, and thereby impurity ions 4 are deposited in the well predetermined region 16a of the semiconductor substrate 1. Inject.

앞의 과정을 통해, 반도체 기판(1)의 웰 예정영역(16a)에 불순물 이온이 주입 완료되면, 본 발명에서는 앞의 1차 감광막 패턴(3a)을 제거한 후, 반도체 기판(1) 상에 2차 감광막을 한번 더 도포하고, 이 2차 감광막을 노광 및 현상하여, 소자 분리층(2)을 줌심으로 반도체 기판(2)의 좌측면을 노출시키는 2차 감광막 패턴(3b)을 형성시킨다. When the impurity ions are implanted into the well predetermined region 16a of the semiconductor substrate 1 through the above process, in the present invention, the first primary photoresist pattern 3a is removed, and then the 2 on the semiconductor substrate 1 is removed. The second photosensitive film is applied once more, and the secondary photosensitive film is exposed and developed to form a secondary photosensitive film pattern 3b exposing the left side surface of the semiconductor substrate 2 with the element isolation layer 2 as a zoom core.

그런 다음, 이 2차 감광막 패턴(3b)을 마스크로 하여, 일련의 이온 주입 공정을 진행시키고, 이를 통해, 반도체 기판(1)의 웰 예정영역(16b)에 불순물 이온(5)을 주입시킨다.Then, a series of ion implantation processes are performed using this secondary photosensitive film pattern 3b as a mask, and impurity ions 5 are implanted into the well scheduled region 16b of the semiconductor substrate 1 through this.

물론, 앞서 언급한 웰 예정영역(16a,16b)의 위치, 불순물 이온의 주입 순서 등은 본 발명의 기반환경을 설명하기 위한 하나의 예에 불과하며, 이러한 각 조건들은 상황에 따라, 다양한 변형을 이룰 수 있다.Of course, the positions of the well planned regions 16a and 16b described above, the order of implantation of impurity ions, and the like are just one example for explaining the base environment of the present invention. Can be achieved.

한편, 상술한 과정을 통해, 반도체 기판(1)의 웰 예정영역(16a,16b)에 불순물 이온(4,5)의 주입이 완료되면, 본 발명에서는 그 즉시, 예컨대, H2SO4 및 오존(O3)이 혼합된 본 발명 고유의 클리닝/격자보강 겸용 케미컬을 활용하여, 반도체 기판(1)을 전처리 하는 과정을 진행한다. 이 경우, 클리닝/격자보강 겸용 케미컬을 이루는 H2SO4는 바람직하게, 95%~99% 정도의 농도를 유지하며, 오존(O3)은 10ppm~30ppm의 농도를 유지한다.On the other hand, when the implantation of the impurity ions 4, 5 into the well predetermined regions 16a, 16b of the semiconductor substrate 1 is completed through the above-described process, in the present invention, for example, H 2 SO 4 and ozone The process of pretreatment of the semiconductor substrate 1 is performed by utilizing the unique cleaning / lattice reinforcing combined chemicals of the present invention in which (O 3 ) is mixed. In this case, H 2 SO 4 constituting the combined cleaning / lattice reinforcement is preferably maintained at a concentration of about 95% to 99%, and ozone (O 3 ) is maintained at a concentration of 10ppm to 30ppm.

이때, 클리닝/격자보강 겸용 케미컬의 일부를 이루는 H2SO4는 반도체 기판(1)에 잔류하는 유기물질 및 오염물질을 안정적으로 제거하는 기능을 수행한다.At this time, H 2 SO 4 forming a part of the chemical cleaning / lattice reinforcement serves to stably remove the organic substances and contaminants remaining on the semiconductor substrate (1).

또한, 클리닝/격자보강 겸용 케미컬을 이루는 H2SO4 및 오존(O3)는 후술하는 고온 어닐링 공정 시 아래의 <화학식 1>과 같이, 적절히 분해되어, 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들의 결함을 보강하는 기능을 수행한다.In addition, H 2 SO 4 and ozone (O 3 ) constituting the combined chemical cleaning / lattice reinforcement are properly decomposed as shown in the following <Formula 1> during the high temperature annealing process described later, and the lattice structure is destroyed by impurity injection impact. It serves to reinforce the defects of some silicon atoms.

H2SO4 + O3 -> H2SO5 - + O2 H 2 SO 4 + O 3 - > H 2 SO 5 - + O 2

다른 한편, 앞의 과정을 통해, 반도체 기판(1)의 전처리 과정이 모두 완료되면, 본 발명에서는 반도체 기판(1)을 예컨대, 확산로에 투입한 후, 고온의 어닐링 공정을 진행시켜, 웰 예정영역(16a,16b)에 주입된 불순물 이온(4,5)을 확산시킴으로써, 도 5에 도시된 바와 같은 최종의 웰 영역(16)을 생성·완료한다. On the other hand, when the pretreatment process of the semiconductor substrate 1 is completed through the above process, in the present invention, the semiconductor substrate 1 is introduced into, for example, a diffusion furnace, and then a high temperature annealing process is performed, and the well is to be scheduled. By dispersing the impurity ions 4 and 5 implanted into the regions 16a and 16b, the final well region 16 as shown in FIG. 5 is generated and completed.                     

이러한 어닐링 공정 하에서, 반도체 기판(1)에 잔류하던 H2SO5 -는 H2SO4 - 및 O-로 나뉘게 되며, 이들 중, H2SO4 -는 어닐링 공정 중 가해지는 열에 의해 반도체 기판(1)의 표면(1a)으로부터 박리되어, 외부로 날아가 버리게 되고, 결국, 도면에 도시된 바와 같이, 반도체 기판(1)의 일부, 예컨대, 반도체 기판(1)의 표면(1a)에는 O-(102)만이 잔류하여, 해당 반도체 기판(1)의 표면(1a)을 형성하는 실리콘 원자(100), 예를 들어, 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들(100)과 강하게 결합하게 된다.Under such an annealing process, H 2 SO 5 − remaining in the semiconductor substrate 1 is divided into H 2 SO 4 − and O − , and among these, H 2 SO 4 − is formed by the heat applied during the annealing process. It peels from the surface 1a of 1) and blows it out, and eventually, as shown in the figure, a part of the semiconductor substrate 1, for example, the surface 1a of the semiconductor substrate 1 is O − ( Only 102 remains strong and strongly bonds with silicon atoms 100 forming the surface 1a of the semiconductor substrate 1, for example, some silicon atoms 100 whose lattice structure is destroyed by impurity implantation impacts. Done.

요컨대, 본 발명의 체제 하에서, 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들(100)은 O-(102)의 보강작용에 의해 자신의 구조적인 결함을 손쉽게 치유 받을 수 있게 되며, 그 결과, 앞서 언급한 어닐링 공정의 진행에 의해, 고온의 열이 가해진다 하더라도, 불필요한 박리현상 없이 반도체 기판(1)의 표면(1a)에서 안정적인 잔류상태를 지속적으로 유지할 수 있게 된다.In short, under the system of the present invention, some silicon atoms 100 whose lattice structure is destroyed by impurity implantation impact can be easily healed from their structural defects by reinforcing action of O - 102. As a result, by the above-mentioned annealing process, even if high temperature heat is applied, it is possible to continuously maintain a stable residual state on the surface 1a of the semiconductor substrate 1 without unnecessary peeling phenomenon.

이처럼, 본 발명의 실시에 의해 일부 실리콘 원자들(100)의 불필요한 박리가 미리 차단되고, 이를 통해, 보이드 등의 불량 펙터들의 생성이 억제되는 경우, 추후, 웰 영역(16)에 형성되는 액티브 소자들은 종래에 비해, 좀더 안정적인 기반환경을 제공받을 수 있게 되며, 그 결과, 최종 완성되는 반도체 소자는 일정 수준 이상의 품질을 손쉽게 유지할 수 있게 된다.As such, when the exfoliation of some silicon atoms 100 is prevented in advance by the implementation of the present invention, and thus generation of defective factors such as voids is suppressed, an active element formed in the well region 16 later Compared to the related art, they can be provided with a more stable base environment, and as a result, the final semiconductor device can easily maintain a certain level or more of quality.

이상에서 상세히 설명한 바와 같이, 본 발명에서는 고온의 어닐링 공정이 진 행되기 이전에 반도체 기판을 예컨대, H2SO4 및 오존(O3)이 혼합된 일련의 클리닝/격자보강 겸용 케미컬을 활용하여 전처리하고, 이 클리닝/격자보강 겸용 케미컬의 일부 요소, 예컨대, O- 이온이 불순물 주입 충격에 의해 격자구조가 파괴된 일부 실리콘 원자들의 결함을 보강할 수 있도록 가이드 함으로써, 어닐링 공정의 진행에 의해, 고온의 열이 가해진다 하더라도, 격자구조가 파괴된 일부 실리콘 원자들이 불필요한 박리현상 없이 반도체 기판의 표면에서 안정적인 잔류상태를 유지할 수 있도록 유도한다.As described in detail above, in the present invention, the semiconductor substrate is pretreated using a series of cleaning / lattice reinforcing chemicals in which H 2 SO 4 and ozone (O 3 ) are mixed before the high temperature annealing process is performed. And by guiding some elements of this cleaning / lattice reinforcing chemical such as O - ions to reinforce defects of some silicon atoms whose lattice structure is destroyed by impurity implantation impacts, Even if heat is applied, some silicon atoms whose lattice structure is broken are induced to maintain a stable residual state on the surface of the semiconductor substrate without unnecessary peeling phenomenon.

이처럼, 본 발명의 체제 하에서, 클리닝/격자보강 겸용 케미컬의 일부 요소를 활용한 격자결함 보강작용을 통해, 일부 실리콘 원자들의 불필요한 박리현상이 미리 차단되는 경우, 예컨대, 보이드와 같은 불량 펙터의 생성은 원천적으로 억제될 수 있게 되며, 결국, 본 발명을 기반으로 최종 완성되는 반도체 소자의 품질은 일정 수준 이상으로 향상될 수 있게 된다.As such, under the framework of the present invention, through the lattice defect reinforcement utilizing some elements of the combined cleaning / lattice reinforcement chemicals, when unnecessary peeling of some silicon atoms is blocked in advance, generation of a defective factor such as, for example, voids Sources can be suppressed, and eventually, the quality of the semiconductor device finally finished based on the present invention can be improved to a certain level or more.

앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다. While specific embodiments of the invention have been described and illustrated above, it will be apparent that the invention may be embodied in various modifications by those skilled in the art. Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.

Claims (4)

소자 분리층이 정의된 반도체 기판의 웰 예정영역에 불순물 이온을 주입하는 단계와;Implanting impurity ions into a well predetermined region of a semiconductor substrate in which a device isolation layer is defined; 소정의 클리닝/격자보강 겸용 케미컬을 이용해 상기 반도체 기판을 전처리 하여, 상기 반도체 기판에 잔류하는 유기물질 및 오염물질을 제거함과 아울러, 상기 불순물 이온의 주입에 의해 생성된 상기 반도체 기판의 격자결함을 회복시키는 단계와;Pretreatment of the semiconductor substrate with a predetermined cleaning / lattice reinforcement chemical removes organic substances and contaminants remaining in the semiconductor substrate and recovers lattice defects of the semiconductor substrate generated by implantation of impurity ions. Making a step; 고온의 조건에서 상기 반도체 기판을 어닐링 하여, 상기 웰 예정영역에 주입되어 있던 상기 불순물 이온을 확산시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.And annealing the semiconductor substrate under a high temperature condition to diffuse the impurity ions implanted into the well predetermined region. 제 1 항에 있어서, 상기 클리닝/격자보강 겸용 케미컬은 H2SO4 및 오존(O3)의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자의 웰 형성방법.The method of claim 1, wherein the cleaning / lattice reinforcing combined chemical is made of a mixture of H 2 SO 4 and ozone (O 3 ). 제 2 항에 있어서, 상기 H2SO4는 95%~99%의 농도를 유지하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.The method of claim 2, wherein the H 2 SO 4 maintains a concentration of 95% to 99%. 제 2 항에 있어서, 상기 오존(O3)은 10ppm~30ppm의 농도를 유지하는 것을 특 징으로 하는 반도체 소자의 웰 형성방법.The method of forming a well of a semiconductor device according to claim 2, wherein the ozone (O 3 ) is maintained at a concentration of 10 ppm to 30 ppm.
KR1020020087478A 2002-12-30 2002-12-30 Method for fabricating a well of a semiconductor device KR100835832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087478A KR100835832B1 (en) 2002-12-30 2002-12-30 Method for fabricating a well of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087478A KR100835832B1 (en) 2002-12-30 2002-12-30 Method for fabricating a well of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20040061290A KR20040061290A (en) 2004-07-07
KR100835832B1 true KR100835832B1 (en) 2008-06-05

Family

ID=37352842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087478A KR100835832B1 (en) 2002-12-30 2002-12-30 Method for fabricating a well of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100835832B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013993A (en) * 1997-06-19 2001-02-26 야마모토 카즈모토 Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013993A (en) * 1997-06-19 2001-02-26 야마모토 카즈모토 Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same

Also Published As

Publication number Publication date
KR20040061290A (en) 2004-07-07

Similar Documents

Publication Publication Date Title
CN101587833B (en) Method for removing residual photoresist
KR900007690B1 (en) Double layer photoresist process well self-align and ton implantation masking
KR100835832B1 (en) Method for fabricating a well of a semiconductor device
US20010051401A1 (en) Production of a semiconductor device
KR100802294B1 (en) Method for manufactruing image sensor
JP2005268321A (en) Method of manufacturing semiconductor device
KR100532951B1 (en) Method of manufacturing semiconductor device
KR100552851B1 (en) Method for fabricating the impurity region in semiconductor device
KR20080062010A (en) Method of manufacturing mosfet device
KR100735626B1 (en) Method for forming dual gate oxide in semiconductor device
KR20100070557A (en) Method of manufacturing a semiconductor device
JP2006294959A (en) Process for fabricating semiconductor device and semiconductor substrate
JPS63273321A (en) Removal of resist
KR20070018597A (en) Method of forming semiconductor device
KR100186511B1 (en) Method for forming well of semiconductor device
KR19990053223A (en) Gate oxide film formation method of a semiconductor device
KR0137808B1 (en) Manufacturing process of cmos transistor having double gate structure
KR100227189B1 (en) Method of forming an element isolation region in a semiconductor device
KR950024298A (en) Method of manufacturing buried semiconductor device
KR20070098334A (en) Method for fabricating the same of semiconductor device
KR100733704B1 (en) Method for erasing of photoresist
KR100886697B1 (en) Method for forming dual gate in semiconductor device
KR100232212B1 (en) Method of manufacturing semiconductor device
CN117979704A (en) Method for manufacturing semiconductor integrated device
KR0182871B1 (en) Method of manufacturing semiconductor transistor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee