KR100550100B1 - 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법 - Google Patents

직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법 Download PDF

Info

Publication number
KR100550100B1
KR100550100B1 KR1020030092317A KR20030092317A KR100550100B1 KR 100550100 B1 KR100550100 B1 KR 100550100B1 KR 1020030092317 A KR1020030092317 A KR 1020030092317A KR 20030092317 A KR20030092317 A KR 20030092317A KR 100550100 B1 KR100550100 B1 KR 100550100B1
Authority
KR
South Korea
Prior art keywords
signal
frequency division
division multiplexing
orthogonal frequency
automatic gain
Prior art date
Application number
KR1020030092317A
Other languages
English (en)
Other versions
KR20050060635A (ko
Inventor
이용수
박윤옥
김준우
김대호
Original Assignee
삼성전자주식회사
한국전자통신연구원
에스케이 텔레콤주식회사
주식회사 케이티프리텔
하나로텔레콤 주식회사
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국전자통신연구원, 에스케이 텔레콤주식회사, 주식회사 케이티프리텔, 하나로텔레콤 주식회사, 주식회사 케이티 filed Critical 삼성전자주식회사
Priority to KR1020030092317A priority Critical patent/KR100550100B1/ko
Priority to PCT/KR2004/003343 priority patent/WO2005060135A1/en
Priority to US10/583,164 priority patent/US7782977B2/en
Publication of KR20050060635A publication Critical patent/KR20050060635A/ko
Application granted granted Critical
Publication of KR100550100B1 publication Critical patent/KR100550100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 직교 주파수 분할 다중(OFDM) 시스템의 자동 이득 조절 장치 및 그 방법에 관한 것이다.
본 발명에서는, 가변 이득 앰프가 입력 신호에 대한 이득 조절을 수행하면, 에너지 계산기는 입력 신호의 에너지를 계산한다. 이후, 트렁케이션부는 계산한 에너지를 누적 후 평균을 취하여 입력 신호의 디씨 오프셋(DC offset)을 산출하며, 감산부는 트렁케이션부의 출력값에 사전에 설정한 기준값을 감하여 출력시킨다. 그러면, RC 필터는 감산부의 출력값을 자동 이득 조절을 위해 사용되도록 가변 이득 앰프로 피드백한다. 여기서, 사전에 설정한 기준값이란 직교 주파수 분할 다중 시스템의 비트 에러율을 최소화하는 신호대 잡음비를 토대로 산출한 참조 전력으로서, 이때 신호대 잡음비는, 4σ이다.
이를 통하여, 직교 주파수 분할 다중(OFDM) 시스템의 성능 향상을 이룬다.
직교 주파수 분할 다중(OFDM), 자동 이득 조절, 신호대 잡음비, 참조 전력

Description

직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및 그 방법 {AUTOMATIC GAIN CONTROL APPARATUS IN ORTHOGONAL FREQUENCY DIVISION MULTIPLEXING AND METHOD THEREOF}
도 1은 직교 주파수 분할 다중 시스템의 하나인 IEEE 802.11a WLAN의 프리앰블 구조도이다.
도 2는 본 발명의 실시예에 따른 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치의 세부적인 구성을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 신호대 잡음비에 따른 비트 에러율을 도시한 그래프도이다.
도 4는 도 2에 도시한 자동 이득 조절 장치의 동작 과정을 순차적으로 도시한 흐름도이다.
본 발명은 직교 주파수 분할 다중(Orthogonal Frequency Division Multiplexing) 시스템에 관한 것으로서, 보다 상세하게는 직교 주파수 분할 다중 시스템의 자동 이득 조절(Automatic Gain Control) 장치 및 그 방법에 관한 것이 다.
일반적으로 직교 주파수 분할 다중 시스템에서는 훈련 심볼 구간에서만 자동 이득 조절과 디씨 오프셋 계산을 수행할 수 있는데, 종래에는 이러한 자동 이득 조절과 디씨 오프셋 계산을 순차적으로 수행하였으며, 이하 종래의 자동 이득 조절과 디씨 오프셋 계산에 관해 설명한다.
도 1은 직교 주파수 분할 다중 시스템의 하나인 IEEE 802.11a WLAN의 프리앰블 구조도이다.
도 1에 도시된 바와 같이, 직교 주파수 분할 다중 시스템의 하나인 IEEE 802.11a의 프리앰블은 짧은 훈련 심볼(Short Training Sequence)과 긴 훈련 심볼(Long Training Sequence)을 포함한다. 이 중, 짧은 훈련 심볼은 신호 인식, 자동 이득 조절, 개략적인 주파수 오프셋(Coarse Frequency Offset) 추정 등의 용도로 사용되고, 긴 훈련 심볼은 정밀한 심볼 동기 획득 및 정밀한 주파수 오프셋(Fine Frequency Offset) 추정의 용도로 사용된다.
이들 훈련 심볼은 전력이 정규화(normalize)되어 있는데 비해 데이터 심볼은 임의의 데이터가 역 에프에프티(IFFT)된 결과이므로 그 에너지 값이 일정하지 않다. 이러한 이유로 자동 이득 조절은 프리앰블 구간의 훈련 심볼들을 이용해서 수행되어야 한다.
한편, 일반적인 OFDM 시스템에서의 자동 이득 조절 장치는 입력되는 I, Q 데이터의 에너지를 구하여 평균을 취한 뒤 자동 이득 조절 장치가 보상해야 하는 dB 값으로 변환하여 기준값과의 차를 피드백(feedback)함으로써, 훈련 심볼 내에서의 이득 조절을 수행한다.
이러한 이득 조절에서 중요한 파라미터로 작용하는 것이 바로 참조 전력인데, 참조 전력 값을 얼마로 하여 이득을 조절하느냐에 따라 OFDM 시스템의 전체적인 비트 에러율(BER)을 줄일 수 있다. 즉, 참조 전력 값에 따라 OFDM 시스템의 전체적인 성능 향상 또는 저하를 낳는다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 비트 에러율을 최소화하는 신호대 잡음비를 토대로 참조 전력값을 산출한 후, 산출한 참조 전력값에 따라 OFDM 시스템의 이득을 조절함으로써, OFDM 시스템의 성능 향상을 이룰 수 있는 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및 그 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 특징에 따른 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치는, 입력 신호에 대한 이득 조절을 수행하는 가변 이득 앰프; 상기 입력 신호의 에너지를 계산하는 에너지 계산기; 상기 계산한 에너지를 누적 후 평균을 취하여 상기 입력 신호의 디씨 오프셋(DC offset)을 산출하는 트렁케이션부; 상기 트렁케이션부의 출력값에 사전에 설정한 기준값 - 상기 직교 주파수 분할 다중 시스템의 비트 에러율을 최소화하는 신호대 잡음비를 토대로 산출한 참조 전력- 을 감하여 출력시키는 감산부; 및 상기 감산부의 출력값을 자동 이득 조절을 위해 사용되도록 상기 가변 이득 앰프로 피드백하는 RC 필터를 포함한다.
그리고, 상기 신호대 잡음비는, 4σ를 포함한다.
또한, 본 발명의 특징에 따른 직교 주파수 분할 다중 시스템의 자동 이득 조절 방법은, a)상기 입력 신호의 에너지를 계산하는 단계; b)상기 계산한 에너지를 누적 후 평균을 취하여 상기 입력 신호의 디씨 오프셋(DC offset)을 산출하는 단계; c)상기 직교 주파수 분할 다중 시스템의 비트 에러율을 최소화하는 신호대 잡음비를 토대로 참조 전력 값을 산출하는 단계; d)상기 산출한 디씨 오프셋에 상기 산출된 참조 전력 값을 감하여 출력시키는 단계; 및 e)상기 출력시킨 값을 자동 이득 조절을 위해 사용되도록 상기 입력 신호 이후에 수신되는 입력 신호로 피드백하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2는 본 발명의 실시예에 따른 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치의 세부적인 구성을 도시한 도면이다.
도 2에 도시되어 있듯이, 본 발명의 실시예에 따른 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치(100)는 두 개의 가변 이득 앰프(VGA, 110, 111)와 두 개의 A/D 변환기(Analog Digital Converter, 120, 121), 두 개의 에너지 계산기(130, 131), 덧셈기(140), 트렁케이션부(Integration&Dump, 150), 감산기 (160), IIR 필터(Infinite Impulse Response Filter, 170), PDM 신호 발생기(180) 및 RC 필터(190)를 포함한다.
이러한 구성을 이루는 자동 이득 조절 장치(100)에 대해 자세히 설명하면, 먼저 2개의 A/D 변환기(120, 121)는 외부로부터 수신되는 훈련 심볼의 아날로그 I 및 Q 신호를 디지털 I 및 Q 신호로 변환하여 출력한다.
두 개의 에너지 계산기(130, 131)는 2개의 A/D 변환기(110, 112)에서 각각 출력되는 디지털 I 및 Q 신호(이하 I 및 Q 신호라고 함)의 에너지를 구하여 출력한다. 이때, 에너지 계산기(130, 131)는 입력되는 I 및 Q 신호의 제곱의 합을 에너지 값으로 계산하여 출력한다.
덧셈기(140)는 두 개의 에너지 계산기(130, 131)로부터 출력되는 I 및 Q 신호의 에너지를 합산한다.
트렁케이션부(Integration&Dump, 150)는 합산한 에너지 값을 일정 구간동안 누적한 뒤 평균을 취하여 출력한다. 즉, 트렁케이션부(150)는 일정 구간 동안의 평균 에너지 값을 계산하여 출력한다.
또한, 트렁케이션부(150)는 덧셈기(140)에서 출력되는 I 및 Q 신호의 에너지 값을 일정 구간동안 누적한 뒤 평균을 취하여 출력한다. 즉, 트렁케이션부(150)는 I 및 Q 신호의 일정 구간 동안의 평균 값을 출력하며, 이 값이 I 및 Q의 디씨 오프셋(DC-Offset)이 된다.
감산기(160)는 트렁케이션부(150)로부터 출력되는 I 및 Q 신호의 디씨 오프셋에서 이미 설정된 기준값을 감하여 출력한다. 이때, 이미 설정된 기준값이란 자동 이득 조절시 중요한 파라미터인 참조 전력(Pref)으로서, 본 발명의 실시예에서는 이러한 참조 전력을 수 차례의 시뮬레이션을 통해 얻는 특정 값을 사용한다.
여기서, 참조 전력(Pref) 산출 과정에 대해 잠시 언급하면 다음과 같다.
본 발명의 실시예에서는 CDMA 시스템과는 다른 참조 전력(Pref) 값을 사용하는데, 그 도출 과정은 아래의 [수학식 1]과 같다.
Figure 112003048139462-pat00001
상기한 도출 과정에서 알 수 있듯이, 참조 전력(Pref) 값 도출시 신호대 잡음비(SR_RATIO)가 결정적인 파라미터로 작용하는데, 이때, 신호대 잡음비(SR_RATIO)가 4.0σ일때 OFDM 시스템의 비트 에러율이 최소가 된다. 이는 수 차례의 시뮬레이션을 통해 획득한 결과값으로서, 이러한 결과값에 대한 표시예가 첨부한 도 3이다.
도 3은 본 발명의 실시예에 따른 신호대 잡음비에 따른 비트 에러율을 도시한 그래프도이다.
도 3에 도시되어 있듯이, 신호대 잡음비(SR_RATIO)가 4σ일때, OFDM 시스템 의 비트 에러율이 최소가 됨을 알 수 있다. 이는 곧, OFDM 시스템의 성능 향상을 이룰 수 있다.
IIR 필터(170)는 감산기(160)로부터 출력되는 감산값을 필터링하며, PDM 신호 발생기(180)는 IIR 필터(170)로부터 출력되는 결과값을 PDM(Pulse Density Modulation, 이하 'PDM' 이라 함) 신호 형태로 출력시킨다.
RC 필터(190)는 출력된 PDM 신호를 RF단(미도시) 내에 있는 두 개의 가변 이득 앰프(110, 111)로 각각 피드백(feedback)하여 자동 이득 조절이 수행될 수 있도록 한다.
그러면, 두 개의 가변 이득 앰프(110, 111)는 RC 필터(190)로부터 수신하는 PDM 신호에 따라, 외부로부터 수신하는 훈련 심볼의 I 및 Q 신호에 대해 이득 조절을 수행한다.
다음으로, 상기한 구성을 이루는 OFDM 시스템의 자동 이득 조절 장치의 동작 과정에 대해 첨부한 도면을 통해 알아본다.
도 4는 도 2에 도시한 자동 이득 조절 장치의 동작 과정을 순차적으로 도시한 흐름도이다.
도 4에 도시되어 있듯이, OFDM 시스템의 자동 이득 조절 장치로 입력되는 훈련 심볼의 I 및 Q 신호는 RF단(미도시)을 통해 입력되어 A/D 변환기(120, 121)로 입려되는데, A/D 변환기(120, 121)는 입력된 I 및 Q 신호를 디지털 I 및 Q 신호로 변환(S410)하여 출력한다.
그러면, 에너지 계산기(130, 131)는 디지털 I 및 Q 신호에 대해 에너지를 산 출한다(S420). 에너지를 구하는 방법은 여러 가지가 있을 수 있는데, 본 발명의 실시예에서는 I 데이터와 Q 데이터의 제곱의 합을 구하여 그 에너지로 한다. 하지만, 이는 본 발명에 한정되는 것이 아니라, 경우에 따라서는 그 외 다른 방법을 통해 산출할 수도 있다.
이후, 덧셈기(140)는 두 개의 에너지 계산기(130, 131)를 통해 계산되어 출력되는 I 및 Q 신호의 에너지를 합산(S430)하며, 트렁케이션부(150)는 합산한 에너지 값을 일정 구간(본 발명의 실시예에서는 1024 비트) 동안 누적한 뒤 평균을 취하여 출력한다(S440). 즉, 트렁케이션부(150)는 일정 구간 동안의 평균 에너지 값을 계산하여 출력한다.
자세히 언급하면, 트렁케이션부(150)는 덧셈기(140)에서 출력되는 I 및 Q 신호의 에너지 값을 일정 구간동안 누적한 뒤 평균을 취하여 출력한다. 즉, 트렁케이션부(150)는 I 및 Q 신호의 일정 구간 동안의 평균 값을 출력하며, 이 값이 I 및 Q의 디씨 오프셋(DC-Offset)이 된다.
이후, 감산기(160)는 트렁케이션부(150)로부터 출력되는 I 및 Q 신호의 디씨 오프셋에서 이미 설정된 기준값을 감하여 출력한다(S450). 이때, 기준값이란 자동 이득 조절시 중요한 파라미터 중의 하나인 참조 전력(Pref)인데, 본 발명의 실시예에서는 이러한 참조 전력을 수 차례의 시뮬레이션을 통해 얻는 특정 값을 사용한다.
이때, 참조 전력(Pref)은 앞서 언급한 [수학식 1]을 따른다.
[수학식 1]에서 알 수 있듯이, 참조 전력(Pref) 값 도출시 신호대 잡음비 (SR_RATIO)가 결정적인 파라미터로 작용하는데, 이때, 신호대 잡음비(SR_RATIO)가 4.0σ일때 OFDM 시스템의 비트 에러율이 최소가 된다.
따라서, 본 발명의 실시예에서는 신호대 잡음비(SR_RATIO)를 4σ로 사용하여, OFDM 시스템의 성능 향상을 이룬다.
이후, IIR 필터(170)는 감산기(160)로부터 출력되는 감산값을 필터링하며, PDM 신호 발생기(180)는 IIR 필터(170)로부터 출력되는 결과값을 PDM(Pulse Density Modulation) 신호 형태로 출력시킨다(S460).
이후, RC 필터(190)는 출력된 PDM 신호를 RF단(미도시) 내에 있는 두 개의 가변 이득 앰프(110, 111)로 각각 피드백(feedback)하여 자동 이득 조절이 수행될 수 있도록 한다. 즉, 두 개의 가변 이득 앰프(110, 111)는 RC 필터(190)로부터 수신하는 PDM 신호에 따라, 외부로부터 수신하는 훈련 심볼의 I 및 Q 신호에 대해 이득 조절을 수행한다(S470).
이처럼, 본 발명의 실시예에 따른 OFDM 시스템의 자동 이득 조절 장치 및 그 방법은 비트 에러율을 최소화하는 신호대 잡음비를 토대로 참조 전력값을 산출한 후, 산출한 참조 전력값에 따라 OFDM 시스템의 이득을 조절함으로써, OFDM 시스템의 성능 향상을 이룰 수 있다.
한편, 상기한 바와 같은 본 발명의 실시예에 따른 OFDM 시스템의 자동 이득 조절 방법은 프로그램으로 구현되어 컴퓨터로 판독 가능한 형태로 기록 매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 OFDM 시스템의 자동 이득 조절 장치 및 그 방법은 비트 에러율을 최소화하는 신호대 잡음비를 토대로 참조 전력값을 산출한 후, 산출한 참조 전력값에 따라 OFDM 시스템의 이득을 조절함으로써, OFDM 시스템의 성능 향상을 이룰 수 있는 효과가 있다.

Claims (9)

  1. 직교 주파수 분할 다중 시스템으로 입력된 신호의 이득을 조절하는 장치에 있어서,
    입력 신호에 대한 이득 조절을 수행하는 가변 이득 앰프;
    상기 입력 신호의 에너지를 계산하는 에너지 계산기;
    상기 계산한 에너지를 누적 후 평균을 취하여 상기 입력 신호의 디씨 오프셋(DC offset)을 산출하는 트렁케이션부;
    상기 트렁케이션부의 출력값에 사전에 설정한 기준값 - 상기 직교 주파수 분할 다중 시스템의 비트 에러율을 최소화하는 신호대 잡음비를 토대로 산출한 참조 전력- 을 감하여 출력시키는 감산부; 및
    상기 감산부의 출력값을 자동 이득 조절을 위해 사용되도록 상기 가변 이득 앰프로 피드백하는 RC 필터
    를 포함하는 직교 주파수 분할 다중 시스템에서의 자동 이득 조절 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 신호대 잡음비는, 4σ를 포함하는 것을 특징으로 하는 직교 주파수 분할 다중 시스템에서의 자동 이득 조절 장치.
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 입력 신호를 디지털 신호로 변환하여 상기 에너지 계산부로 입력하는 A/D 변환부; 및
    상기 감산부와 RC 필터 사이에 위치하여 감산부의 출력 신호를 PDM(Pulse Density Modulation) 신호 형태로 출력시키는 PDM 신호 발생기
    를 더 포함하는 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치.
  7. 직교 주파수 분할 다중 시스템으로 입력된 신호의 이득을 조절하는 방법에 있어서,
    a)상기 입력 신호의 에너지를 계산하는 단계;
    b)상기 계산한 에너지를 누적 후 평균을 취하여 상기 입력 신호의 디씨 오프셋(DC offset)을 산출하는 단계;
    c)상기 직교 주파수 분할 다중 시스템의 비트 에러율을 최소화하는 신호대 잡음비를 토대로 참조 전력 값을 산출하는 단계;
    d)상기 산출한 디씨 오프셋에 상기 산출된 참조 전력 값을 감하여 출력시키는 단계; 및
    e)상기 출력시킨 값을 자동 이득 조절을 위해 사용되도록 상기 입력 신호 이후에 수신되는 입력 신호로 피드백하는 단계
    를 포함하는 직교 주파수 분할 다중 시스템에서의 자동 이득 조절 방법.
  8. 삭제
  9. 제8 항에 있어서,
    상기 a)단계는,
    상기 입력 신호의 제곱의 합을 구하여 에너지로 출력하는 단계
    를 포함하는 직교 주파수 분할 다중 시스템에서의 자동 이득 조절 방법.
KR1020030092317A 2003-12-17 2003-12-17 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법 KR100550100B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030092317A KR100550100B1 (ko) 2003-12-17 2003-12-17 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법
PCT/KR2004/003343 WO2005060135A1 (en) 2003-12-17 2004-12-17 Automatic gain control apparatus and method in orthogonal frequency division multiplexing
US10/583,164 US7782977B2 (en) 2003-12-17 2004-12-17 Automatic gain control apparatus and method in orthogonal frequency division multiplexing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092317A KR100550100B1 (ko) 2003-12-17 2003-12-17 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법

Publications (2)

Publication Number Publication Date
KR20050060635A KR20050060635A (ko) 2005-06-22
KR100550100B1 true KR100550100B1 (ko) 2006-02-08

Family

ID=34698403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092317A KR100550100B1 (ko) 2003-12-17 2003-12-17 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법

Country Status (3)

Country Link
US (1) US7782977B2 (ko)
KR (1) KR100550100B1 (ko)
WO (1) WO2005060135A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808557B2 (en) * 2006-06-23 2010-10-05 Rgb Systems, Inc. Method and apparatus for automatic reduction of noise in video transmitted over conductors
US7787057B2 (en) * 2006-08-22 2010-08-31 Rgb Systems, Inc. Method and apparatus for DC restoration using feedback
US20090059782A1 (en) * 2007-08-29 2009-03-05 Rgb Systems, Inc. Method and apparatus for extending the transmission capability of twisted pair communication systems
KR100928585B1 (ko) * 2007-12-14 2009-11-24 한국전자통신연구원 자동 이득 제어 장치, 신호 수신 장치 및 신호 수신 방법
US8000671B2 (en) * 2008-04-01 2011-08-16 Seiko Epson Corporation Dual threshold demodulation in an amplitude modulation radio receiver
CN109120292B (zh) * 2018-08-06 2019-11-05 电子科技大学 一种数字自动增益控制系统及方法
US10594281B1 (en) * 2019-03-04 2020-03-17 Ciena Corporation Receiver automatic gain control systems and methods for asymmetrical or unbalanced constellations

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678393A (en) * 1970-09-30 1972-07-18 Bell Telephone Labor Inc Automatic gain control having a fast broadband attack mode and a slow narrow band receive mode
US5901347A (en) * 1996-01-17 1999-05-04 Motorola, Inc. Fast automatic gain control circuit and method for zero intermediate frequency receivers and radiotelephone using same
JP2968954B2 (ja) 1998-01-08 1999-11-02 日本電信電話株式会社 Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法
JP2968962B1 (ja) * 1998-08-19 1999-11-02 日本電信電話株式会社 Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路
US6363127B1 (en) 1999-06-23 2002-03-26 At&T Wireless Services, Inc. Automatic gain control methods and apparatus suitable for use in OFDM receivers
KR100325137B1 (ko) 1999-09-20 2002-02-25 서평원 통신 시스템의 디지털 자동이득제어 장치
US7499508B2 (en) * 2001-04-03 2009-03-03 Agere Systems Inc. Method and apparatus for adjusting the gain of an if amplifier in a communication system
JP3577004B2 (ja) 2001-06-11 2004-10-13 日本電気株式会社 自動利得調整装置
US6985711B2 (en) * 2002-04-09 2006-01-10 Qualcomm, Incorporated Direct current offset cancellation for mobile station modems using direct conversion

Also Published As

Publication number Publication date
US20070248197A1 (en) 2007-10-25
US7782977B2 (en) 2010-08-24
WO2005060135A1 (en) 2005-06-30
KR20050060635A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
US5760629A (en) DC offset compensation device
JP3996593B2 (ja) 無中間周波受信機におけるスロープ、ドリフト及びオフセットの補償方式
US7321264B2 (en) Method, arrangement and device for controlling predistortion
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
US20100272219A1 (en) Method and Device for Automatic Gain Control
US7113758B2 (en) Automatic gain controller
KR100550100B1 (ko) 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법
KR100527000B1 (ko) 디씨 오프셋 보상 기능이 있는 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및 그 방법
KR100497702B1 (ko) 디지털데이터변환장치
KR19990065352A (ko) 적응형 등화장치
US8212699B1 (en) System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels
KR100436762B1 (ko) 비선형적으로 가변되는 제어값을 출력하는자동이득조절장치 및 그의 이득조절신호 출력방법
US9124467B2 (en) Receiver gain adjustment to reducing an influence of a DC offset
JP3289590B2 (ja) Ｄ級電力増幅器
JP4288458B2 (ja) 振幅制限回路及びｃｄｍａ通信装置
JP3858785B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
KR100638592B1 (ko) Ｏｆｄｍ 시스템의 단말의 수신기용 ｄｃ 오프셋 제거 장치및 그 방법
US7433401B1 (en) Mixed-mode signal processor architecture and device
KR100679233B1 (ko) 디지털 자동 이득 제어장치
KR100964384B1 (ko) 자동이득 제어방법 및 이를 수행하는 수신장치
US7447283B2 (en) Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor
KR100625238B1 (ko) 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법
JP7006214B2 (ja) 信号生成装置、及び信号生成方法
US7633418B2 (en) Sigma-delta modulator and an output rate reduction method thereof
CN101488779A (zh) 具有可调整取样点的收发器及其相关收发讯方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 15