KR100548210B1 - 강유전체 박막의 제조방법 - Google Patents

강유전체 박막의 제조방법 Download PDF

Info

Publication number
KR100548210B1
KR100548210B1 KR20037015212A KR20037015212A KR100548210B1 KR 100548210 B1 KR100548210 B1 KR 100548210B1 KR 20037015212 A KR20037015212 A KR 20037015212A KR 20037015212 A KR20037015212 A KR 20037015212A KR 100548210 B1 KR100548210 B1 KR 100548210B1
Authority
KR
South Korea
Prior art keywords
thin film
raw material
ferroelectric thin
material solution
ferroelectric
Prior art date
Application number
KR20037015212A
Other languages
English (en)
Other versions
KR20040002996A (ko
Inventor
구로카와겐이치
나토리에이지
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040002996A publication Critical patent/KR20040002996A/ko
Application granted granted Critical
Publication of KR100548210B1 publication Critical patent/KR100548210B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Semiconductor Memories (AREA)

Abstract

두 종류 이상의 원료 용액으로 이루어지는 강유전체 박막이, 기판이 있는 일 평면 내, 막 두께 방향에 있어서 균일하게 혼합되도록 한다. 또는 일 평면 내에, 막 두께 방향에 있어서 원료 용액이 분포를 가지도록 혼합되도록 한다.
2개 이상의 잉크젯 헤드를 가지는 잉크젯 장치에 의해서, 두 종류의 원료 용액(105,106)을 각각의 잉크젯 헤드로 일정 토출량으로 방출함으로써, 일 평면 내에서 균일하게 혼합된 강유전체 박막을 제조할 수 있고, 이를 반복하여 박막 두께 방향으로도 균일하게 혼합된 강유전체 박막을 제조할 수 있다. 또한, 막 두께 방향이나 면내 방향의 토출량을 변화시킴로써 원료 용액이 분포를 가지도록 혼합된 강유전체 박막을 제조할 수 있다.

Description

강유전체 박막의 제조방법{PRODUCTION METHOD FOR FERROELECTRIC THIN FILM}
본 발명은, 강유전체 디바이스 및 압전체 디바이스 등에 이용되는 세라믹 박막에 관한 것이다. 특히 두 종류 이상의 원료 용액을 사용한 상기 세라믹 박막의 제조방법에 관한 것이다.
원료 용액이 강유전체 재료 용액과 상유전체 재료 용액인 경우, 종래의 대표적인 강유전체 박막의 성막(成膜) 방법인 스핀코팅법이나 디핑(dipping)법에서도, 일 평면 내에 균일하게 혼합된 상태가 되도록 도포하는 것은, 미리 이들 원료 용액을 혼합하여 놓음으로써 가능하였다. 그러나 혼합용액으로 한 경우, 라이프 타임이 짧은 것이 많아, 만들어 두는 것이 불가능하고, 잉여가 생긴 경우에 재료가 낭비가 발생한다는 문제점이 있었다.
또한, 원료 용액이 서로 조성비가 다른 강유전체 재료 용액인 경우, 일본국 특개평 제5-235268호와 같이 스핀코팅법을 이용하여 강유전체 박막 표면으로부터 확산하기 쉬운 원소에 대하여 막 두께가 두꺼워지는 방향으로 그 원소의 농도를 높게 하여, 소성 후에 있어서의 막 두께 방향의 농도의 균일화를 도모하는 예가 있다. 그러나 스핀코팅법으로 보다 균일화를 도모하기 위해서는, 상기 원소 농도를 변화시킨 용액이 보다 많이 필요하다는 문제점이 있었다. 또한 강유전체 커패시터 를 제조하는 일련의 프로세스를 거치면, 소성 프로세스에서의 온도의 면내(面內) 분포 등에 의해, 강유전체 커패시터의 특성이 면내에 분포를 가지게 된다. 그러나 스핀코팅법에서는 면내 방향에 관해서 원료 용액의 조성의 분포를 변화시킬 수 없다는 문제점이 있었다.
그래서 본 발명은 종래의 이러한 문제점을 해결하고자 하는 것으로, 그 과제로 하는 것은, 강유전체 재료 용액과 상유전체 재료 용액을 일 평면 내에 있어서도 막 두께 방향에 있어서도 균일하게 하고, 또한 도포 시에 혼합되는 강유전체 박막을 제공하는 것이다. 또한 서로 조성비가 다른 강유전체 재료 용액을 되도록 적은 종류로, 또한 되도록 연속적으로 변화시켜, 소성 후에 있어서의 막 두께 방향의 농도가 균일한 강유전체 박막을 제공하는 것이다. 또한 프로세스 중에 발생하는 강유전체 커패시터 특성의 면내 분포를 미리 예상하여, 프로세스 종료 후에 있어서 강유전체 커패시터 특성의 면내 분포가 보다 적은 강유전체 박막을 제공하는 것이다.
(1) 본 발명의 강유전체 박막의 제조방법은, 강유전체 박막을 두 개 이상의 잉크젯 헤드를 갖는 장치에 의해서, 두 종류 이상의 원료 용액을 각각의 상기 잉크젯 헤드에서, 잉크젯 방식으로 토출하여 도포하는 것을 특징으로 한다. 상기 제조 방법에 의하면, 두 종류 이상의 원료 용액이 일 평면 내에 있어서 균일하게 혼합된 박막을 형성할 수 있고, 그것을 반복함으로써 막 두께 방향으로도 균일하게 혼합된 강유전체 박막을 형성할 수 있는 효과를 갖는다.
(2) 본 발명의 강유전체 박막의 제조방법은, 상기 원료 용액으로서, 강유전체 재료 용액과 상유전체 재료 용액를 이용하는 것을 특징으로 한다. 상기 제조 방법에 의하면, 동시에 강유전체 재료 용액과 상유전체 재료 용액을 기판 상에 도포함으로써 도포 시에 용액을 혼합할 수 있으므로, 혼합용액의 라이프 타임이 짧은 것으로 인한 재질 열화나 잉여가 생긴 경우의 재료 낭비를 없앨 수 있다는 효과를 갖는다.
(3) 본 발명의 강유전체 박막의 제조방법은, 상기원료 용액에 관해서, 서로 조성비가 다른 강유전체 재료 용액을 이용하는 것을 특징으로 한다. 상기 제조방법에 의하면, 조성비가 다른 강유전체 재료 용액을 막 두께 방향으로 적층할 때, 스핀코팅법이나 디핑법으로는, 원료 용액의 농도를 조정하여 다수 종류의 원료 용액을 준비해야만 하나, 잉크젯법으로는, 원료 용액의 토출량을 각각 조정하기만 하면 되므로, 얻어지는 조성비의 자유도가 높고, 비교적 용이하게 적층할 수 있는 효과를 갖는다.
(4) 본 발명의 강유전체 박막의 제조방법은, 상기 원료 용액의 토출량을 각각 변화시켜, 막 두께 방향에 대해 조성의 분포를 갖게 하는 것을 특징으로 한다. 상기 제조방법에 의하면, 원료 용액의 조성 원소 중, 외측으로 확산하기 쉬운 원소에 대해서는, 그 조성이 외측을 향해서 높아지도록 토출량을 변화시킴으로써, 소성 후의 강유전체 박막 중에서의 조성비의 편차를 억제하여, 양호한 히스테리시스 커브를 얻을 수 있는 효과를 갖는다.
(5) 본 발명의 강유전체 박막의 제조 방법은, 상기 원료 용액의 토출량을 각 각 변화시켜, 면내 방향에 대해 조성의 분포를 갖게 하는 것을 특징으로 한다. 상기 제조방법에 의하면, 프로세스 중에 발생하는 강유전체 커패시터 특성의 면내 분포를 미리 예상하여, 강유전체 재료 용액의 도포 단계에서 조성을 면내방향에 대해서 변화시켜, 프로세스 종료 후에는 강유전체 커패시터 특성의 면내 분포가 보다 적어지는 효과를 갖는다.
(6) 본 발명의 강유전체 박막의 제조방법은, 청구항 1에 있어서, 잉크젯 방식으로 원료 용액을 도포하기 전에, 미리 기판에 친수 처리를 하는 것을 특징으로 한다.
(7) 본 발명의 강유전체 박막의 제조방법은, 청구항 1에 있어서, 잉크젯 방식에 의해 토출된 원료 용액이 착탄 후 건조되기 전에 충분히 일찍 다음 착탄이 일어나도록, 잉크젯 방식의 토출 시간 간격을 설정하는 것을 특징으로 한다. 상기 두 제조방법을 합하면, 잉크젯 방식에 의해 토출된 두 종류 이상의 원료 용액이 최초로 기판에 착탄 후, 번져, 이들 착탄한 원료 용액이 건조되는 시간보다도 일찍 다음 원료 용액이 착탄하므로, 원료 용액이 액체 상태로 균일하게 혼합되는 효과를 갖는다.
(8) 본 발명의 강유전체 박막의 제조 방법은, 청구항 1에 있어서, 잉크젯 방식으로 원료 용액을 도포하기 전에, 미리 기판에 발수 처리를 하는 것을 특징으로 한다.
(9) 본 발명의 강유전체 박막의 제조방법은, 청구항 1에 있어서, 잉크젯 방식에 의해 토출된 원료 용액이 착탄 후 충분히 건조되고 나서 다음 착탄이 일어나 도록, 잉크젯 방식의 토출 시간 간격을 설정하는 것을 특징으로 한다. 상기 두 제조방법을 합하면, 잉크젯 방식에 의해 토출된 2종류 이상의 원료 용액이 최초로 기판에 착탄 후, 번지지 않고, 이들 착탄한 원료 용액이 충분히 건조되고 나서 다음 원료 용액이 착탄하므로, 원료 용액이 입상상태로 균일하게 혼합되는 효과를 갖는다.
(10) 본 발명의 강유전체 박막의 제조방법은, 강유전체 박막 내에 상기 강유전체 재료 용액과 상기 상유전체 재료 용액이 각각 분포를 갖도록 도포하는 것을 특징으로 한다. 상기 제조방법에 의하면, 90도 도메인의 발생이 억제되어, 각형성이 양호한 히스테리시스 커브를 얻을 수 있는 효과를 갖는다.
도 1은, 강유전체 디바이스에서의 강유전체 커패시터부의 연직 단면 모식도,
도 2는, 본 발명에서의 강유전체 커패시터 제조의 플로우 차트,
도 3은, 잉크젯 방식에 의해서, 액적을 선에 관해서 규칙적으로 도포한 경우에 적층된, 도 1에서의 강유전체 박막 개소의 수평 단면 모식도와 연직 단면 모식도의 일부를 확대한 도면,
도 4는, 잉크젯 방식에 의해서, 액적을 점에 관해서 규칙적으로 도포한 경우에 적층된, 도 1에서의 강유전체 박막 개소의 수평 단면 모식도와 연직 단면 모식도의 일부를 확대한 도면,
도 5는, 잉크젯 방식에 의해서, 액적을 완전히 불규칙적으로 도포한 경우에 적층된, 도 1에서의 강유전체 박막 개소의 수평 단면 모식도와 연직 단면 모식도의 일부를 확대한 도면,
도 6은, 실시예 1에서의 히스테리시스 커브를 도시한 도면,
도 7은, 실시예 2에서의 히스테리시스 커브를 도시한 도면,
도 8은, 실시예 3에서의 시료 E의 히스테리시스 커브를 도시한 도면,
도 9은, 실시예 3에서의 시료 F의 히스테리시스 커브를 도시한 도면이다.
본 발명에 관한 강유전체 디바이스 제조 방법의 바람직한 실시형태를 첨부도면에 따라 설명한다.
도 1은 실리콘 산화막 부착 실리콘 기판(101), 하부전극(102), 강유전체 박막(103), 상부전극(104)으로 이루어지는 강유전체 디바이스에서의 강유전체 커패시터부의 연직 단면 모식도이다. 또 상기 실리콘 산화막 부착 실리콘 기판 상에 티탄막(Ti), 티탄산화막(TiOx)등을 성막하는 경우도 있다.
도 2는 상기 강유전체 커패시터를 제조하는 데 있어서, 잉크젯 방식으로 강유전체 박막을 제조하는 경우의 플로우 차트이다. 실리콘 산화막 부착 실리콘 기판(101)에 하부전극(102)을 스퍼터링법에 의해 성막한다. 다음으로 강유전체 박막(103)을 잉크젯 방식으로 도포하고, 300℃의 핫 플레이트에서 10분간 건조, 탈지를 행한다. 원하는 막 두께가 될 때까지「잉크젯에 의한 강유전체 성막」부터「건조, 탈지」를 반복한다. 그리고 700℃의 노(furnace)에 10분간 넣어, 강유전체 박막의 결정화를 행한다. 마지막으로 상부전극(104)을 스퍼터링법으로 성막한다.
도 3, 도 4 및 도 5는 잉크젯 방식에 의해서 두 종류 이상의 원료 용액을 기판 상에 도포한 경우의 강유전체 박막에 대한 수평 단면 모식도와 연직 단면 모식도의 일부를 확대한 것이다. 잉크젯 헤드의 동작 및 각 노즐의 토출 동작을 제어함으로써, 도 3, 도 4 및 도 5와 같이, 각각, 액적을 선에 관해서 규칙적으로 도포한 경우, 액적을 점에 관해서 규칙적으로 도포한 경우, 액적을 완전히 불규칙적으로 도포한 경우로, 다른 원료 용액을 혼합할 수 있다.
(실시예1)
원료 용액으로서 강유전체 재료인 티탄산지르콘산납(Pb(Zr, Ti)O3,이하 PZT라 약칭한다)용액, 상유전체 재료인 비스무트 실리케이트(Bi2SiOx)용액을 이용한 경우에 관해서 실시예를 든다. 먼저 실리콘기판을 열산화시켜 실리콘 산화막을 형성하고, 하부전극으로서 이리듐(Ir), 산화이리듐(IrOx)을 각각 스퍼터링법, 반응성 스퍼터링법에 의해 성막한다. 다음으로 강유전체 박막을 성막하기 전에, 착탄(着彈)하는 용액의 습윤성을 향상시키기 위해, 친수 처리로서 기판을 180℃의 핫플레이트에서 1분간의 프리 베이크(pre-bake)를 하고, 그 후 실온에서 1분간 냉각하였다. 다음으로 잉크젯 장치를 이용하여 PZT 용액과 비스무트 실리케이트 용액을 각각 별개의 잉크젯 헤드로, 도 4와 같이 액적이 점에 관해서 규칙적으로 되도록 도포하였다. 또한 이 때 잉크젯 방식에 의해 토출된 각각의 원료 용액은 함께 착탄 후 건조되기 전에 충분히 일찍, 다음 착탄이 일어나도록 토출 시간 간격을 설정하였다. 5회의 연속도포를 1세트로 하고, 이것을 5세트 실시하여, 소성 후 100nm의 막 두께를 얻었다. 또 각 세트 후에는 핫플레이트에 의한 건조, 탈지를 실시하였다. 마지막으로 메탈 마스크를 통하여 이리듐(Ir)을 상부전극으로서 스퍼터링법에 의해 성막하였다. 이것을 시료 A라 한다.
여기서 비교를 위해 강유전체 박막을 성막하기 전에, 착탄하는 용액의 습윤성을 저하시키기 위해, 핫플레이트에 의한 프리 베이크를 하지 않고, 잉크젯 방식에 의해 토출된 각각의 원료 용액은 함께 착탄 후에 충분히 건조되고 나서, 다음 착탄이 일어나도록 토출 시간 간격을 설정하여 도포한 시료 B와, PZT 용액과 비스무트 실리케이트 용액을 미리 혼합하여 놓은 용액을 스핀코팅법에 의해 소성 후의 막 두께 100nm의 시료 C를 제작하였다. 시료 B, C 각각에 대해서, 그 이외의 조건은 시료 A와 완전히 동등하다. 또, 시료 C 에 대해 각 원료 용액의 혼합을 도포 직전에 행하였으므로, 라이프 타임에 의한 재질 열화의 영향은 시료 A, 시료 B와 동등하다고 볼 수 있는 것이다.
이들 세 시료에 관해서, 강유전체의 전기 특성인 히스테리시스 특성을 측정하였다. 도 6이 이들 시료의 히스테리시스 커브이며, 실선이 시료 A, 일점쇄선이 시료 B, 파선이 시료 C를 각각 나타내고 있다.
이 히스테리시스 커브로부터 잉크젯 방식으로 성막한 시료 A는 스핀코팅법으로 성막한 시료 C와 동등한 특성인 것을 알 수 있다. 단 여기에 라이프 타임에 의한 재질 열화의 영향이 발생할 정도로 혼합 용액을 방치한 경우를 생각하면, 잉크젯 방식의 우위성이 드러난다.
또한, PZT 용액과 비스무트 실리케이트 용액을 잉크젯 방식으로 용액의 상태 에서 혼합한 시료 A보다도 입상의 상태로 혼합한, 즉 각각이 강유전체 박막 내에 분포하고 있는 시료 B 쪽이 각형성(角型性)이 좋은 히스테리시스 루프가 얻어지는 것을 알 수 있다.
(실시예2)
원료 용액으로서 강유전체 재료인 두 종류의 PZT 용액(조성비 Pb/Zr/Ti= 120/35/65, 110/35/65)을 이용한 경우에 관해서 실시예를 든다. 또, 이하에서는 조성비 Pb/Zr/Ti= 120/35/65인 PZT 용액을 X용액, 조성비 Pb/Zr/Ti= 110/35/65인 PZT 용액을 Y용액이라 한다. 우선 기판 상에 하부전극을 성막하고, 핫 플레이트에 의한 프리 베이크, 냉각하는 것까지는 실시예 1과 완전히 동등하다. 그리고 잉크젯 장치를 이용하여 X용액과 Y용액을 각각 별개의 잉크젯 헤드로, 도 3과 같이 액적이 선에 관해서 규칙적으로 되도록 도포를 하였다. 이 때 잉크젯 방식에 의해 토출된 X용액, Y용액이 함께 착탄 후 건조되기 전에 충분히 일찍, 다음 착탄이 일어나도록 토출 시간 간격을 설정하였다. 5회의 연속도포를 1세트로 하고, 이것을 6세트 실시하여, 소성 후 120nm의 막 두께를 얻었다. 단, X용액과 Y용액의 토출량 비(X용액/Y용액)가, 1세트 째에서는 0/100, 2세트 째에서는 20/80, 3세트 째에서는 40/60, 4세트 째에서는 60/40, 5세트 째에서는 80/20, 6세트 째에서는 100/0과 같이 막 두께가 두꺼워지는 방향으로 X용액의 Y 용액에 대한 토출량 비율이 커지도록 하였다. 또 각 세트 후에는 핫플레이트에 의한 건조, 탈지를 실시하고 있다. 마지막으로 실시예 1과 완전히 동일한 조건에서 상부전극을 성막하였다. 이것을 시료 D라 한다.
여기서 비교를 위해, 잉크젯 방식으로 Pb/Zr/Ti= 115/35/65(이하 Z 용액이라 한다)의 PZT 용액을, 5회의 연속 도포를 1세트로 하고, 이것을 6세트 실시하여, 소성 후 120nm의 막 두께를 얻은 시료 E도 제작하였다. 이외의 조건은 시료 D와 완전히 동등하다. 또 시료 D와 시료 E에서의 도포 직후의 총 Pb량은 동일하게 되어 있다.
이들 두 시료에 관해서, 강유전체의 전기 특성인 히스테리시스 특성을 측정하였다. 도 7이 이들 시료의 히스테리시스 커브이며, 실선이 시료 D, 파선이 시료 E를 각각 나타내고 있다. 이 히스테리시스 커브로부터 X용액과 Y용액을 적층한 시료 D쪽이, Z용액만을 적층한 시료 E보다도 특성이 좋은 것을 알 수 있다. 각 시료에 있어서, 도포 직후에는 총 Pb량은 같고, 또 막 두께 방향으로 Pb의 분포를 갖게 한 것 이외에는 양 시료가 완전히 같은 공정을 거치고 있기 때문에, 막 두께 방향으로 Pb가 균일하게 되도록 도포하기보다도, 막 두께가 두꺼워짐에 따라서 Pb농도를 높이는 편이 양호한 히스테리시스 특성이 되는 것을 알 수 있다.
또한, 일반적인 PZT 용액에 있어서 스핀코팅법이나 디핑법으로 이렇게 일 층 단위로 조성비를 변화시킨 박막을 제조하는 것은, 그 용액농도를 각각 조정해야만 하나, 잉크젯 법에 의하면 비교적 용이하게 박막을 제조할 수 있다. 이는 잉크젯 방식으로는 액적의 크기를 줄이거나 토출 시간 간격을 길게 하는 등으로 PZT 용액의 토출량비(X용액/Y용액)를 변화시킬 수 있으므로, X용액과 Y용액의 두 종류의 원료 용액만으로 X용액부터 Y용액까지 사이의 조성비이면 임의의 조성비의 박막을 제조할 수 있기 때문이다.
(실시예 3)
강유전체 커패시터 특성의 면내 분포를 조사하기 위한 실시예 2에서의 시료 E와, 전 프로세스 중의 열 공정의 면내 분포에 대하여 피드백을 걸기 위해 면내에 실시예 2의 X용액과 Y용액의 분포를 갖게 한 시료 F 에 관해서 면내의 5점에 대해 히스테리시스 특성을 측정하였다. 단, 시료 F는 막 두께 방향으로는 X용액과 Y용액의 분포는 갖게 하지 않으며, 강유전체 박막 성막 이외의 조건은 시료 E와 완전히 동등하다.
도 8이 시료E, 도 9가 시료F의 각 5점의 히스테리시스 커브이다. 면내 동일하게 PZT용액(실시예 2에서의 Z용액)을 도포한 시료E에서는 히스테리시스 특성이 면내에서 분포하고 있는데 비하여, 면내에 X용액과 Y용액의 분포를 갖게 한 시료F에서는 그 특성분포가 동일해지는 것을 알 수 있다.








Claims (10)

  1. 상부전극/강유전체 박막/하부전극으로 형성되는 강유전체 커패시터를 포함하는 강유전체 디바이스에 있어서, 상기 강유전체 박막은, 두 개 이상의 잉크젯 헤드를 갖는 장치에 의해, 두 종류 이상의 원료 용액을 각각의 상기 잉크젯 헤드에서 잉크젯 방식으로 토출함으로써 도포되는 것을 특징으로 하는 강유전체 박막의 제조방법.
  2. 제1항에 있어서,
    상기 원료 용액으로는, 강유전체 재료 용액과 상유전체 재료 용액을 이용하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  3. 제1항에 있어서,
    상기 원료 용액으로는, 서로 조성비가 다른 강유전체 재료 용액을 이용하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 원료 용액의 토출량을 각각 변화시켜, 막 두께 방향에 대해 조성의 분포를 갖게 하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 원료 용액의 토출량을 각각 변화시켜, 면내 방향에 대해 조성의 분포를 갖게 하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 잉크젯 방식으로 상기 원료 용액을 도포하기 전에, 미리 기판에 친수 처리를 하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 잉크젯 방식으로 상기 원료 용액을 도포하기 전에, 미리 기판에 발수처리를 하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 잉크젯 방식에 의해 토출된 상기 원료 용액이 착탄 후 건조되기 전에 충분히 일찍 다음 착탄이 일어나도록, 상기 잉크젯 방식의 토출 시간 간격을 설정하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 잉크젯 방식에 의해 토출된 상기 원료 용액이 착탄 후 충분히 건조되고 나서 다음 착탄이 일어나도록, 상기 잉크젯 방식의 토출 시간 간격을 설정하는 것 을 특징으로 하는 강유전체 박막의 제조방법.
  10. 제2항에 있어서,
    강유전체 박막 내에 상기 강유전체 재료 용액과 상기 상유전체 재료 용액이 각각 분포를 갖도록 도포하는 것을 특징으로 하는 강유전체 박막의 제조방법.
KR20037015212A 2002-03-28 2003-03-27 강유전체 박막의 제조방법 KR100548210B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002093161A JP2003297825A (ja) 2002-03-28 2002-03-28 強誘電体薄膜の作製方法
JPJP-P-2002-00093161 2002-03-28
PCT/JP2003/003908 WO2003083924A1 (fr) 2002-03-28 2003-03-27 Procede d'elaboration de film ferroelectrique mince

Publications (2)

Publication Number Publication Date
KR20040002996A KR20040002996A (ko) 2004-01-07
KR100548210B1 true KR100548210B1 (ko) 2006-01-31

Family

ID=28671731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20037015212A KR100548210B1 (ko) 2002-03-28 2003-03-27 강유전체 박막의 제조방법

Country Status (5)

Country Link
US (1) US20040101980A1 (ko)
JP (1) JP2003297825A (ko)
KR (1) KR100548210B1 (ko)
CN (1) CN1269194C (ko)
WO (1) WO2003083924A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163563A1 (en) * 2005-01-24 2006-07-27 Kurt Ulmer Method to form a thin film resistor
JP5585209B2 (ja) 2009-05-28 2014-09-10 株式会社リコー 電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置
JP5423414B2 (ja) * 2010-01-15 2014-02-19 株式会社リコー 電気機械変換膜の製造方法、電気機械変換膜、電気機械変換膜群、電気機械変換素子の製造方法、電気機械変換素子、電気機械変換素子群、液体吐出ヘッド、液体吐出装置、画像形成装置
JP5526810B2 (ja) 2010-01-28 2014-06-18 株式会社リコー ゾルゲル液、電気−機械変換素子、液体吐出ヘッド及びインクジェット記録装置
JP5772039B2 (ja) 2011-02-15 2015-09-02 株式会社リコー 電気機械変換膜の製造方法および電気機械変換素子の製造方法
JP2012256756A (ja) 2011-06-09 2012-12-27 Ricoh Co Ltd 電気−機械変換膜の形成方法、電気−機械変換膜、電気−機械変換素子、液体吐出ヘッドおよび画像形成装置
JP5782367B2 (ja) * 2011-11-18 2015-09-24 富士フイルム株式会社 熱放射膜の製造方法及び製造装置
JP6332738B2 (ja) 2013-06-19 2018-05-30 株式会社リコー アクチュエータ及びその製造方法、並びに、そのアクチュエータを備えた液滴吐出ヘッド、液滴吐出装置及び画像形成装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033067B2 (ja) * 1992-10-05 2000-04-17 富士ゼロックス株式会社 多層強誘電体導膜の製造方法
JPH11297571A (ja) * 1998-04-14 1999-10-29 Matsushita Electric Ind Co Ltd コンデンサの製造方法
JP3704947B2 (ja) * 1998-04-15 2005-10-12 セイコーエプソン株式会社 電界効果トランジスタの製造方法
JP3622598B2 (ja) * 1999-10-25 2005-02-23 セイコーエプソン株式会社 不揮発性メモリ素子の製造方法
JP4257485B2 (ja) * 2000-06-21 2009-04-22 セイコーエプソン株式会社 セラミックス膜およびその製造方法ならびに半導体装置および圧電素子

Also Published As

Publication number Publication date
CN1511340A (zh) 2004-07-07
KR20040002996A (ko) 2004-01-07
WO2003083924A1 (fr) 2003-10-09
US20040101980A1 (en) 2004-05-27
JP2003297825A (ja) 2003-10-17
CN1269194C (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
JP3487068B2 (ja) 圧電体薄膜およびその製造法ならびにそれを用いたインクジェット記録ヘッド
US8003161B2 (en) Method of manufacturing dielectric layer and method of manufacturing liquid jet head
EP1708290A2 (en) Method for producing dielectric film, method for producing piezoelectric element, method for producing liquid-jet head, dielectric film, piezoelectric element, and liquid-jet apparatus
JP4921863B2 (ja) 圧電体素子およびインクジェット式記録ヘッド
US7059711B2 (en) Dielectric film structure, piezoelectric actuator using dielectric element film structure and ink jet head
JP2006245619A (ja) 圧電体素子の製造方法
KR100548210B1 (ko) 강유전체 박막의 제조방법
US10541360B2 (en) Piezoelectric thin film element
US6639340B1 (en) Method for manufacturing piezoelectric element, and piezoelectric element, ink-jet recording head and printer
JP3666163B2 (ja) 圧電体素子及びこれを用いたアクチュエータ並びにインクジェット式記録ヘッド
US6523943B1 (en) Piezoelectric element, process for producing the piezoelectric element, and head for ink-jet printer using the piezoelectric element
JP2001196652A (ja) 圧電体素子およびその製造方法ならびにそれを用いたインクジェット式プリンタヘッド
US20040129917A1 (en) Composition for forming piezoelectric film, manufacturing method of piezoelectric film, piezoelectric element and ink jet recording head
JP5370332B2 (ja) 圧電体素子およびインクジェット式記録ヘッド
JP2006282456A (ja) Ｐｚｔ薄膜形成用組成物及びｐｚｔ薄膜の製造方法
JP4182404B2 (ja) 強誘電体膜の製膜方法
EP3220431B1 (en) A piezoelectric thin film element
US11387401B2 (en) Oriented piezoelectric film, method of manufacturing the same and piezoelectric element
GB2548377A (en) A piezoelectric thin film element
JPH11207955A (ja) インクジェットヘッドおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee