KR100546151B1 - Capacitor Manufacturing Method of Semiconductor Device - Google Patents
Capacitor Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR100546151B1 KR100546151B1 KR1019990063573A KR19990063573A KR100546151B1 KR 100546151 B1 KR100546151 B1 KR 100546151B1 KR 1019990063573 A KR1019990063573 A KR 1019990063573A KR 19990063573 A KR19990063573 A KR 19990063573A KR 100546151 B1 KR100546151 B1 KR 100546151B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- bst
- bst film
- forming
- capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 실린더형 하부전극을 갖는 캐패시터 제조공정시 고유전율을 갖는 BST((Ba1-xSrx)TiO3)막을 유전체막으로 형성하되, 상기 BST막을 물리기상증착방법과 화학기상증착방법을 사용하여 2단계에 거쳐 형성하여 실린더형 하부전극의 측면 및 저면에서의 스텝커버리지를 향상시키고, 물리기상증착방법으로 형성된 BST막은 결정성이 우수하기 때문에 화학기상증착방법으로 형성된 BST막의 막질을 향상시킴으로써 BST막의 유전특성을 향상시키는 동시에 캐패시터의 정전용량을 증가시키는 기술이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, wherein a BST ((Ba 1-x Sr x ) TiO 3 ) film having a high dielectric constant is formed as a dielectric film in a capacitor manufacturing process having a cylindrical lower electrode, wherein the BST film is formed. Formed in two steps using physical vapor deposition and chemical vapor deposition, the step coverage at the side and bottom of the cylindrical lower electrode is improved, and the BST film formed by physical vapor deposition has good crystallinity. By improving the film quality of the BST film formed by the deposition method, the dielectric property of the BST film is improved and the capacitance of the capacitor is increased.
Description
도 1 및 도 2 는 MOCVD(metal orgrnic chemical vapor deposition)방법으로 형성된 BST막의 상부(top), 측면(side wall) 및 저면(bottom)에서의 스텝커버리지 특성을 나타낸 사진.1 and 2 are photographs showing the step coverage characteristics at the top, side wall and bottom of the BST film formed by the metal orgrnic chemical vapor deposition (MOCVD) method.
도 3a 내지 도 3d 는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도. 3A to 3D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.
< 도면의 주요부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>
11 : 반도체기판 13 : 제1층간절연막11: semiconductor substrate 13: first interlayer insulating film
15 : 저장전극 콘택플러그 16 : 확산방지막15: storage electrode contact plug 16: diffusion barrier
17 : 제2층간절연막 19 : 하부전극 17: second interlayer insulating film 19: lower electrode
21 : 제1BST막 23 : 제2BST막21: first BST film 23: second BST film
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 고유전율을 갖는 유전막인 BST((Ba1-xSrx)TiO3)막을 물리기상증착(physical vapor deposition, 이하 PVD 라 함)방법과 화학기상증착(chemical vapor deposition, 이하 CVD 라 함)방법을 사용하여 2단계로 증착하여 상기 BST막의 스텝커버리지를 향상시키는 반도체소자의 캐패시터 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and in particular, to a method of chemical vapor deposition (PVD) and chemistry of a BST ((Ba 1-x Sr x ) TiO 3 ) film, which is a dielectric film having a high dielectric constant. The present invention relates to a method for manufacturing a capacitor of a semiconductor device which improves the step coverage of the BST film by depositing it in two steps using a chemical vapor deposition (CVD) method.
반도체소자가 고집적화됨에 따라 소자의 동작에 필요한 최소한의 저장전극의 용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 저장전극 용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 저장전극 용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 저장전극의 용량을 증가시키는 방법으로는 여러가지가 있을 수 있지만, 그 중에서 유전율이 큰 물질인 BST((Ba1-xSrx)TiO3), PZT(Pb(ZrTi1-x)O3), Ta2O5 등을 이용하여 저장전극 용량을 증가시키는 방법이 현재 많이 연구되고 있다.As semiconductor devices are highly integrated, the capacity of the minimum storage electrode required for the operation of the device is limited. In order to secure a minimum storage electrode capacity (C) in a small area has been put a lot of effort. Since the storage electrode capacity is proportional to the dielectric constant (ε) and the storage electrode surface area (A) and inversely proportional to the dielectric film thickness (d), there are various ways to increase the capacity of the storage electrode. A method of increasing the storage electrode capacity using ((Ba 1-x Sr x ) TiO 3 ), PZT (Pb (ZrTi 1-x ) O 3 ), Ta 2 O 5 , and the like has been studied.
상기 유전율이 큰 물질중에서도 상기 BST막은 기존의 DRAM용 유전체물질인 ONO막보다 20배 이상, Ta2O5막 보다는 약 10배 정도의 유전율을 가지므로 4G 이상의 고집적도가 요구되는 DRAM의 유전체물질로 유리하다. Among the materials having a high dielectric constant, the BST film has a dielectric constant of 20 times or more than an ONO film, which is a conventional dielectric material for DRAM, and about 10 times that of a Ta 2 O 5 film, and thus is a dielectric material of DRAM requiring high density of 4G or more. It is advantageous.
상기와 같은 BST막의 제조방법은 PVD방법과 CVD방법으로 크게 나누어지고, 상기 PVD방법은 일정한 조성을 갖는 타겟(target)에 불활성기체를 충돌시켜 튀어나오는 플럭스(flux)를 이용하여 제조하는 방법으로, 플라즈마 스퍼터링(plasma sputtering)방법이 주로 사용되는데 이렇게 형성된 BST막은 조성비가 우수하고, 조밀한(dense) 성질을 갖는다. 그러나, 상기 플라즈마 스퍼터링방법은 강한 직진성을 가진 플럭스(flux)를 형성하기 때문에 스텝커버리지(step coverage)가 매우 불량하 다. The BST film manufacturing method as described above is largely divided into a PVD method and a CVD method, and the PVD method is a method of manufacturing by using a flux that protrudes by impinging an inert gas on a target having a predetermined composition. Sputtering (plasma sputtering) is mainly used. The BST film thus formed has an excellent composition ratio and has a dense property. However, the plasma sputtering method has very poor step coverage because it forms a flux having a strong straightness.
이에 비하여 상기 CVD방법은 액체나 고체 소오스(source)를 기화(vaporization)시켜 박막을 제조하는 방법으로서 상기 PVD방법에 비하여 스텝커버리지가 양호한 특성을 가지고, 이렇게 형성된 BST막은 후속 열처리공정에 의해 유전특성과 누설전류특성이 매우 향상된다. In contrast, the CVD method is a method of manufacturing a thin film by vaporizing a liquid or solid source, and has better step coverage than that of the PVD method. Leakage current characteristics are greatly improved.
상기BST막을 캐패시터에 적용하기 위해서는 Tox(effective oxide thickness)가 5 ∼ 10Å으로 형성되고, 누설전류는 0.1fA/㎛2이하게 되어야 한다. 그러나, 상기와 같은 특성을 갖는 BST막도 고집적 DRAM의 캐패시터로 사용되는 경우 평편한(planar) 구조로는 정전용량의 확보가 어렵기 때문에 표면적을 넓힌 스택형, 실린더형 등의 구조를 사용한다. In order to apply the BST film on the capacitor is formed with the 5 ~ 10Å (effective oxide thickness) T ox, the leakage current must be less than it 0.1fA / ㎛ 2. However, when the BST film having the above characteristics is also used as a capacitor of a highly integrated DRAM, it is difficult to secure capacitance with a planar structure, and thus, a stacked or cylindrical structure having a large surface area is used.
상기 CVD방법으로 BST막을 증착하는 경우 금속(metal-organic) 소오스에 탄소, 수소와 같은 무기물이 다량 포함되어 있고, 박막의 결정성도 나빠서 소자에 적용되기 위해서는 반드시 열처리공정을 거쳐야 한다. 이러한 후속 열처리공정은 450℃ 이하에서 실시되는 저온열공정으로 산화분위기 하에서 하는 UV/O3 처리 또는 플라즈마처리공정과 500℃ 이상에서 하는 고온열처리공정으로 급속열처리(rapidly thermal process, 이하 RTP 라 함)공정 또는 퍼니스(furcace) 열처리공정이 있다. When the BST film is deposited by the CVD method, a large amount of inorganic materials such as carbon and hydrogen are contained in the metal-organic source, and the crystallinity of the thin film is also poor, so that it must be subjected to a heat treatment process. The subsequent heat treatment is a low temperature heat process performed at 450 ° C. or lower, and is a UV / O 3 treatment or plasma treatment under an oxidizing atmosphere and a high temperature heat treatment process at 500 ° C. or higher. Process or furnace heat treatment.
그러나, 후속 열처리공정의 온도가 너무 높으면 하부전극구조의 산화등과 같은 열화가 일어나기 때문에 캐패시터의 특성이 급격히 저하되는 현상이 일어난다. However, if the temperature of the subsequent heat treatment process is too high, deterioration, such as oxidation of the lower electrode structure, occurs, so that the characteristics of the capacitor are sharply degraded.
고집적 DRAM의 캐패시터에는 상대적으로 우수한 스텝커버리지를 갖는 CVD BST막을 사용하고 있지만, 저면(bottom)에 대한 스텝커버리지가 저하되는 특성을 갖고, 소자의 크기가 작아질수로 그 특성은 더욱 두드러지게 나타난다. Although the CVD BST film having a relatively excellent step coverage is used for the capacitor of the highly integrated DRAM, the step coverage to the bottom is reduced, and the size of the device becomes smaller, which is more prominent.
도 1 및 도 2 는 MOCVD(metal orgrnic chemical vapor deposition)방법으로 형성된 BST막의 상부(top), 측면(side wall) 및 저면에서의 스텝커버리지 특성을 나타낸 사진이다. 1 and 2 are photographs showing the step coverage characteristics on the top, side walls and bottom of the BST film formed by the metal orgrnic chemical vapor deposition (MOCVD) method.
상기 도면에 도시된 바와 같이 실린더형의 저장전극에 BST막을 형성하는 경우 BST막의 두께가 상부는 448Å이고, 측면은 313Å이고, 저면은 192Å으로 형성되어, 저면에서의 스텝커버리지 특성이 저하되는 것을 알 수 있다. As shown in the drawing, when the BST film is formed on the cylindrical storage electrode, the thickness of the BST film is 448 mW on the top, 313 mW on the side, and 192 mW on the bottom, so that the step coverage characteristics on the bottom decrease. Can be.
따라서, 상기와 같이 BST막의 스텝커버리지 특성이 저하되서 BST막이 얇게 형성되면, 그 부분에 상대적으로 강한 전기장이 형성되서 누설전류의 원인이 되고, 캐패시터의 신뢰도가 저하된다. Therefore, when the step coverage characteristic of the BST film is deteriorated as described above, and the BST film is thinly formed, a relatively strong electric field is formed in the portion, which causes leakage current and the reliability of the capacitor is lowered.
또한, CVD BST막은 막내에 다량의 무기물을 포함하고 결정성이 불량하기 때문에 반드시 저온열처리공정을 실시하여 상기 무기물을 제거한 다음에 박막을 치밀하게 하기 위하여 RTP처리공정과 같은 고온열처리공정이 진행된다. 이때, 상기 BST막의 열처리온도가 너무 높으면 금속으로 형성된 하부전극과 BST막의 계면에 금속산화물이 형성되거나 확산방지막이 산화되는 현상이 발생한다. 이렇게 되면 BST를 이용한 캐패시터의 전기적 성질의 열화가 나타나고 이로 인하여 동작 전압에서 충분한 정전용량을 확보할 수 없기 때문에 데이터(data)를 저장하는 캐패시터로서 사용하기 어려운 문제점이 있다. In addition, since the CVD BST film contains a large amount of inorganic material in the film and is poor in crystallinity, a high temperature heat treatment process such as an RTP treatment process is performed in order to remove the inorganic material and then compact the thin film by performing a low temperature heat treatment process. At this time, if the heat treatment temperature of the BST film is too high, a metal oxide is formed at the interface between the lower electrode formed of metal and the BST film, or the diffusion barrier is oxidized. This results in deterioration of the electrical properties of the capacitor using the BST, which is difficult to use as a capacitor for storing data because sufficient capacitance cannot be secured at the operating voltage.
본 발명은 상기한 문제점을 해결하기 위하여, 실린더형의 캐패시터를 형성하는 공정에서 BST막을 PVD방법과 CVD방법을 이용하여 2단계로 증착하여 측면 및 저면에서의 스텝커버리지를 향상시켜 우수한 막질을 갖는 BST막을 형성하는 반도체소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다. In order to solve the above problems, the BST film is deposited in two steps using a PVD method and a CVD method in the process of forming a cylindrical capacitor to improve the step coverage at the side and bottom to improve the BST having excellent film quality. It is an object of the present invention to provide a method for manufacturing a capacitor of a semiconductor device forming a film.
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 제조방법은,Capacitor manufacturing method of a semiconductor device according to the present invention to achieve the above object,
반도체기판 상부에 저장전극 콘택플러그와 확산방지막 패턴이 구비된 제1층간절연막을 형성하는 공정과,Forming a first interlayer insulating film having a storage electrode contact plug and a diffusion barrier pattern on the semiconductor substrate;
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비된 제2층간절연막을 형성하는 공정과, Forming a second interlayer insulating film having a trench over the entire surface to expose a portion intended to be a storage electrode;
전체표면 상부에 하부전극용 박막을 형성하고, 희생절연막을 형성하여 평탄화하는 공정과,Forming a lower electrode thin film on the entire surface, and forming a sacrificial insulating film to planarize;
상기 희생절연막과 하부전극용 박막을 화학적 기계적 연마공정으로 제거하여 실린더형 하부전극을 형성하되, 상기 화학적 기계적 연마공정은 상기 제2층간절연막을 식각장벽으로 실시한 다음, 상기 희생절연막을 제거하는 공정과,The sacrificial insulating film and the lower electrode thin film are removed by a chemical mechanical polishing process to form a cylindrical lower electrode, wherein the chemical mechanical polishing process is performed by etching the second interlayer insulating film as an etch barrier, and then removing the sacrificial insulating film; ,
전체표면 상부에 물리기상증착방법으로 제1BST막을 형성하는 공정과,Forming a first BST film on the entire surface by physical vapor deposition;
상기 제1BST막 상부에 화학기상증착방법으로 제2BST막을 형성하는 공정과,Forming a second BST film on the first BST film by chemical vapor deposition;
상기 제1BST막 및 제2BST막을 UV/O3 처리하여 상기 제1BST막 및 제2BST막 내의 무기물을 제거하는 공정과,UV / O 3 treatment of the first BST film and the second BST film to remove inorganic materials in the first BST film and the second BST film;
상기 제2BST막과 제1BST막을 열처리하여 치밀화시키는 공정과,Densifying the second BST film and the first BST film by heat treatment;
상기 제2BST막 상부에 상부전극을 형성하는 공정을 포함하는 것을 특징으로 한다. And forming an upper electrode on the second BST film.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3d 는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도이다. 3A to 3D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.
먼저, 반도체기판(11)에 소자분리 절연막, 게이트산화막을 형성하고, 게이트 전극 및 소오스/드레인영역을 구비하는 모스 트랜지스터 및 비트라인 등의 하부구조물을 형성하고, 전체표면 상부에 저장전극콘택플러그(15) 및 확산방지막(16)이 구비된 제1층간절연막(13)을 형성한다. 이때, 상기 저장전극콘택플러그(15)는 다결정실리콘층으로 형성하고, 상기 확산방지막(16) 은 하부전극이 상기 저장전극 콘택플러그(15)와 반응하는 것을 방지하기 위하여 TiN막으로 형성하되, 상기 TiN막과 상기 저장전극 콘택플러그의 접촉특성을 향상시키기 위하여 TiN/TiSix막의 적층구조로 형성한다. First, a device isolation insulating film and a gate oxide film are formed on the
다음, 전체표면 상부에 제2층간절연막(17)을 형성하고, 하부전극으로 예정되는 부분을 노출시키는 하부전극마스크를 식각마스크로 상기 제2층간절연막(17)을 식각하여 트렌치를 형성한다. Next, a second
그 다음, 전체표면 상부에 하부전극용 박막을 형성하고, 희생절연막(도시안됨)을 형성하여 평탄화시킨다. 이때, 상기 하부전극용 박막은 Pt막 또는 Ru막 또는 Ru계 화합물 또는 Ir막 또는 Ir계 화합물 또는 도전성을 갖는 산화막을 이용하여 형성한다. Next, a thin film for lower electrodes is formed on the entire surface, and a sacrificial insulating film (not shown) is formed and planarized. In this case, the lower electrode thin film is formed using a Pt film or a Ru film or a Ru-based compound or an Ir film or an Ir-based compound or an oxide film having conductivity.
다음, 상기 희생절연막과 하부전극용 박막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 실린더형 하부전극(19)을 형성하되, 상기 CMP공정은 상기 제2층간절연막(17)을 식각장벽으로 사용하여 실시한다. Next, the sacrificial insulating film and the lower electrode thin film are removed by a chemical mechanical polishing (CMP) process to form a cylindrical
그 다음, 상기 하부전극(19) 내부에 남아있는 희생절연막을 제거한다. (도 3a 참조)Next, the sacrificial insulating film remaining inside the
다음, 전체표면 상부에 유전체막으로 BST막을 형성하되, 상기 하부전극(19) 상부에 오버행(overhang)이 형성되지 않도록 200 ∼ 300Å 두께로 형성한다. Next, a BST film is formed as a dielectric film on the entire surface, but is formed to have a thickness of 200 to 300 않도록 so that an overhang is not formed on the
먼저, 1단계로 전체표면 상부에 PVD방법으로 제1BST막(21)을 형성하되, 400 ∼ 500℃의 온도에서 100 ∼ 200Å 두께로 형성한다.First, the
다음, 2단계로 상기 제1BST막(21) 상부에 CVD방법으로 제2BST막(23)을 형성하되, 상기 제2BST막(23)은 400 ∼ 420℃의 온도와 1 ∼ 2 torr의 압력하에서 100 ∼ 200Å 두께로 형성하고, 300 ∼ 1000sccm의 O2 또는 N2O가 산화제(oxidant)로 사용된다. Next, a
상기 공정으로 형성된 제1BST막(21)과 제2BST막(23)은 실린더의 저면 및 측면에서 총 두께가 200 ∼ 300Å가 되도록 하고, 조성비는 Ba : Sr : Ti = 0.5 : 0.5 :1가 되도록 한다.The
그 후, UV/O3처리공정을 실시하여 제1BST막(21) 및 제2BST막(23) 내에 함유되어 있는 무기물을 제거한다. 이때, 상기 UV/O3처리공정은 350 ∼ 450℃에서 100 ∼150mW의 UV파워 및 20 ∼ 30mg/Nm의 O3 농도를 이용하여 5 ∼ 20 분간 실시한다. Thereafter, a UV / O 3 treatment step is performed to remove the inorganic substances contained in the
그 다음, 질소 또는 산소분위기에서 600 ∼ 1000℃의 온도로 RTP처리공정을 실시하여 상기 제1BST막(21)과 제2BST막(23)을 치밀화시킨다. 이때, 상기 RTP처리공정 대신 퍼니스 열처리공정을 실시할 수도 있다.Next, the
그 후, 상기 제2BST막(23) 상부에 상부전극용 박막(도시안됨)을 형성하고, 상부전극마스크를 식각마스크로 사용하여 상기 상부전극용 박막과 제1BST막(21) 및 제2BST막(23)을 식각한다. 상기 상부전극용 박막은 상기 하부전극(19)과 같은 물질을 사용하여 형성할 수 있다. Thereafter, an upper electrode thin film (not shown) is formed on the
상기한 바와 같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은, 실린더형 하부전극을 갖는 캐패시터 제조공정시 고유전율을 갖는 BST((Ba1-xSrx)TiO3)막을 유전체막으로 형성하되, 상기 BST막을 물리기상증착방법과 화학기상증착방법을 사용하여 2단계에 거쳐 실시하여 실린더형 하부전극의 측면 및 저면에서의 스텝커버리지를 향상시키고, 물리기상증착방법으로 형성된 BST막은 결정성이 우수하기 때문에 화학기상증착방법으로 형성된 BST막의 막질을 향상시킴으로써 BST막의 유전특성을 향상시키는 동시에 캐패시터의 정전용량을 증가시키는 이점이 있다. As described above, in the method of manufacturing a capacitor of a semiconductor device according to the present invention, a BST ((Ba 1-x Sr x ) TiO 3 ) film having a high dielectric constant is formed as a dielectric film in a capacitor manufacturing process having a cylindrical lower electrode. The BST film is subjected to two steps using a physical vapor deposition method and a chemical vapor deposition method to improve step coverage at the side and bottom of the cylindrical lower electrode, and the BST film formed by the physical vapor deposition method has excellent crystallinity. Therefore, by improving the film quality of the BST film formed by the chemical vapor deposition method, there is an advantage of improving the dielectric properties of the BST film and increasing the capacitance of the capacitor.
Claims (10)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063573A KR100546151B1 (en) | 1999-12-28 | 1999-12-28 | Capacitor Manufacturing Method of Semiconductor Device |
| US09/739,742 US20010046716A1 (en) | 1999-12-28 | 2000-12-20 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063573A KR100546151B1 (en) | 1999-12-28 | 1999-12-28 | Capacitor Manufacturing Method of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061089A KR20010061089A (en) | 2001-07-07 |
| KR100546151B1 true KR100546151B1 (en) | 2006-01-24 |
Family
ID=19630898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063573A KR100546151B1 (en) | 1999-12-28 | 1999-12-28 | Capacitor Manufacturing Method of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100546151B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694991B1 (en) * | 2001-06-28 | 2007-03-14 | 주식회사 하이닉스반도체 | Method of forming a capacitor in a semiconductor device |
| KR100474857B1 (en) * | 2002-06-29 | 2005-03-10 | 매그나칩 반도체 유한회사 | Method for forming a copper metal line in semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098169A (en) * | 1996-09-07 | 1998-04-14 | Lg Semicon Co Ltd | Manufacture of high-dielectric film and manufacture of capacitor using the same |
| KR19990012688A (en) * | 1997-07-30 | 1999-02-25 | 윤종용 | Manufacturing method of high dielectric capacitor |
| KR20010027082A (en) * | 1999-09-10 | 2001-04-06 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| JP2001217408A (en) * | 2000-02-03 | 2001-08-10 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-12-28 KR KR1019990063573A patent/KR100546151B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098169A (en) * | 1996-09-07 | 1998-04-14 | Lg Semicon Co Ltd | Manufacture of high-dielectric film and manufacture of capacitor using the same |
| KR19990012688A (en) * | 1997-07-30 | 1999-02-25 | 윤종용 | Manufacturing method of high dielectric capacitor |
| KR20010027082A (en) * | 1999-09-10 | 2001-04-06 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| JP2001217408A (en) * | 2000-02-03 | 2001-08-10 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061089A (en) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| KR100355948B1 (en) | Semiconductor storage device and method of producing same | |
| US20100184240A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20000004479A (en) | Capacitor structure of semiconductor devices and method thereof | |
| KR100319171B1 (en) | Manufacturing method for capacitor of semiconductor device | |
| WO2002056383A1 (en) | Semiconductor storage device and its manufacturing method | |
| US20070042541A1 (en) | Semiconductor device and its manufacture method | |
| US6232174B1 (en) | Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film | |
| KR100418586B1 (en) | Method of forming memory device | |
| KR100424710B1 (en) | Fabricating method of semiconductor device | |
| US6579755B2 (en) | High dielectric capacitor and method of manufacturing the same | |
| KR100546151B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR100408725B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR19980086199A (en) | Capacitor Formation Method of Semiconductor Memory Using Ferroelectric | |
| KR100614576B1 (en) | Method for forming capacitor | |
| KR100677773B1 (en) | Method for forming a capacitor in semiconductor device | |
| KR100376987B1 (en) | Fabricating method for capacitor of semiconductor device | |
| KR100268792B1 (en) | Capacitor forming method of semiconductor device | |
| KR100886626B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100580747B1 (en) | Method of manufacturing a high dielectric capacitor | |
| KR100937988B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100414737B1 (en) | manufacturing method for capacitor of semiconductor device | |
| KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR100843940B1 (en) | Forming method for capacitor of semiconductor device | |
| KR100772685B1 (en) | A fabricating method of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |