KR100542799B1 - 반도체웨이퍼상에서막을형성하는방법 - Google Patents

반도체웨이퍼상에서막을형성하는방법 Download PDF

Info

Publication number
KR100542799B1
KR100542799B1 KR1019970031638A KR19970031638A KR100542799B1 KR 100542799 B1 KR100542799 B1 KR 100542799B1 KR 1019970031638 A KR1019970031638 A KR 1019970031638A KR 19970031638 A KR19970031638 A KR 19970031638A KR 100542799 B1 KR100542799 B1 KR 100542799B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
plasma
material layer
chamber
Prior art date
Application number
KR1019970031638A
Other languages
English (en)
Other versions
KR980011766A (ko
Inventor
치이 체른
미첼 데네크
마빈 리아오
로더릭 씨. 모즐리
칼 리타우
이보 라이지메이커스
데이비드 씨. 스미쓰
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/677,185 external-priority patent/US6155198A/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR980011766A publication Critical patent/KR980011766A/ko
Application granted granted Critical
Publication of KR100542799B1 publication Critical patent/KR100542799B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

처리 챔버 내에 배치되는 웨이퍼 상에 필름을 형성하는 것은 다음 단계를 통하여 수행될 수 있다. 재료층은 웨이퍼 위에 증착된다. 다음에, 상기 재료층은 어닐링된다. 상기 어닐링이 완료되자마자, 상기 재료는 산화될 수 있다. 증착, 어닐링 및 산화 또는 실리콘 가스 노출은 상기 3개의 모든 단계가 완료될 때까지 챔버로부터 웨이퍼를 제거하지 않고도 동일한 챔버에서 수행될 수 있다. 상기와 같은 동일한 자리에서 형성(하나의 위치에서 제품을 형성)을 수행하는 반도체 웨이퍼 처리 챔버는 처리 챔버, 샤워헤드, 웨이퍼 지지대 및 rf 신호 수단을 포함할 수 있다. 상기 샤워헤드는 처리 챔버에 가스를 공급하며, 상기 웨이퍼 지지대는 처리 챔버에 웨이퍼를 지지한다. rf 신호 수단은 샤워헤드 및 웨이퍼 지지대에 연결되어 샤워헤드에는 제 1 rf신호를 웨이퍼 지지대에는 제 2 rf신호를 제공한다.

Description

반도체 웨이퍼상에서 막을 형성하는 방법{CONSTRUCTION OF A FILM ON A SEMICONDUCTOR WAFER}
본 발명은 집적 회로를 제조하기 위한 분야에 관한 것이다.
집적 회로를 제조할 때, 웨이퍼상에 절연 재료 및 전도성 재료의 얇은 층들을 제조하는데 있어 증착 공정이 사용된다. 증착은 화학적 기상 증착("CVD") 및 물리적 기상 증착("PVD" 또는 "스퍼터링")같은 공지된 방식으로 수행되어 왔다.
CVD 공정에서, 웨이퍼는 화학적 기상 증착 챔버에 장착된다. 종래의 CVD 공정은 열-유도 화학 반응이 일어나는 웨이퍼 표면에 반응 가스를 공급하여 처리되는 웨이퍼 표면 위에 박막층을 형성한다. 특정 CVD 분야중 하나로는 금속-유기 화합물을 포함하는 처리 가스로부터 웨이퍼 위에 티타늄질화물과 같은 티타늄 함유 화합물 증착이 있다. 이러한 화합물은 하기의 구조식을 가지는 테트라키스(디알킬아미도) 티타늄(TI(NR2)4)이다.
Figure pat00001
여기에서, 각각의 R은 예를 들어 1-5 탄소 원자의 알킬 그룹이다. 예를 들어, 화학식 Ti(N(CH3)2)4를 가지는 테트라키스(디메틸아미도) 티타늄(TDMAT)이 통상적으로 사용된다.
헬륨, 아르곤, 질소, 또는 수소와 같은 캐리어 가스는 챔버 속으로 화합물을 가져와, 화합물에 에너지를 부여할 수 있게 한다. 에너지는 열적 CVD, 또는 무선 주파수("rf") 신호 소스, 플라즈마 강화 CVD의 경우에 열적 가열 소스를 통하여 생성될 수 있다. 에너지화된 화학적 증기는 웨이퍼상에 박막 재료층이 형성되도록 웨이퍼 표면과 반응한다. TDMAT 화학적 증기가 사용될 때, 티타늄질화물막이 웨이퍼 표면상에 증착된다.
스퍼터링 공정에서, 웨이퍼는 물리적 기상 증착("PVD") 챔버에 배치되고, 상기 챔버는 아르곤과 같은 가스로 채워진다. 양으로 대전된 이온을 함유하는 플라즈마는 챔버에 전계를 형성함으로써 상기 가스로부터 발생된다. 양으로 대전된 이온은 가속화되고 챔버에 설치된 타겟 재료에 충돌한다. 타겟 재료의 원자는 타겟으로부터 분리되어 웨이퍼 상에 증착되어 웨이퍼 표면상에 타겟 재료층을 형성한다.
통상적인 스퍼터링 공정에서, 양으로 대전된 이온에 의한 타겟 재료의 충돌(bombardment)은 타겟 재료에 네거티브 바이어스를 제공함으로써 강화된다. 이것은 타겟 재료를 지지하는 전극에 무선 주파수 신호를 제공함으로써 달성된다.
개별 rf 신호는 고밀도 플라즈마 PVD 챔버에 양으로 대전된 이온을 발생시키기 위해 챔버에 유도적으로 결합될 수 있다. 고밀도 플라즈마 PVD 챔버는 웨이퍼로의 타겟 재료의 인력(attraction)을 개선하기 위해 웨이퍼 지지대와 결합된 또 다른 rf 신호를 포함할 수 있다.
CVD 챔버 또는 PVD 챔버와 같은 증착 챔버는 집적 회로에서 확산 장벽을 증착하는데 사용될 수 있다. 확산 장벽은 알루미늄 및 구리와 같은 콘택 금속이 실리콘 기판상에 형성되는 반도체 소자의 액티브 영역속으로 확산되는 것을 방지한다. 이는 기판속으로 콘택 금속의 상호확산을 방지한다. 절연 재료층과는 달리, 확산 장벽은 전류가 흐를 수 있는 도전 경로를 형성한다. 예를 들어, 확산 장벽은 콘택 홀의 베이스에서 실리콘 기판 위에 놓이도록 사용된다.
콘택 금속과 실리콘 기판 사이에서의 심각한 상호확산은 집적 회로가 450℃를 초과하는 온도로 가열될 때 발생하기 시작한다. 만약 상호확산 발생이 허용되면, 콘택 금속은 실리콘 기판속을 관통한다. 이는 집적 회로의 개방 콘택을 유발하여 집적 회로를 손상시킨다.
집적 회로의 제조에서, 450℃를 초과하는 고온에서 동작하는 알루미늄 및 구리 금속배선(metalization) 공정의 사용이 증가되어 왔다. 따라서, 알루미늄 및 구리와 같은 콘택 금속의 확산을 보다 방지할 수 있는 능력을 갖는 확산 장벽을 가지는 것이 바람직하다.
종래에, 확산 장벽은 이러한 요구조건을 수용하도록 두껍게 만들어졌다. 하지만, 집적회로 제조에 있어 보다 작은 기하하적 구조가 채택되고 있다. 보다 작은 기하학적 구조는 콘택홀의 치수를 감소시켜, 확산 장벽은 보다 얇고 보다 컨포멀한 것이 바람직하다.
도 1은 실리콘 기판의 도전 영역(105)과 콘택 플러그(102) 사이에 있는 확산 장벽을 도시한다. 콘택홀(103)은 기판(101) 위에 놓여있는 실리콘 이산화물과 같은 절연 재료층(104)으로 형성된다. 확산 장벽(100)은 얇고 콘택홀(103)의 표면 윤곽에 대해 거의 일치하도록 이상적으로 형성된다.
만약 확산 장벽(100)이 얇고 매우 컨포멀하다면, 콘택 금속(102)은 실리콘 기판의 도전 영역(105)과 충분한 도전성 오믹 콘택을 형성할 수 있다. 만약 확산 장벽(100)이 도 2에 도시된 것처럼, 너무 두껍거나 불완전하게 형성되면, 콘택 금속(102)이 기판의 영역(105)과 충분하게 도전성 오믹 콘택을 방해한다.
도 2에서, 불완전하게 형성된 확산 장벽(100)은 콘택홀(103)의 개구부의 폭을 심하게 좁게 한다. 이러한 폭이 좁은 개구부는 콘택 금속(102)이 콘택홀(103)의 베이스에 도달하지 못하게 형성된다. 결과적으로 보이드(106)가 형성된다.
콘택 금속(102)과 기판의 영역(105) 사이에 우수한 오믹 콘택을 보장하기 위하여, 확산 장벽(100)의 저항은 최소화되는 것이 바람직하다. 통상적으로, 1,000ｕΩ-㎝ 또는 그 이하의 저항값이 허용될 수 있다. 확산 장벽으로서 바람직하게 사용되는 재료중 하나로는 티타늄질화물(TiN)이 있다.
그러나, TDMAT를 사용하는 소정의 증착 공정은 높은 저항을 가지는 불안정한 장벽층을 제공한다. TDMAT의 경우, 탄소(탄화수소, 카바이드 등)로 구성되는 증착된 장벽 재료의 심각한 분률(fraction)에 부분적으로 기인한다. 또한, 화학적 반응 금속인 티타늄은 막에서 완전히 반응하지 않는다. 이러한 장벽 재료층은 후-증착 공정으로 처리하여, 그의 저항을 감소시키고 안정화시키는 것이 바람직하다.
집적 회로의 제조시, 동일한 챔버내에서("인-슈트"), 증착 및 후-증착 처리와 같은 제조 공정의 순차적 단계를 수행하는 것이 바람직하다. 인-슈트 동작은 웨이퍼가 제조 장비의 상이한 부품들 사이에서 전달되는 것이 요구되는 횟수를 감소시킴으로써 웨이퍼에 노출되는 오염물의 양을 감소시킨다. 인-슈트 동작은 집적 회로 제조자가 구매하고 유지해야 하는 비싼 제조 장비의 수를 감소시킨다.
따라서, 알루미늄 또는 구리와 같은 콘택 재료의 확산을 방지하는 능력이 강화된 고도로 컨포멀하고 얇은 확산 장벽을 제조하는 것이 바람직하다. 또한, 확산 장벽은 전류 흐름에 대해 우수한 경로를 형성하는 저항을 갖는 것이 바람직하다. 또한, 이러한 확산 장벽을 인-슈트로 제조하는 것이 바람직하다.
본 발명에 따른 장치 및 방법은 개선된 저항을 가지는 매우 컨포멀한 확산 장벽의 인-슈트 제조를 수행하도록 제공된다. 본 발명의 일면을 수행함으로써, 알루미늄 또는 구리와 같은 콘택 금속의 확산을 차단하는 확산 장벽의 능력은 강화된다. 확산 장벽의 성능 강화는 그의 두께를 크게 증가시키거나 또는 허용가능한 범위 이상으로 저항을 증가시키지 않는다.
본 발명의 실시예를 수행할 수 있는 반도체 처리 장치는 처리 챔버, 샤워헤드, 웨이퍼 지지대, 및 rf 신호 수단을 포함한다. 본 발명의 일례에서, 반도체 웨이퍼 처리 장치는 화학적 기상 증착을 수행할 수 있다.
샤워헤드는 처리 챔버에서 가스를 공급하기 위한 것이다. 처리 챔버에서 웨이퍼를 지지하도록 웨이퍼 지지대가 제공된다. rf 신호 수단은 제 1 rf 신호를 샤워헤드에 공급하고 제 2 rf 신호를 웨이퍼 지지대에 제공하기 위해 샤워헤드와 웨이퍼 지지대 양쪽에 결합된다. 선택적으로, rf 신호 수단은 rf 신호를 웨이퍼 지지대에 제공하기 위해서만 결합될 수도 있다.
웨이퍼 지지대는 지지 아암에 의해 처리 챔버에서 지지된다. 지지 아암은 rf 신호 수단을 웨이퍼 지지대에 결합시킨다. 지지 아암은 웨이퍼 지지대의 온도를 측정하는 온도 검출 장치와 웨이퍼 지지대에 하우징된 열전쌍(thermocouple)을 결합시킨다. 열전쌍은 rf 신호 수단과 전기적으로 절연된다.
본 발명의 일면을 수행하는 경우, 막이 웨이퍼 상에 형성될 수 있다. 먼저, 재료층이 웨이퍼상에 증착된다. 상기 재료는 이원 금속질화물(MxNy) 또는 3원 금속 실리콘질화물(MxSiyNz)일 수 있다(여기서 M은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 몰리브덴(MO), 텅스텐(W), 및 다른 금속이다). 재료의 증착은 화학적 기상 증착 및 물리적 기상 증착과 같은 다양한 수단에 의해 수행된다.
재료가 증착된 후, 금속은 재료층의 저항을 감소시키기 위하여 플라즈마 어닐링된다. 플라즈마 어닐링은 이온을 함유하는 환경에 재료를 노출시키고 상기 이온이 재료에 충돌하도록 재료층을 전기적으로 바이어싱하는 단계를 포함한다.
선택적으로, 어닐링은 상이한 가스들로 순차적으로 수행되는 다수의 어닐링 단계로 구성될 수 있다. 예를 들어, 제 1 어닐링 단계는 질소 및 수소의 혼합물을 사용하는 반면, 순차적이 어닐링 단계는 질소 및 헬륨의 혼합물을 사용한다. 순차적 어닐링 단계는 재료로부터 수소 분자를 제거하여 재료의 저항을 감소시킨다.
일단 어닐링이 완료되면, 재료층은 산화될 수 있다. 산화는 알루미늄과 같은 콘택 금속의 확산을 방지하는 재료의 능력을 강화시킨다. 선택적으로, 어닐링된 재료층은 실란 가스에 노출되어, 구리와 같은 콘택 금속의 확산을 방지하는 재료의 능력을 향상시킨다.
본 발명에 따라, 증착, 어닐링 및 산화 또는 실란 노출은, 상기 3개 동작 모두가 완료되기 이전에 챔버로부터 웨이퍼를 제거할 필요없이 단일챔버에서 수행될 수 있다. 따라서, 증착, 어닐링 및 재료의 산화 또는 실란 노출이 인-슈트로 수행될 수 있다.
본 발명의 상세한 설명은 첨부된 도면을 참조하여 설명된다.
A. 웨이퍼 처리 챔버
1. 개요
도 3(a) 및 도 3(b)는 종래의 CVD 장치를 도시하고 있다. CVD 챔버(10)는 서셉터와 같은 웨이퍼 지지대(16)에 의해 웨이퍼가 지지되는 처리 챔버(12)를 포함한다. 웨이퍼 지지대(16)는 통상적으로 알루미늄 세라믹으로 이루어진 환형 디스크(18)에 의해 지지된다. 디스크(18)는 지지 아암(22)의 자유단부(20)상에 위치된다. 지지 아암(22)은 스템(stem ; 26)에 장착된 고정단부(24)를 가진 캔틸레버(cantilever)를 형성한다. 스템(26)은 변위 메커니즘(28)의 동작하에 수직적으로 이동 가능하다. 변위 메커니즘(28)은 처리 챔버(12)내에서 지지 아암(20)이 수직적으로 이동하도록 동작된다.
웨이퍼(14)의 처리과정 동안, 샤워헤드(36)를 통해 처리 챔버(12)속으로 가스가 주입된다. 통상적으로 샤워헤드(36)는 웨이퍼(14) 바로 위에 장착된다.
동작중, 처리 챔버(12)의 내부는 CVD 챔버(10) 아래에 장착된 적외선 램프(30) 세트에 의해 가열된다. 램프(30)는 램프(30)와 처리 챔버(12) 내부 사이에 위치한 석영 윈도우(32)를 통해 처리 챔버(12) 내부를 조사한다. 램프(30)는 처리 챔버(12) 내부와 웨이퍼 지지대(16) 모두를 가열한다. 결과적으로, 웨이퍼 지지대(16)상의 웨이퍼(14) 또한 가열된다.
웨이퍼 지지대(16)의 가열을 강화시키기 위해, 도 3b에 도시된 바와 같이, 세라믹 지지 플레이트(18)는 그를 관통하는 다수의 홀(34)을 포함한다. 도 3b에 도시된 홀(34)의 일반적 배치는 플레이트(18)가 "스위치 치즈" 플레이트라고 불리는 이유를 나타낸다.
열적 CVD 웨이퍼 처리과정은 웨이퍼 온도에 매우 민감하다. 적절한 온도에서 웨이퍼가 유지될 수 있도록, 웨이퍼 지지대(16)의 온도가 열전쌍(38)에 의해 측정된다. 열전쌍(38)은 지지 아암(22)의 자유단부(20)에서 지지되고 웨이퍼 지지대(16)의 몸체내에 장착된다. 전기적으로 전도성인 케이블(42)은 열전쌍을 처리 챔버(12) 밖에 장착된 온도 검출 장치(40)에 결합시킨다. 통상적으로 케이블(42)은 지지 아암(22)내에 중심설정되어 형성된 보어를 따라 연장된다.
도 4에는 집적 회로를 포함하는 웨이퍼의 제조를 수행하는데 있어 적합한 멀티챔버 진공 시스템이 도시되어 있다. 챔버(A)는 집적회로가 형성될 기판의 예비세척을 위해 제공된다. 예비세척 후, 기판은 CVD 챔버(B)로 이송되어, 기판 상에 막이 증착된다. 다음 기판은 증착된 막의 품질을 개선시키기 위해 후-증착 처리 챔버(C)로 이송된다.
만약 확산 장벽과 같은 막의 작용을 강화시키는 물질로 막을 스터핑(stuffing)하는 것이 요구된다면, 기판은 챔버(D)로 이송되어 상기 "스터핑"이 수행된다. 예를 들어, 막은 티타늄질화물 재료층일 수 있고, 이는 알루미늄에 대한 막의 확산도를 감소시키기 위해 산소로 스터핑된다. 산소로 티타늄질화물 장벽층을 스터핑하는 것은 미국특허번호 5,378,660호("BARRIER LAYERS AND ALUMINUM CONTACTS")에 개시되어 있다.
상기 기술된 시스템중 하나는 본 발명의 일면을 수행하는데 사용될 수 있다. 그러나, 시스템은 웨이퍼상에 재료를 증착할 수 있는 능력을 제공하는 것이나 단일 챔버 내에 막을 형성하기 위해 재료상에 후-증착 처리를 수행하지 않는다. 이러한 후 증착 처리는 어닐링, 산화, 실리콘 노출 또는 이들의 조합일 수 있다.
2. 인-슈트 동작을 위한 챔버
도 5는 본 발명에 따른 반도체 웨이퍼 처리 챔버(110A)를 도시한다. 웨이퍼 처리 챔버(110A)는 반도체 웨이퍼(114)상에 일련의 인-슈트 증착 및 후 증착 처리 단계를 수행하기 위해 제공된다. 본 발명에 따라, 도 5에 도시된 챔버(110A)는 미국 특허 출원 제 08/567,461 호 및 제 08/677,185 호에 상세히 기술된 바와 같이 화학적 기상 증착 챔버일 수 있다.
웨이퍼 처리 챔버(110A)는 본 발명에 따라 재료를 증착 및 처리하기 위하여 멀티챔버를 사용할 필요성을 제거한다. 예를 들어, 웨이퍼 처리 챔버(110A)는 웨이퍼상에 재료를 증착하고 증착된 막을 안정화시키고 저항을 감소시키기 위해 증착된 재료를 어닐링함으로써 웨이퍼상에 막을 형성하는데 사용된다. 결과적으로, 웨이퍼는 막을 형성하는 동안 챔버(110A) 바깥쪽에 있는 불순물 손상에 노출되지 않는다.
도 5에 도시된 바와 같이, 반도체 웨이퍼 처리 챔버(110A)는 접지에 접속된 처리 챔버(112)를 포함한다. 반도체 웨이퍼(114)는 도 3(a) 및 도 3(b)에 도시된 웨이퍼와 동일하게, 처리 챔버(12)내의 웨이퍼 지지대(116)상에서 지지될 수 있다. 웨이퍼 지지대(116)는 서셉터, 받침대, 저항성 가열기, 또는 웨이퍼(114)를 지지하기 위한 임의의 다른 적절한 수단일 수 있다.
도 5에서, 웨이퍼 지지대(116)는 서셉터이며, 이는 램프가 웨이퍼 지지대(116)를 조사하는데 사용되는 경우 종종 사용될 수 있는 웨이퍼 지지대 형태이다. 서셉터는 양극산화된 알루미늄으로 형성되며, 도 3b의 지지 플레이트(18)와 유사하게 종래의 알루미나 세라믹 지지 플레이트(118)에 의해 지지된다.
지지 플레이트(118), 웨이퍼 지지대(116) 및 웨이퍼(114)의 조합은 캔틸레버 알루미나 지지 아암(122)의 자유 단부(120)상에 지지된다. 지지 아암(122)의 고정 단부(124)는 절연체(160)에 의해 처리 챔버로부터 전기적으로 절연된 수직으로 이동가능한 스템(126)에 장착된다. 수직으로 이동가능한 스템(126)은 변위 메커니즘(128)의 동작하에서 수직으로 이동할 수 있다.
처리 챔버(112) 및 그것의 부품들은 종래의 석영 윈도우(132)를 통해 웨이퍼 지지대(116)를 조사하는 종래의 램프(130)에 의해 가열된다. 반도체 웨이퍼 처리 챔버(110A)는 온도 검출 장치(140)를 더 포함한다. 온도 검출 장치(140)는 웨이퍼 지지대(116)의 온도를 감지하기 위하여 웨이퍼 지지대(116)에 결합된다. 진공 펌프, 압력 게이지 및 압력 조절기 밸브는 압력 제어 유니트(157)에 모두 포함된다. 압력 제어 유니트(157)는 처리 챔버(112)내의 압력을 조절하여 처리 챔버(112)로부터 캐리어 가스 및 반응 부산물을 배출한다.
샤워헤드(136)는 처리 챔버(112)내의 웨이퍼 지지대(116) 위에 위치되고 절연체(159)에 의해 챔버(112)로부터 전기적으로 절연된다. 샤워헤드(136)는 가스 패널(52)로부터 처리 가스를 공급한다. 가스 패널(52)은 컴퓨터 형태의 가스 패널 제어기(50)에 의해 제어된다.
후-증착 어닐링을 수행하기 위하여, 반도체 웨이퍼 처리 챔버(110A)는 rf 소스(142)를 포함한다. rf 소스(142)는 제 1 전극으로서 동작하는 샤워헤드(136)와 제 2 전극으로서 동작하는 웨이퍼 지지대(116)에 rf 전력을 인가한다. rf 소스(142)는 1 ㎒ 이하의 주파수, 및 바람직하게 350 ㎑의 주파수를 가지는 신호를 제공한다. rf 신호를 2개의 전극(136 및 116)에 제공함으로써 PVD 챔버와 같은 다른 종래의 반도체 웨이퍼 처리 챔버에서 2개의 전극에 rf 신호를 제공하는데 있어 제공되지 않았던 문제를 극복한다.
본 발명의 실시예에서, 과잉의 네거티브 바이어스를 샤워헤드(136)에 인가하는 것을 방지할 수 있다. 샤워헤드(136)상에 과도한 네거티브 바이어스는 오염 입자의 생성을 야기시키는 샤워헤드(136)의 이온 충격 증가를 야기시킬 수 있다.
종래의 PVD 챔버에서는 타겟 전극의 이온 충돌이 많은 것이 바람직하다. 종래의 PVD 챔버에서, 타겟 전극은 증착될 재료로 이루어진 타겟을 지지한다. 타겟 전극에는 상당한 네거티브 바이어스가 제공되어, 이온은 타겟 재료와 쉽게 충돌하여 타겟 재료의 증착을 제공한다.
또한, 웨이퍼 지지대의 네거티브 바이어스 및 통상적인 스퍼터링 공정에서 웨이퍼 온도 제어는 중요하지 않다. 본 발명의 실시예에서 그렇지 않다. 웨이퍼 지지대(116)상에서 네거티브 바이어스 제어는 웨이퍼(114)를 향하는 최적 레벨의 이온 플럭스 설정을 위한 것이다. 웨이퍼(114)의 정확한 온도 설정은 증착 및 증착된 재료의 후-증착 처리를 수행하는데 있어 바람직하다.
따라서, 웨이퍼 지지대(116)는 rf 소스(142)에 결합되고 열전쌍 온도 감지 메커니즘(미도시)을 하우징하는 두가지 기능을 제공한다. rf 소스(142)는 웨이퍼 지지대(116)의 네거티브 바이어싱 제어를 위해 제공되고 열전쌍은 웨이퍼(114)의 온도를 모니터링하기 위해 제공된다.
웨이퍼 지지대(116) 및 지지 아암(122)은 열전쌍 신호로부터 rf 소스 신호를 차단하도록 설계되어, 정확한 웨이퍼 온도 판독이 이루어진다. 이러한 차단은 rf 소스 신호 및 열전쌍 신호 모두가 챔버(110A)내에 정확하게 전달되게 하여, 웨이퍼(114)가 적당하게 바이어스되고 가열된다. 웨이퍼 지지 아암(122)의 상세한 설명은 도 6-14를 참조하여 아래에 설명된다.
3. 웨이퍼 지지 아암
도 6-9(b)를 참조로, 웨이퍼(114)는 종래의 "스위치 치즈" 알루미나 세라믹 지지 플레이트(118)에 의해 자체적으로 지지되는 웨이퍼 지지대(116)상에서 지지된다. 얇은 석영 플레이트(119)는 지지 플레이트(118)와 웨이퍼 지지대(116) 사이에 위치된다. 석영은 지지 플레이트(116)와 웨이퍼 처리 챔버(110A)의 다른 부품 사이의 아킹을 제거한다. 석영 플레이트(119)는 램프(130)에 의해 제공된 에너지가 방사되도록 투과적이다. 이것은 램프가 웨이퍼 지지대(116)를 빠르게 가열하게 한다.
웨이퍼 지지대(116)는 석영 차폐물(150)로 둘러싸인다. 석영 차폐물(150)은, 웨이퍼 지지대(116) 위로 연장되고 웨이퍼 지지대(116)와 웨이퍼(114) 모두가 놓여있는 웨이퍼 수용 포켓을 형성하도록, 알루미나 지지 플레이트(118)(도 7에 부분적으로)상에 놓여있다. 석영 차폐물(150)은 웨이퍼(114)가 웨이퍼 지지대(116)로 그리고 웨이퍼 지지대(116)로부터 이송될 때 보다 쉽게 웨이퍼(114)를 수용하기 위하여 바깥쪽으로 모서리가 잘라진 상부 에지를 가진다. 석영 차폐물(150)은 우선적으로 아크 인력으로부터 웨이퍼 지지대(116)의 에지를 차폐하는 기능을 한다.
처리과정에 있어, 웨이퍼 지지대(116)의 온도는 웨이퍼 지지대(116)에 장착된 열전쌍(152)에 의해 측정된다. 열전쌍(152)은 웨이퍼 지지대(116)의 몸체내에 적절히 고정되는 알루미나 질화물 외장(sheath; 154)내에 장착된다. 외장(154)은 열전쌍(152) 및 웨이퍼 지지대(116)의 몸체 사이에 전기적 절연을 제공한다. 비록 외장(154)이 전기적으로 우수한 저항이지만, 우수한 열 전도체가 된다. 외장(154)은 낮은 열 질량(thermal mass)을 가져 열전쌍(152)으로 사용하기에 적당한 낮은 열적 이너셔(inertia)를 가진다. 또한, 외장(154)은 처리 챔버(112)의 처리 환경내에서 화학적으로 안정하다.
열전쌍(152)은 전기적으로 전도성인 케이블(156)에 의해 온도 검출 장치(140)에 접속된다. 이하 개시되는 바와 같이, 케이블(156)은 지지 아암(122)의 중앙 부분을 따라 처리 챔버(112)내의 임의의 무선 주파수 에너지로부터 전기적으로 절연된다.
열전쌍(152)은 전도성 케이블(156)상에 고정된 작은 니켈 구(sphere)(158)에 의해 위치에 고정된다. 구(158)는 키드(keyed) 세라믹 유지 엘리먼트(162)에 형성된 슬롯(160)에 유지된다. 키드 유지 엘리먼트(162)는 웨이퍼 지지대(116)의 밑면상의 중앙 돌출 스터브(166)(stub)에 형성된 그루브(164)속에 고정된다. 이런 배치는 일단 웨이퍼 지지대(116)가 지지 아암(122)으로부터 분리되면, 열전쌍(152)이 상대적으로 쉽게 제거되어 대체될 수 있게 한다. 상기 개시된 배치는 웨이퍼 지지대(116)와 열전쌍(152) 사이에 전기 절연을 유지하는 동안, 열전쌍(152)이 웨이퍼 지지대(116)의 몸체내의 위치에 견고하게 고정되는 것을 보장한다.
웨이퍼 지지대(116)는 중앙 스터브(166)속으로 조여지는 한쌍의 볼트(168)에 의해 지지 아암(122)에 고정된다. 도 8은 지지 아암(120)이 우선적으로 반전된 U자 형상의 세라믹 섹션(170)에 의해 우선적으로 구성된 것을 나타낸다. 볼트(168)는 U자 형상 섹션(170)의 수평 부분을 통과하는 각각의 홀(172)을 통과한다. U자 형상의 섹션(170)의 수평 부분상에 볼트(168)의 과도한 베어링을 방지하기 위하여, 각각의 헤드는 벨버저(Belvedere) 스프링 와셔(174)에 의해 수평 부분으로부터 이격된다. 세라믹 U자형상 섹션(170)에 볼트(168) 헤드의 과도한 베어링 방지는 세라믹, 특히 얇은 섹션 세라믹이 상대적으로 부서지기 쉽기 때문에 중요하다. 과도한 베어링 힘은 U자형상 섹션(170)이 부서지게 한다.
rf 전도성 스트립(180)은 지지 아암(122)을 따라 연장된다. 스트립(180)은 스터브(166)에서 웨이퍼 지지대(116)의 밑면에 전기적으로 접속된다. rf 전도성 스트립(180)은 상표명 Pyralin으로 듀폰사 제품인 폴리이미드와 같은 고온 엘라스트머 유전체 재료로 코팅된다.
이러한 폴리이미드 코팅은 rf 전도성 스트립(180)에 전기적 절연을 제공한다. 또한, rf 전도성 스트립(180)은 세라믹 절연체(182)에 의해 전도성 케이블(156)로부터 전기적으로 절연된다. 세라믹 절연체의 상세한 설명은 도 10(a) 및 10(b)를 참조하여 하기에 논의된다. 또한, rf 전도성 스트립(180)은 반전된 U자형상 섹션(170)의 "다리" 및 절연체(184)에 의해 처리 챔버(112)의 내부와 절연된다. 절연체(184)의 상세한 설명은 도 11(a) 및 11(b)를 참조하여 기술된다.
조립과정 동안, 열전쌍(152) 및 그와 결합된 외장(154)은 웨이퍼 지지대(116)에 삽입된다. 열전쌍의 리드 케이블(156)이 U자 형상 섹션(170)에 공급된다. 웨이퍼 지지대(116)는 볼트(168)에 의해 U자형상 섹션(170)에 고정된다. 절연체(182)는 rf 스트립(180)으로부터 전도성 케이블(156)을 절연하기 위하여 전도성 케이블(156) 위에 배치된다. rf 전도성 스트립(180)은 절연체(182)에 놓여지고, 절연체(184)는 rf 전도성 스트립(180)상에 위치된다.
이후, 평탄한 세라믹 리테이너(186)는 U자 형상 섹션(170)의 "다리"의 자유 단부 가까이에 형성된 그루브(188)속으로 슬롯처리된다. 리테이너(186)는 U자 형상 섹션(170)의 몸체 내에 위치된 다양한 부품 모두에 대해 리테이너로서 동작한다. 리테이너(186)의 상세한 설명은 도 12에 도시된다.
도 9(a) 및 9(b)에 도시된 바와 같이, 지지 아암(122)은 각각 자유 단부 및 고정 단부(120 및 124)에서 확대된 부분을 갖는 비교적 얇은 중앙 부분으로 구성된다. 지지 아암(122)의 자유 단부(120)는 자유 단부(120)의 상부 표면에 형성된 슬롯(190)의 한쪽 측면상에 개별적으로 형성된 2개의 볼트 홀(172)을 갖는다. 상기 슬롯(190)은 웨이퍼 지지대(116) 하부상의 스터브(166)로부터 하향 연장되는 키드 형성부(192)를 수용한다. 이런 키드 형성부(192)는 슬롯(190)과 매치되고 지지 아암(122)에 배치되는 경우 웨이퍼 지지대(116)를 보다 안정화시킨다. 키드 형성부(192)의 상세한 설명은 도 8 및 14에 도시된다. 지지 아암(122)의 고정 단부(124)는 수직으로 이동가능한 스템(194)에 고정되며, 이에 대한 상세한 설명은 도 13을 참조하여 기술된다.
도 10(a) 및 10(b)로부터, 절연체(182)는 U자 형상의 채널 형태로 그내부에는 전도성 케이블(156)이 위치된다. U자 형상 채널은 하나의 단부에 형성된 확대 부분(196)을 가진다. 확대 부분(196)은 지지 아암(122)의 고정 단부(124)에서 rf 전도성 스트립(180)을 커버한다.
도 11(a) 및 11(b)에 도시된 바와 같이, 절연체(184)는 지지 아암(122)의 자유 단부(120)내에서 비교적 안정하게 고정되는 크기의 확대 부분(198)을 가진다. 확대 부분(198) 내에는 채널(200)이 형성된다. 장치가 조립될 때, rf 전도성 스트립(180)은 절연체(184)의 상부 표면(202)상에 놓여진다. 또한 rf 전도성 스트립(180)은 채널(200)의 내부 윤곽을 따라 구부러진다. 이러한 장치는 도 7에 도시되어 있으며 접속 볼트(168)로부터 rf 전도성 스트립(180)을 분리하기 위하여 제공된다. 도 7에 도시된 바와 같이, 적절한 스페이서 부재(204)는 채널(200)속에 고정되도록 제공되며 rf 전도성 스트립(180)과 볼트(168) 사이에 절연을 제공한다.
리테이너(186)의 상세한 설명은 도 12에 도시된다. 일반적으로 리테이너(186)는 지지 아암(122)의 자유 단부(120)에 형성된 그루브내에 수용되는 크기의 확대 부분(206)을 가지는 스푼형상이다. 조립 과정동안, 리테이너(186)는 지지 아암(122)의 자유 단부(120)로부터 슬롯(188)속으로 삽입된다.
지지 아암(122)의 고정 단부(124)는 도 13에 도시된 바와 같이 스템(194)에 접속된다. 스템(194)은 지지 아암(122)의 고정 단부(124)가 볼트(212)에 의해 고정되는 플랜지(210)를 형성하기 위하여 그의 상단부가 플레어(flare) 형태인 중공관이다. 볼트(212)와 세라믹 고정 단부(124) 사이에 과도한 베어링 힘을 방지하기 위하여, 접시형(Belleville) 스프링 와셔(214)가 각 볼트(212)와 지지 아암(122)의 고정 단부(124) 사이에 제공된다.
스테인레스 스틸 벨로즈(216)는 플랜지(210)와 처리 챔버(112)의 하부벽 사이에 위치된다. 벨로즈(216)는 지지 아암(122)이 상하 수직으로 이동되게 하며, 동시에 처리 챔버(112)의 벽(218)을 지남에 따라 스템(194) 부근에 시일(seal)을 제공한다.
앞서 기술한 바와 같이, 스템(194)은 중공관 형태이다. 전기적으로 비전도성인 관(220)은 스템(194)을 형성하는 관의 내부에 배치된다. 비전도성 관(220)은 전형적으로 폴리이미드 재료로 제조되고 처리 챔버(112)와 중공의 rf 전도성 관(222) 사이에 전기적 절연을 제공한다. rf 전도성 관(222)은 rf 소스(142)와 rf 전도성 스트립(180)에 접속된다. 열전쌍(152)과 온도 검출 장치(140) 사이를 연통하는 전도성 케이블(156)은 rf 전도성 관(222)내에 형성된 중앙 보어를 하향 통과한다.
도 13으로 해석할 때 도 14는 rf 전도성 스트립(180)과 rf 전도성 관(222) 사이에 접속부가 형성되는 방법을 나타낸다. 도 13에 도시된 바와 같이, rf 전도성 관(222)은 환형 플랜지(224)를 형성하도록 그의 상단부에서 플레어 형태가 된다(flared). 도 14에 도시된 바와 같이, rf 전도성 스트립(180)은 환형의 전도성 후프(226)에서 종결된다. 지지 아암(122)이 조립될 때, 후프(226)는 rf 전도성 관(222)의 원형 플랜지(224)상에 위치된다.
웨이퍼 지지대(116)에 결합되는 rf 전도성 스트립(180)에 rf 전도성 접속부가 제공된다. 상기 접속부는 지지 아암(122)의 조립과 해체를 용이하게 한다. 또한 접속부는 지지 아암(122)의 고정 단부(124)가 스템(194)의 플랜지(210)상에 위치되는 경우 (스템(194)의 세로방향 액서스 이상의) 소정량의 회전 자유도가 허용되게 한다.
4. 매칭 네트워크
본 발명에 따르면, rf 소스(142)는 매칭 네트워크(145)를 통해 웨이퍼 지지대(116)와 샤워헤드(136) 모두와 결합된다. 매칭 네트워크(145)는 저항/인덕터/캐패시터 네트워크이다. 매칭 네트워크(145)는 주어진 주파수에서 소스에 의해 전달된 전력을 최대화시키기 위해, 부하 임피던스를 소스 임피던스에 매칭시킨다. 또한 매칭 네트워크(145)는 웨이퍼 지지대(116)와 샤워헤드(136) 사이의 rf 전력을 분할하고 웨이퍼 지지대(116)와 샤워헤드(136)에 제공된 rf 신호의 위상 이동을 설정한다.
본 발명의 일 실시예에서 사용되는 매칭 네트워크(145)가 도 15a에 도시되어 있다. 매칭 네트워크(145)는 부하 매칭 변압기(70), 2개의 인덕터(80, 82) 및 2개의 캐패시터(72, 74)를 포함한다. 부하 매칭 변압기(70)의 한쪽 단부는 rf 소스(142)와 결합되어 접지되고, 다른쪽 단부에서 인덕터(80, 82)에 결합된다. 인덕터(80, 82)는 각각 캐패시터(72, 74)를 통해 웨이퍼 지지대(116)와 상기 샤워헤드(136)에 각각 결합된다.
부하 매칭 변압기(70)는 1:1 내지 1:4, 전형적인 1:1.22의 1차 대 2차 권선비를 가질 것이다. 본 발명에 따르면, 부하 매칭 변압기(70)의 1차 코일은 18 권선을 가질 것이고, 부하 매칭 변압기(70)의 2차 코일은 47 권선을 가질 것이다. 인덕터(80, 82)는 각각 50μH의 인덕턴스를 가지며, 캐패시터(72, 74)는 각각 0.01 ㎌의 캐패시턴스를 가진다.
샤워헤드(136)와 웨이퍼 지지대(116)에서 rf 신호 사이의 전력 분할 및 위상 이동은 부하 매칭 변압기(70)의 권선비를 변조시킴으로써 변할 수 있다. 선택적으로, 도 15b에 도시된 바와 같이, 부하 매칭 변압기(70)는 선택가능한 접지 탭(78)을 가질 수 있다. 선택가능한 접지 탭(78)은 샤워헤드(136)와 웨이퍼 지지대(116)에서의 rf 신호 사이에서 전력 분할과 위상 이동을 변경하기 위해 가변 접지 탭 위치의 선택을 허용한다.
매칭 네트워크(145)의 또다른 실시예는 도 15c에 도시되어 있다. 캐패시터(72)와 샤워헤드(136)는 유도성 초크(84)를 통해 접지된다. 유도성 초크(83, 84)는 각각 500μH의 값을 가질 수 있다. 이런 실시예가 사용되는 경우, 샤워헤드(136)와 웨이퍼 지지대(116)는 DC 바이어싱되지 않는다.
매칭 네트워크(145)를 통한 rf 소스(142)와 샤워헤드(136) 및 웨이퍼 지지대(116)의 결합은 처리 챔버(110)가 플라즈마 어닐링 및/또는 산화를 위해 사용되는 경우 바람직하다. 샤워헤드(136)와 웨이퍼 지지대(116)에서 rf 신호들 사이의 위상 이동은 후-증착 처리과정 동안 발생된 플라즈마 균일성 강화를 제공하도록 설정될 수 있다. 샤워헤드(136)와 웨이퍼 지지대(116) 사이의 위상 어긋남 관계는 플라즈마 이온이 접지된 처리 챔버(112)보다 웨이퍼 지지대(116)에 보다 더 유인되게 한다. 또한 위상 어긋남 관계는 샤워헤드(136)와 웨이퍼(114) 사이의 전압 전위를 증가시켜, 웨이퍼(114)를 향하는 이온 플럭스의 균일도를 증진시킨다.
샤워헤드(136)와 웨이퍼 지지대(116)에서 신호의 전력 분할 조절은 샤워헤드(136)와 웨이퍼(114)에 대한 이온 충돌 세기 제어를 가능케 한다. 플라즈마가 발생하는 동안, 웨이퍼 지지대(116)의 네거티브 바이어싱은 일반적으로 웨이퍼(114)를 향하는 이온의 가속화를 증가시킬 수 있다. 웨이퍼 지지대(116)의 과도한 네거티브 바이어싱은 웨이퍼(114)를 손상시키는 에너지로 이온이 웨이퍼(114)에 충돌하게한다. 플라즈마가 발생하는 동안, 샤워헤드(136)의 과도한 네거티브 바이어싱은 일반적으로 이온이 샤워헤드(136)에 충돌하여 오염 입자를 형성하게 한다.
본 발명의 실시예에서, rf 소스(145) 신호의 전력 분할은 챔버(110A) 조작자에 의해 선택될 수 있다. 전력 분할은 샤워헤드(136)와 웨이퍼 지지대(116)의 네거티브 바이어스가 앞서 개시된 오염 및 웨이퍼를 손상시키는 이온 충돌에 대한 가능성을 최소화하도록 설정될 수 있다.
본 발명에 따르면, 매칭 네트워크(145)는 동일한 전력 및 주파수를 가지고 180도 위상차가 나는 샤워헤드(136)와 웨이퍼 지지대(116)에 rf 신호를 공급하도록 구성될 수 있다. 처리 챔버(112)내의 가스를 플라즈마로 변환시키기 위해 샤워헤드(136)와 웨이퍼 지지대(116)에 rf 전력이 효과적으로 결합된다.
rf 분할 전력 구성의 실시예는 "PLASMA PROCESSING APPARATUS CAPABLE OF DETECTING AND REGULATING ACTUAL RF POWER AT ELECTRODE WITHIN CHAMBER"란 명칭으로 Sugiyama 등에 의해 출원된 미국 특허 제 5,314,603호 또는 "SPLIT-PHASE DRIVER FOR PLASMA ETCH SYSTEM"이란 명칭으로 Ogle 등에 의해 출원된 미국 특허 제 4,871,421호의 문헌에서 볼 수 있다.
5. 챔버 동작
증착 공정 동안, 가스 패널 제어기(50)는 가스 패널(52)이 CVD 처리 가스, 이를테면 TDMAT를 샤워헤드(136)에 공급하도록 한다. 샤워헤드(136)를 통해, 처리 가스가 처리 챔버(112)속으로 주입되어 가열된 웨이퍼(114)로 전달된다. 결과적으로, 웨이퍼(114)의 상부 표면상에는 박막 재료가 증착된다. TDMAT가 사용될 때, 형성되는 박막 재료는 티타늄질화물(TiN)이다.
반도체 웨이퍼 처리 챔버(110A)내에서 수행되는 후-증착 처리과정 동안, 어닐링, 산화 또는 실리콘에 대한 노출이 수행된다. 플라즈마 어닐링 공정 동안, 질소, 수소, 아르곤, 또는 이들의 조합물과 같은 플라즈마 가스가 가스 패널 제어기(50)의 제어하에서 가스 패널(52)에 의해 샤워헤드(136)에 공급된다. 후-증착 산화 공정 동안, O2 또는 N2/O2 혼합물과 같은 산소 기재 가스가 가스 패널 제어기(50)의 제어하에서 가스 패널(52)에 의해 샤워헤드(136)에 공급된다. 실리콘 노출 공정 동안, 실란(SiH4)과 같은 실리콘 기재 가스가 가스 패널 제어기(50)의 제어하에서 가스 패널(52)에 의해 샤워헤드(136)에 공급된다.
플라즈마 어닐링 공정과 산화 공정 모두에서, 샤워헤드(136)에 의해 공급된 가스는 웨이퍼(114)와 반응하는 양으로 대전된 이온을 포함하는 플라즈마로 변환된다. 실리콘 노출 공정에서, 가스는 웨이퍼(114)와 웨이퍼 지지대(116)의 가열을 통해 에너지가 부여된다. 증착 또는 후-증착 공정 동안 사용되는 임의의 캐리어 가스와 증착 또는 후-증착 공정으로부터의 임의의 부산물은 압력 제어 유니트(157)에 의해 처리 챔버(112)로부터 배출된다.
6. 선택적 챔버 구성
도 16은 본 발명에 따른 공정을 수행하기 위해 본 발명의 또다른 실시예에 통합되는 반도체 웨이퍼 처리 챔버(110B)를 도시한다. 도 16에 도시된 반도체 웨이퍼 처리 챔버(110B)는 샤워헤드(136)가 rf 소스에 결합되지 않는다는 점만 제외하면 도 5에 도시된 챔버(110A)와 동일하다. rf 소스(62)는 매칭 네트워크(63)를 통해 웨이퍼 지지대(116)에 결합되고, 샤워헤드(136)는 접지된다.
매칭 네트워크(63)는 rf 소스(62)의 임피던스와 웨이퍼 지지대(116)의 부하 임피던스를 매칭시키기 위해 통상적인 수단을 사용한다. 매칭은 주어진 주파수에서 rf 소스(62)에 의해 전달된 전력을 최대화시킨다. 본 발명에 따르면, 매칭 네트워크(63)와 rf 소스(62)는 웨이퍼 지지대(116)에 rf 신호를 공급하도록 구성되어, 웨이퍼(114)가 과도하게 네거티브로 바이어싱되지 않게 플라즈마 어닐링 또는 산화를 위해 충분한 rf 에너지가 제공된다.
도 17은 본 발명의 또다른 실시예에 통합되는 본 발명에 따른 공정을 수행할 수 있는 반도체 웨이퍼 처리 챔버(110C)를 도시한다. 도 17에 도시된 반도체 웨이퍼 처리 챔버(110A)는 샤워헤드(136)와 웨이퍼 지지대(116)가 각각 상이한 rf 소스(143, 144)에 결합된다는 점만 제외하면, 도 5에 도시된 챔버(110A)와 동일하다. rf 소스(143)는 매칭 네트워크(146)를 통해 샤워헤드(136)에 결합되고, rf 소스(144)는 매칭 네트워크(147)를 통해 웨이퍼 지지대(116)에 결합된다.
매칭 네트워크(146, 147)는 각각 샤워헤드(136)와 웨이퍼 지지대(116)의 부하 임피던스와 소스 임피던스를 매칭시키기 위해 통상적인 수단을 사용한다. 매칭은 주어진 주파수에서 각각의 소스에 의해 전달된 전력을 최대화시킨다. 바람직하게, rf 소스(143, 144)는 샤워헤드(136)와 웨이퍼 지지대(116)에 공급되는 rf 신호 사이의 위상 이동 및 전력 분할을 제어하도록 서로 결합된다(미도시). 본 발명에 따르면, 매칭 네트워크(146, 147) 및 rf 소스(143, 144)는 웨이퍼 지지대(116)와 샤워헤드(136)에, 동일한 전력과 주파수를 갖지만 위상이 180도 차이가 나는 rf 신호를 공급하도록 구성될 수 있다.
본 발명의 또다른 실시예에서, 도 5, 16 또는 17 중 어느 하나에서 웨이퍼 지지대(116)는 저항성 가열기일 수 있다. 저항성 가열기는 웨이퍼(114)를 지지하고 웨이퍼(114)를 가열하기 위한 저항성 코일을 포함한다.
도 5, 16 및 17에 도시된 반도체 웨이퍼 처리 챔버는 다수의 공정을 수행하는데 사용될 수 있다. 본 발명의 또다른 면에서, 공정은 확산 장벽 형성을 위해 제공된다. 본 발명의 공정은 전술된 장치에서 바람직하게 수행될 수 있다고 인식될 것이다. 그러나 개시된 방법은 임의의 수의 적당한 챔버에서 수행될 수 있다는 것 또한 인식해야 할 것이다.
B. 막 형성
1. 개요
본 발명의 실시예는 집적 회로의 개선된 저항성 값을 가진 막을 제조하도록 제공된다. 제조될 수 있는 막은 확산 장벽이다. 그러나, 알루미늄 및 구리와 같은 콘택 금속의 확산을 방지하고자 하는 다른 막들 또한 본 발명의 실시예를 이용하여 제조할 수 있다.
본 발명에 따르면, 재료층은 반도체 웨이퍼와 같은 기판상에 증착된다. 다음, 재료는 증착된 재료의 저항을 감소시키기 위해 플라즈마 어닐링된다. 순차적으로, 새로운 재료층이 앞서 증착된 재료상에 증착된다. 재료는 다시 한번 재료의 저항성을 감소하기 위해 어닐링된다. 재료의 증착과 어닐링은 웨이퍼의 상부 표면상에 제공되는 막을 형성하도록 수차례 반복될 수 있다.
본 발명의 또다른 특징은 웨이퍼 상에서 어닐링된 재료를 분자로 스터핑하는 방법을 제공한다. 스터핑은 알루미늄 또는 구리와 같은 콘택 금속의 확산을 방지하는 재료의 능력을 강화시킨다. 알루미늄에 대한 장벽으로서의 막의 작용을 강화시키기 위해, 어닐링된 재료의 산화를 통해 스터핑이 달성될 수 있다. 구리에 대한 장벽으로서의 막의 작용을 증진하기 위해, 실란(SiH4)에 어닐링된 재료를 노출시킴으로써 스터핑이 달성된다. 선택적으로, 구리의 확산 감소는 3원 금속 질화 실리콘의 재료를 증착함으로써 달성될 수 있다.
본 발명의 또다른 특징은 증착, 어닐링 및 웨이퍼 상의 재료의 스터핑이 인슈트로 수행하는 방법을 제공한다.
2. 막 저항을 낮추기 위한 어닐링
본 발명에 따르면, 막은 웨이퍼상에 재료층을 증착하고, 층의 저항이 감소되도록 재료층을 플라즈마 어닐링함으로써 웨이퍼 상에 형성된다.
재료층은 통상적인 화학적 기상 증착을 수행할 수 있는 챔버, 이를테면 도 3(a)의 챔버(10), 도 5의 챔버(110A), 도 16의 챔버(110B) 또는 도 17의 챔버(110C)내의 웨이퍼상에서 증착된다. 티타늄질화물 재료의 증착은 금속-유기 티타늄 화합물, 바람직하게 테트라키스(디알킬아미도) 티타늄(Ti(NR2)4)의 사용을 통해 달성될 수 있다.
헬륨, 아르곤, 질소 또는 수소와 같은 캐리어 가스는 티타늄 화합물이 챔버속으로 이르게 한다. 챔버내에서 티타늄 화합물은 할로겐, 암모니아 또는 수소 라디칼과 같이 원격적으로 발생된 반응 종과 반응한다. 티타늄질화물의 증착이 용이하도록, 웨이퍼 온도는 약 200-600℃로 설정되며, 처리 챔버 압력은 약 0.1-100 Torr로 설정된다.
증착된 티타늄질화물은 상당량의 탄소를 포함하여, 형성되는 티타늄질화물막은 화학적으로 반응한다. 결과적으로, 막이 공기 또는 다른 산소 함유 가스에 노출되는 경우, 산소가 막속으로 흡수된다. 산소 흡수는 제어되지 않기 때문에, 막 안정성은 떨어지고 막 저항은 반대로 증가된다. 웨이퍼상에 형성된 소자의 신뢰성 저하가 야기된다.
공기에 노출된 후, 증착된 티타늄질화물막의 시트저항은 약 10,000μΩ-㎝/sq 내지 100,000 μΩ-㎝/sq의 값으로 증가할 수 있다. 이는 증착된 티타늄질화물이 전도성 콘택 및 비아에 대한 장벽층으로서 작용할 때 상당히 바람직하지 않다. 장벽층에 대해, 약 1,000 μΩ-㎝ 이하 정도의 저항이 바람직하다.
본 발명에 따르면, 증착된 티타늄질화물막은 고에너지 이온을 함유하는 불활성 플라즈마를 사용하여 플라즈마 어닐링된다. 이온은 웨이퍼에 DC 바이어스 전압을 인가함으로써 얻어진다. DC 바이어스 전압은 웨이퍼 지지대에 결합된 저전력 rf 소스에 의해 웨이퍼에 인가될 수 있으며 전구체 가스로부터 플라즈마를 형성하도록 충분한 전력이 제공된다. 웨이퍼에 대해 약 100 내지 1,000 볼트의 전압 인가면 충분하다. 예를 들면, 단지 100 와트의 rf 전력을 가지는 400 볼트가 플라즈마를 형성하도록 인가될 수 있다. 이는 고에너지 이온을 형성하고 규정 시간 이외에 안정성이 유지되도록 티타늄질화물막을 보호하거나 조밀화시키는데 있어 충분하다.
본 발명에 따라 어닐링되는 티타늄질화물막이 공기, 산소 또는 수증기에 노출되는 경우, 산소가 흡수되지 않거나 또는 웨이퍼에 바이어스 전압이 인가되지 않는 경우 보다는 상당히 덜 흡수된다. 본 발명에 따라 증착되고 어닐링되는 티타늄질화물막은 보다 결정성이 있고, 보다 많은 질소를 포함하며, 금속-유기 티타늄 화합물의 통상적 열 CVD에 의해 형성되는 티타늄질화물막에 비해 산소 및 탄소 함량이 감소된다. 또한 본 발명에 따라 어닐링되는 상기 증착된 티타늄질화물막은 낮고 안정적인 시트저항을 가진다.
본 발명의 정확한 매커니즘은 알려져 있지 않다. 그러나, 바이어싱된 기판상에 증착된 재료의 고에너지의 이온 충돌은 막의 밀도를 높이는 것으로 여겨진다.
a .질소 플라즈마
본 발명의 일 실시예에서, 증착된 티타늄질화물의 어닐링을 위한 플라즈마를 형성하는데 사용되는 가스는 임의의 가스일 수 있지만, 질소, 암모니아, 또는 아르곤과 같이 비-산소-및-탄소 함유 가스가 바람직하다. 티타늄질화물 재료의 패시베이션을 위해서는 질소가 가장 효율적이다. 선택적으로, 증착된 재료는 이온 소스와 같은 비가스성 종으로부터 발생된 이온이 충돌할 수 있다. 증착된 티타늄질화물의 플라즈마 처리는 증착된 재료의 입자 성능, 스텝 커버리지, 증착 속도 또는 장벽 성능에 악영향을 미치지 않는다.
티타늄질화물은 종래의 화학적 기상 증착 챔버(10)에서 하기 조건하에서 실리콘 웨이퍼상에 증착된다. 처리 챔버(12)내의 압력은 0.45 Torr이고 웨이퍼 지지대(16)는 420℃의 온도로 설정된다. 400 sccm의 헬륨 흐름은 Ti(NR2)4를 함유하는 버블러(bubbler)를 통해 이용되며, 질소 희석물(dilutant)의 흐름은 100 sccm으로 설정된다. 아르곤 정화 가스는 티타늄질화물의 증착에 이어 200 sccm으로 처리 챔버로 흐른다. 티타늄질화물을 증착하기 위한 통상적인 CVD 처리는 Sandhu 등에 의한 미국 특허 제5,246,881호에 개시되어 있다.
결과적으로, 티타늄질화물은 분당 약 425Å의 증착 속도로 증착된다. 형성되는 티타늄질화물막은 4개 웨이퍼에 대해 3.03%의 두께 편차만을 갖는, 매우 균일한 두께를 갖는다. 그러나, 시트저항( 4개 웨이퍼 평균)은 11,360 μΩ-㎝/sq로 높다. 또한 저항성은 불안정하다.
도 18은 μΩ/sq 대 시간 단위의 증착된 티타늄질화물의 시트저항의 그래프이다. □로 표시된 측정치는 원하는 막두께를 얻은후 증착 챔버로부터 꺼낸 막에서 얻은 것이다. ○로 표시된 측정치는 증착 챔버로부터 제거되기 이전에 150℃의 온도로 냉각된 막에서 얻은 것이다. ○ 막의 시트저항은 □ 막의 시트 저항보다 낮지만, 이들막은 불안정하고, 시트저항은 시간에 따라 증가한다. 이런 특성은 확산 장벽에 대해 바람직하지 않다.
증착된 티타늄질화물막상에서 러더퍼드 후면산란 측정이 이루어졌다. 스펙트럼 결과는 도 19에 도시된다. 탄소(C), 질소(N) 및 산소(O)에 대한 피크는 실리콘 계면에서처럼 스펙트럼 상에 표시된다. 티타늄질화물내의 다양한 재료의 함량은 다음과 같다: 약 30%의 탄소 함량, 약 24%의 질소 함량, 약 25%의 산소 함량, 및 약 23%의 티타늄 함량. 이는 증착된 티타늄질화물 재료가 비교적 높은 레벨의 탄소 및 산소 불순물을 포함한다는 것을 나타낸다.
티타늄질화물의 시트저항을 감소하기 위한 노력에 있어, 티타늄질화물의 증착 방법은 증착 공정 동안 다양한 가스의 부가에 의해 변경된다. 결과는 도 20의 테이블 Ⅰ에 주어진다. 테이블 Ⅰ에 도시된 티타늄 제어층은 앞서 언급된 방법을 사용하여 증착된다. 티타늄질화물의 시트 저항을 감소시키는 가장 바람직한 런(run)은 증착 과정 동안 NF3(7 sccm)의 흐름을 포함한다. 이는 시트저항을 2,200μΩ-㎝으로 감소시킨다. 그러나, NF3 처리된 재료의 러더퍼드 후면산란 스펙트럼(도 23 참조)은 불소가 막내에 불순물로서 통합되었다는 것을 나타낸다. 불소의 통합은 바람직하지 않다.
다음, 전-증착 가스 흐름 및 후-증착 가스 흐름과 플라즈마 처리는 이러한 처리가 증착된 티타늄질화물의 시트저항에 영향을 미치는지 여부를 결정하기 위해 사용된다. 2가지 경우에 있어, 플라즈마는 티타늄질화물의 화학적 기상 증착 전후에 발생된다. 플라즈마는 티타늄질화물 증착을 수용하는 실리콘 기판 웨이퍼를 바이어싱하지 않고 100 와트의 저전력을 사용하여 발생된다. 결과는 도 21에 도시된 테이블 Ⅱ에 요약되어 있다. 전-증착 및 후-증착 처리 어느 것도 증착된 티타늄질화물의 시트저항에 큰 영향을 끼치지 않는다. 따라서, 플라즈마 상태에서 웨이퍼에 바이어스 전압을 인가하는 것은 예상치 못하게 시트저항을 감소시켜 시간에 걸쳐 안정성을 유지하게 한다.
본 발명의 특징은 하기에 예로서 보다 상세히 설명되나, 본 발명은 개시된 상세한 설명에 제한되지 않는다. 400 볼트의 바이어스 전압이 상부에 티타늄질화물층이 형성된 실리콘 웨이퍼에 인가되어 일련의 테스트가 수행되었다. 티타늄질화물은 도 16의 챔버(110B)와 같은 챔버에서 웨이퍼상에 증착되며 약 100 와트로 인가된 rf 전력과 플라즈마를 사용하여 어닐링된다. 증착 및 바이어싱은 순차적인 주기를 이룬다. 2단계는 5회 반복된다. 증착 두께, 순환의 회수 및 시간에 따라 얻어진 저항에 대한 요약은 도 22에 도시된 테이블 Ⅲ에 주어진다. 제어는 중단없는 5 단계로 증착되지만, 증착 사이에 플라즈마로 어닐링되지 않는다.
테이블 Ⅲ에서 데이터는 티타늄질화물 저항이 두드러지게 감소되고 티타늄질화물의 후-증착 어닐링에 의해 안정성이 극적으로 개선될 수 있다는 것을 나타낸다. 테이블 Ⅲ 각각의 실시예에서, 저항 및 시간에 따른 저항 변화는 상기 제어 경우 보다 개선된다. 어닐링된 티타늄질화물의 초기 저항성은 낮고, 상기 저항은 시간에 따라 덜 증가한다.
도 24는 실시예 1의 티타늄질화물막의 오거(Auger) 분석 그래프이다. 그래프는 막내에 있는 원자 농도의 원소 대 막 스퍼터 에지 깊이(옴스트롱)를 나타낸다. 티타늄질화물은 30초동안 2회 바이어싱된다(테이블 Ⅲ 참조). 도 24에 도시된 바와 같이, 티타늄 농도는 일정하게 유지되지만, 막 표면의 질소 농도는 높은 반면 탄소와 산소 농도는 낮다는 것을 알 수 있다. 탄소와 산소 불순물 레벨의 감소는 약 100 Å의 깊이에서 계속된다. 400Å 깊이에서, 막이 고에너지의 질소 이온으로 먼저 어닐링되는 경우, 질소 농도는 상승되는 반면 탄소와 산소 농도는 감소한다. 또한 도 24의 그래프는 본 발명에 따른 어닐링 후 막 원소의 조성 변화를 도시한다. 깊이에 따른 원소 변화 분석은 도 25에 도시된 테이블 Ⅳ에서 알 수 있다.
100Å 두께의 티타늄질화물층이 장벽층으로 바람직하기 때문에, 후-증착 어닐링은 티타늄질화물 장벽층의 안정성을 강화시키고 저항을 감소하는데 이상적이다. 실시예 7의 후-증착 어닐링된 티타늄질화물상에 존재하는 표면 원소를 나타내는 오거 스펙트럼이 도 26에 도시되어 있다. 이들 스펙트럼은 증착된 재료의 벌크가 소정의 티타늄이 있는 티타늄질화물이라는 것을 도시한다. 탄소와 산소는 표면에 불순물로서 존재한다.
그러나, 도 27에 도시된 것처럼, 실시예 7 막의 오거 스퍼터링 분석은 산소 농도가 막의 벌크에서 저 레벨로 두드러지게 떨어지는 것을 나타낸다. 탄소는 단지 산소 이외의 다른 주요 불순물이지만, 그것은 본 어닐링 공정에 의해 변하지 않고 유지된다. 200Å의 두께에서, 원자% 단위인 막내의 다양한 원소의 농도는, 2.8% 산소, 20.9% 탄소, 38,8% 티타늄, 및 37.5% 질소이다. 실리콘은 존재하지 않는다.
비교로서, 제어 막 표면의 오거 분석은 도 28에 도시되어 있고, 제어 막의 스퍼터링 오거 분석은 도 29에 도시되어 있다. 제어 막의 산소 함량은 상당히 높다. 200Å 깊이에서, 원자% 단위로 제어 막의 원소 농도는 10.8% 산소, 20.7% 탄소, 41.0% 티타늄, 및 27.5% 질소이다. 실리콘은 존재하지 않는다.
실시예 8의 티타늄질화물 막의 표면 오거 분석은 도 30에 도시되어 있고, 스퍼터링 오거 분석 대 옹스트롬의 깊이는 도 31에 도시되어 있다. 이러한 막의 산소 함량은 낮다. 43Å 깊이에서, 원소의 원자% 농도는 3.1% 산소, 13.7% 탄소, 40.0% 티타늄 및 43.2% 질소이다. 실리콘은 존재하지 않는다.
러더퍼드 후면산란은 제어 및 실시예의 증착된 티타늄질화물막의 원자/㎤의 밀도를 검출하는데 사용된다. 데이터는 도 32에 나타낸 테이블 Ⅴ로 요약된다. 테이블 Ⅴ의 데이터로부터 알 수 있는 바와 같이, 고에너지 이온으로 증착된 티타늄질화물의 충돌을 포함하는, 플라즈마 어닐링은 제어 막에 비해 티타늄질화물 막의 밀도를 증가시킨다.
본 발명은 티타늄질화물 장벽층으로 제한되지 않는다. 또한 본 발명은 알루미늄, 구리ㅡ 탄탈, 탄탈 팬톡사이드(pantoxide), 실리사이드, 다른 질화물과 같이 다른 재료의 특성 및 화학적 조성을 개선할 수 있다. 예를 들면, 2원 금속 질화물(MxNy)과 3원 금속 실리콘 질화물(MxSiyNz)(여기에서 M은 Ti, Zr, Hf, Ta, Mo, W 및 다른 금속)의 특성 및 화학적 조성은 본 발명의 일면을 수행함으로써 개선될 수 있다. 실리콘 웨이퍼 이외에 다른 기판으로 스테인레스 스틸, 금속, 산화물, 유리 및 실리사이드 등이 사용될 수 있다.
증착 및 플라즈마 어닐링은 전구체 가스와 플라즈마 능력을 가진 단일 CVD 챔버, 이를테면 챔버(110A, 110B 및 110C)에서 수행될 수 있다. 챔버(110A, 110B, 또는 110C)가 사용되는 경우, 동일 챔버내에서 티타늄질화물막이 증착되고 바로 어닐링될 수 있다. 선택적으로, 도 3(a)에 도시된 바와 같은 장치가 본 발명을 수행하는데 사용되는 경우 하나 이상의 챔버가 사용될 것이다. 하나 이상의 챔버가 사용되는 경우, 바람직하게 CVD 챔버(10)로부터 어닐링 챔버로 기판을 이송하는 동안 진공이 유지된다.
다음의 절차는 증착된 티타늄질화물의 플라즈마 어닐링이 챔버(110B)에서 수행되는 경우에 수반된다. 웨이퍼(114)는 웨이퍼 지지대(116)상에 제공되고 샤워헤드(136)로부터 약 0.3 내지 0.8 인치, 바람직하게 0.6 내지 0.7 인치 이격된다. 활성화된 이온은 약 350 ㎑ 및 100 내지 500 와트의 전력에서의 rf 신호 소스로부터 기판에 rf 에너지를 인가함으로써 얻어진다. 웨이퍼(114) 표면적의 평방 센티미터(㎠) 당 약 0.3 내지 1.6 와트의 전력이 전달된다.
네거티브로 전력이 인가된 웨이퍼 지지대(116)와 샤워헤드(136) 및 챔버벽이 접지되어, 50 내지 1,000 볼트 사이의 자기-바이어스 전압이 유도된다. 바람직하게, DC 자기-바이어스 전압은 웨이퍼(114)와 접지 사이에 200 내지 800 볼트 사이이다. 이는 고에너지로 웨이퍼(114) 표면에 충돌하는 이온을 유인하기에 충분하다. 결과적으로, 증착된 티타늄질화물은 시간에 따라 안정되게 유지되도록 패시베이션처리되거나 또는 밀도가 높아진다.
도 33은 본 발명에 따라 형성된 2개의 상이한 티타늄질화물층에 대한 산소 원자 농도 대 공기 노출 시간의 그래프이다. 티타늄질화물막은 동일한 챔버내에서 증착되고 플라즈마 어닐링된다. 챔버는 이미 기술된 챔버(110B)와 유사하다.
각각의 막에 대해, 200Å 두께의 티타늄질화물막이 증착 및 어닐링을 반복함으로써 형성된다. 이를 수행하기 위해, 100Å 층이 증착된후 어닐링되고, 제 2 100Å 층의 증착과 어닐링이 이어진다. 어닐링은 N2 플라즈마를 사용하여 달성된다. 어닐링은 N2 플라즈마를 사용하여 달성된다. 원자%의 산소 농도는 2개 막에 대해 반복적으로 24 시간의 주기에 걸쳐 측정되었고 플롯(312)에 반영하였다.
플롯(312)으로부터 알 수 있듯이, 산소의 농도는 초기에 약 2%이다. 24 시간후, 함량은 2.5% 미만이며, 이는 증착된 막이 매우 안정하다는 것을 나타낸다. 비교에 의해, 플롯(314)은 어닐링 없이 통상적인 CVD을 사용하여 증착된 티타늄질화물막상에서 취한 산소 농도의 측정치를 나타낸다. 상기 막은 보다 높은 초기 산소 농도(15% )를 가질 뿐만 아니라, 또한 더 높은 속도로 산소를 흡수한다. 또한 통상적으로 형성된 막은 시간에 다른 저항의 증가를 나타내어 덜 안정적이다. 비교를 위해, 도 34의 포인트(316)는 물리적 기상 증착에 의해 증착된 티타늄질화물막의 전형적인 산소 농도(약 1%)를 나타낸다.
도 34(a)-(c)는 상이한 막의 XPS 스펙트럼의 도시적 표현이다. 도 34(a)는 200Å의 어닐링되지 않은 막의 스펙트럼을 나타내며, 316에서 유기적으로 결합된 탄소 레벨이 비교적 높다는 것을 나타낸다. 비교에 의해, 도 34(b)와 34(c)를 형성하기 위해 사용된 200Å의 막상에서의 측정치는 317 및 318에서 각각 유기적으로 결합된 탄소함량이 감소된 것을 도시한다. 도 34(b)를 위해 사용되는 막은 100Å의 티타늄질화물층을 증착하고, 본 발명에 따라 플라즈마 어닐링하고 이후에 제 2의 100Å의 티타늄질화물층을 증착하고 어닐링함으로써 형성된 것이라는 것을 주목해야 한다. 도 34(c)는 50Å 두께의 4개의 티타늄질화물층을 연속적으로 증착하고 어닐링함으로써 형성된다.
도 35(a)와 35(b)는 본 발명의 또다른 개선안을 나타낸다. 도 35(a)는 증착되고 N2 플라즈마로 플라즈마 어닐링된 CVD 티타늄질화물막을 사용하는 비아의 저항을 도시한다. 비아는 우선 CVD 티타늄질화물 접착층으로 라이닝된 후 CVD 텅스텐 플러그로 채워진다. 도 35(a)는 비아 저항 대 막 증착 두께의 그래프를 제공한다. 그래프는 약 2.5의 종횡비를 가진 0.5 ㎛ 비아에 대한 것이다. 도시된 바와 같이 비아 저항은 실질적으로 어닐링되지 않고 통상적으로 증착된 막(플롯 322)보다 플라즈마 어닐링된 막(플롯 320)에 대해 낮다. 비교를 위해, PVD 증착된 티타늄질화물막의 비아 저항은 화살표(324)로 나타냈다.
유사한 개선안이 도 35(b)의 그래프에 도시되었으며, 이는 살리사이드 콘택 저항 대 티타늄질화물 두께를 나타낸다. 그래프는 약 2.5의 종횡비를 가진 0.5 ㎛ 콘택에 대해 도시되었다. 플롯(330)은 본 발명에 따라 N2 플라즈마 처리에 의해 마련된 콘택 저항을 도시한다. 플롯(330)은 통상적인 종래 기술의 CVD 증착으로부터 형성되는 콘택 저항을 나타내는 플롯(332)에 의해 도시된 저항보다 실질적으로 더작은 저항을 나타낸다. 비교를 위해, PVD 티타늄질화물 제어 콘택 저항은 화살표(334)로 도시하였다.
도 36은 원하는 두께의 단일막을 형성하는데 사용되는 증착 및 어닐링의 순환의 회수의 효과를 설명한다. 도 36에서는, 전체 200Å 두께를 가지는 티타늄질화물막이 화학적 기상 증착에 의해 증착되고 N2 플라즈마로 어닐링된다. 플롯(340)에 의해 도시된 제 1 경우에 있어, 50Å의 두께로 증착되고 순차적인 층 증착 이전에 플라즈마 어닐링되는 4개의 층 각각에 대해 공정은 4번 반복된다. 플롯(342)에 의해 도시된 제 2 경우에 있어, 각각 100Å의 2개 층이 증착되고 개별적으로 어닐링된다.
플롯(340)에 의해 표현된 경우는 곡선(342)으로 도시된 경우 보다(700 내지 800 μΩ-㎝) 더 낮은 저항(500 내지 600 μΩ-㎝)을 도시한다. 그러나, 플롯(340, 342)에 의해 도시된 막의 저항성은 1000μ-㎝의 상한치 이하이다. 또한, 8일 주기에 걸친 각각의 경우에 증가된 저항은 모두 5% 미만으로 거의 동일하다.
막 저항과 DC 바이어스 전압에 대한 플라즈마 처리 압력의 효과를 검출하기 위한 또다른 테스트가 수행된다. 이런 테스트 결과는 도 37에 도시된다. 도 37은 인가된 전력이 약 20와트인 플라즈마에서 60초동안 처리되는 200Å 티타늄질화물 증착을 위해 준비된다.
플롯(350)에 의해 도시된 것처럼, 본 발명의 방법에 의해 형성된 막에서 나타나는 개선된 저항은 일반적으로 처리 압력에 의존하지 않는다. 그러나, 낮은 저항은 처리 압력이 약 200 mTorr 이하인 경우 달성되지 않는다.
플롯(352)에 의해 도시된 바와 같이, 플라즈마에 대해 유도된 DC 바이어스는 처리 압력이 약 200 내지 1000 mTorr로 증가됨에 따라 실질적으로 상당히 감소된다. 이후에, 약 150 볼트에서 비교적 일정하게 유지된다.
도 38(a)은 막 저항에 따른 처리 기간과 주파수의 효과를 도시한다. 각각 200Å의 전체 두께를 가지는 4개의 상이한 막이 비교된다. 플롯(360)에 의해 도시된 하나의 막은 먼저 50Å층으로 증착되고 어닐링된 후 6개의 25Å층이 증착되고 어닐링된다. 각각의 층이 증착된 후 순차적인 층의 증착 이전에 어닐링처리된다. 플롯(362)에 의해 도시된 제 2 막은 4개 50Å층을 각각 증착한 후 어닐링함으로써 형성된다. 플롯(364)에 의해 도시된 제 3 막은 2개 100Å 층을 각각 증착하고 어닐링함으로써 형성된다. 플롯(366)에 의해 도시된 최종막은 이후에 본 발명에 따라 어닐링되는 단일 200Å 층을 증착함으로써 형성된다.
도 38(a)의 플롯으로부터, 다수의 관찰이 이루어질 수 있다. 낮은 저항은 보다 많은수의 개별층이 최종층을 형성할 때 달성된다는 것을 나타낸다. 또한, 개별층이 얇을수록 플라즈마 처리 시간은 저항에 영향을 덜 미친다. 도 38(b)은 막 저항에 따른 플라즈마 처리 시간 효과의 또다른 실시예를 도시한다.
막의 저항 감소 및 안정성 증가 이외에, 본 발명의 방법은 또다른 목적을 위해 사용될 수 있다. N2 플라즈마를 사용하여 어닐링된 막의 분석은 막의 표면 가까이에서 질소의 양이 증가한다는 것을 나타내고 있다. 소정의 질소 이온은 막내에 매립되어 막과 반응하는 것으로 보인다. 따라서, 플라즈마로부터의 이온/분자가 풍부한 막을 위해 이러한 어닐링 공정을 사용할 수 있다. 또한, 이런 공정은 막으로부터 원치않는 분자/이온을 축출 또는 교체하는데 사용될 수 있다. 도 34(b)-(c)는 상기 막에 충돌하는 이온이 탄소 원자를 축출하는 것을 도시한다.
b. 질소/수소 플라즈마
본 발명의 또다른 실시예로서, 웨이퍼(114)상에 증착된 막을 플라즈마 어닐링하는 동안 플라즈마를 발생시키는데 질소 및 수소 혼합물이 사용될 수 있다. 제 1 단계로서, 티타늄질화물막은 종래의 열 CVD 공정을 사용하여 웨이퍼(114)상에 증착된다. 이후, 증착된 재료는 질소 및 수소 혼합물을 가진 가스로부터 발생되는 플라즈마를 사용하여 어닐링된다.
만일 챔버들(110A, 110B 또는 110C)중 임의의 하나가 이들 단계를 수행하는데 사용되는 경우, CVD 처리 및 어닐링은 동일한 챔버내에서 수행될 수 있다. 선택적으로, 티타늄질화물은 하나의 챔버내에서 웨이퍼(114)상에 증착될 수 있으며, 웨이퍼(114)는 후-증착 플라즈마 어닐링을 위한 또다른 챔버로 전달될 수 있다.
챔버(110A)를 사용할 때, 웨이퍼(114)는 웨이퍼 지지대(116)상에 배치될 수있으며 샤워헤드(136)로부터 약 0.3 내지 0.8 인치, 바람직하게 0.6 내지 0.7인치 이격될 수 있다. 전술한 것처럼, 티타늄질화물층은 웨이퍼(114)상에 증착될 수 있다. 초기에 증착된 티타늄질화물층의 두께는 50 내지 200Å이다.
증착이 완료된 후에, 증착된 재료에 대한 플라즈마 어닐링이 개시된다. 3:1의 질소와 수소 혼합물로 이루어진 가스는 샤워헤드(136)를 통해 처리 챔버(112)속으로 주입된다. 질소 및 수소 혼합물은 약 300sccm의 질소 흐름비로 주입된다. 다음, rf 소스(14)는 웨이퍼 지지대(116) 및 샤워헤드(136)에 rf 신호를 발생시키기 위해 매칭 네트워크(145)를 통해 350kHz에서 350와트의 rf 전력을 공급한다. 바람직하게, 샤워헤드(136) 및 웨이퍼 지지대(116)에서의 rf 신호는 180도의 위상 차이를 가진다.
비록 전술한 가스 혼합물이 3:1의 질소 대 가스 비를 가질지라도, 3:1 및 1:2 사이의 임의의 비가 사용될 수 있다. 일반적으로, 혼합물에서 가장 높은 수소 부분은 보다 장기간 안정성을 가진 막을 야기할 수 있다. 그러나, 플라즈마에서 수소가 너무 높으면 막의 저항을 증가시키는 중합체가 형성되도록 막내에서 수소와 탄소 간의 결합이 야기될 수 있다.
양으로 대전된 질소와 수소 이온을 함유하는 플라즈마는 샤워헤드(136)와 웨이퍼 지지대(116)에 공급된 rf 전력의 영향하에서 형성된다. 플라즈마는 전형적으로 10-30초 동안 유지된다. 상기 설명된 바와 같이, 처리 챔버(112)는 접지된다. 샤워헤드(136)에는 -100 내지 -400볼트 사이, 전형적으로 -200볼트의 네거티브 바이어스가 가해진다. 웨이퍼(114)는 -100 내지 -400볼트 사이, 전형적으로 -300볼트사이의 네거티브 바이어스를 얻기 위해 자기-바이어스된다. 이러한 네거티브 바이어스 전압은 충돌 주기 동안 거의 일정하게 유지된다.
충돌 주기 동안, 플라즈마로부터의 양으로 대전된 이온은 전압 증감에 의해 웨이퍼(114)의 표면속으로 가속된다. 이는 웨이퍼 표면 속으로 이온의 충돌을 야기시키며, 50 내지 100Å의 깊이로 침투한다. 또한 플라즈마로부터 활성화된 중성의 원자 입자가 웨이퍼(114)에 충돌할 수 있다.
이온 충돌의 결과로써, 증착된 재료의 압착이 발생하여 두께가 20 내지 50%만큼 감소될 수 있다. 상기 감소는 웨이퍼의 온도 및 플라즈마 처리 시간 및 에너지에 따라 좌우된다. 추가의 티타늄질화물층이 원하는 대로 연속적으로 증착 및 어닐링될 수 있다. 바람직하게, 각각의 추가층은 50 내지 100Å의 두께를 가진다.
어닐링 처리가 완료된 후, 어닐링된 티타늄질화물막은 개선된 특성을 나타낸다. 산소 함유량이 20 내지 25% 감소되어, 산소는 증착 및 어닐링된 재료에 1% 이하가 포함된다. 막의 밀도는 입방 센티미터(g＼cm3) 당 3.1g 이하 내지 약 3.9g＼cm3로 증가한다. 증착된 막 속에 통합되는 탄소 분률(fraction)은 25% 이상 감소하여, 증착된 막은 3%의 탄소를 포함한다. 막 구조의 변화가 발생하여, 막의 저항은 대략 10,000μΩ-cm의 예비-처리 레벨에서 150μΩ-cm 만큼 낮게 감소한다. 어닐링된 막이 산소, 공기 또는 수증기에 노출될 때, 산소는 증착된막이 어닐링되지 않은 경우 보다 훨씬 적은 함량으로 흡수된다. 플라즈마 어닐링은 플라즈마로부터 증착직후(as-deposited) 막내의 탄소 및 질소를 질소로 교체하게 한다.
플라즈마 형성 가스에 수소를 가하면, 이온 충돌에 의해 막으로부터 추출됨에 따라 처리 챔버(112)의 내측을 코팅하는 탄소의 양이 감소된다. 탄소 코팅은 챔버의 임피던스를 변화시켜 플라즈마의 정확한 제어를 어렵게 하기 때문에, 처리 챔버(112)의 탄소 코팅의 감소는 바람직하다. 탄소 코팅이 감소하면, 처리 챔버(112)는 세척이 요구되기 이전에 여러번 사용될 수 있다.
도 39(a)는 실리콘이산화물층상에서 100Å 두께의 티타늄질화물층을 연속적으로 증착하고 어닐링함으로써 형성된 티타늄질화물막에 대한 오거 전자 분광기 깊이 프로파일을 도시한다. 도 39(a)에 도시된 것처럼, 탄소 및 산소 함량은 막 전반에 걸쳐 균일하며, 탄소는 9원자%이고 산소는 2원자%이다. 어닐링된 티타늄질화물막의 저항은 약 250μΩ-cm이다.
도 39(b)는 50Å의 티타늄질화물층을 증착 및 어닐링함으로써 얻어지는 또다른 장점을 도시한다. 도 39(b)는 실리콘이산화물의 상부에 50Å 두께의 티타늄질화물층을 연속적으로 증착 및 어닐링함으로써 형성된 티타늄질화물막에 대한 오거 전자 분광 깊이 프로파일을 도시한다. 다시 한번, 탄소 및 산소 함량은 막 전반에 걸쳐 균일하며, 탄소는 3원자% 이하이고 산소는 1원자% 이다. 티타늄 및 질소 부분은 100Å 공정에서보다 높다. 막의 저항은 단지 180μΩ-cm이다.
c. 질소/수소/희가스 플라즈마
본 발명의 또다른 실시예에 있어서, 어닐링 플라즈마를 형성하는데 사용되는 질소 및 수소 가스 혼합물은 아르곤, 헬륨 및 암모니아와 같은 다른 가스를 포함할 수 있다. 또한 부가적인 희가스 포함은 이온 충돌 처리를 개선할 수 있다. 아르곤 원자가 헬륨 원자 보다 무겁기 때문에, 아르곤 원자는 우수한 충돌 능력을 제공한다.
또한, 티타늄질화물 이외의 재료로 이루어진 막의 조성은 본 발명을 사용하여 유사한 방법으로 변경될 수 있다. 막의 화학적 조성을 변경시키기 위해, 막속에 통합되는 또는 존재하는 불순물과의 반응에 의해 다른 가스가 플라즈마에 부가될 수 있다. 예를 들어, NH3 및 CH4가 사용될 수 있다. 산소-기재 플라즈마 가스가 Ta2O5와 같은 산화물막을 처리하는데 있어 적절할 수 있다.
본 발명은 CVD로 증착된 막의 플라즈마 충돌과 관련하여 설명하였지만, 본 발명은 PVD로 증착된 막에도 적용할 수 있다. 또한, 본 발명은 이원 금속 질화물(MxNy)및 3원 금속 실리콘 질화물(MxSiyNz) 처리에 특히 응용할 수 있다.
본 발명은 바람직한 방식으로 막의 형태를 변경시키는데 사용될 수 있다. 얇은 장벽 재료는 이들의 그레인 배향의 균일성을 강화시키기 위해 본 발명의 고밀도 이온 충돌로 처리된다. 하부층의 그레인 배향은 순차적으로 증착되는 층 구조에 영향을 미치기 때문에, 본 발명은 결정 구조 및/또는 하부층의 성장 배향을 변경함으로써 순차적으로 증착된 층의 형태(morphology)를 수정 및 개선하기 위한 능력을 제공한다.
50Å 이하의 두께를 가진 얇은 핵형성 인터페이스층을 증착하고, 고밀도 이온 충돌에 의해 이를 변형시키고, 벌크를 증착하거나 표준 기술에 의해 막을 유지함으로써 다층의 형태를 제어할 수 있다. 상부층의 구조는 하부에 놓인 앞서 변형된 층 구조에 의해 결정된다.
이는 도 40을 참조로 설명할 수 있다. 티타늄질화물막에 대해, 바람직한 결정 및 배향은 <200>이다. 플라즈마에 수소를 첨가하면, 막이 보다 결정화되어 막이 개선되는 것으로 여겨진다. 도 40은 실리콘 웨이퍼상에 증착된 1000Å 두께의 종래의 CVD 티타늄질화물층의 x-레이 회절 스침각(glancing angle) 스캔을 도시한다. <200> 배향으로 배향된 그레인 수를 나타내는 곡선상의 점은 라벨(300)로 표시된다. 그래프에서 볼 수 있듯이, TiN <200> 피크는 명확하지 않다. 이는 종래의 CVD 공정을 사용하여 형성된 막은 약한 결정성 TiN <200> 임을 나타내는 것이다.
도 41은 본 발명에 따라 실리콘 웨이퍼상에 증착되고 어닐링된 1000Å 두께의 CVD 티타늄질화물층의 x레이 회절 스침각 스캔을 도시한다. 회절 패턴은 라벨 350에 의해 도시된 것처럼, 막이 현저하게 증가된 바람직한 <200> 배향을 가진 마이크로-결정체인 것을 나타낸다. 40 내지 45도 사이의 간격에서 대략 <200> 방향으로 배향된 보다 많은 그레인이 존재한다. 부가적으로, 도 40에 도시된 피크(310)는 도 41 보다 상당히 낮다.
3. 순차적인 어닐링
증착된 막의 저항을 보다더 감소시키기 위해서, 플라즈마 어닐링 처리는 본 발명에 따라 2개의 순차적인 플라즈마 어닐링 단계를 포함하도록 변경될 수 있다. 제 1 어닐링 단계는 전술한 것처럼 질소 및 수소를 포함하는 가스 혼합물로부터 발생되는 플라즈마로 수행된다. 산소에 대한 수소 친화력은 저항 증가를 야기하기 때문에, 제 2 플라즈마 어닐링 단계는 어닐링된 재료로부터 수소를 제거하기 위해 수행된다.
제 2 플라즈마에서 형성된 이온은 증착 및 어닐링된 재료와 충돌하여, 재료의 표면에 존재하는 수소를 폐기 부산물로써 막으로부터 제거시킨다. 수소의 감소는 산소에 대한 재료의 친화력을 감소시키고, 이는 막 저항을 낮추고 개선된 안정성을 갖게 한다.
제 2 순차적 어닐링 단계에서 플라즈마를 형성하는데 사용되는 가스는 헬륨, 아르곤 또는 네온중 하나와 질소 또는 질소 혼합물로 이루어질 수 있다. 헬륨은 질소 분자의 이온화를 강화시키고
Figure pat00002
이온의 재결합 확률을 감소시키기 때문에 바람직하다. 질소와 헬륨의 혼합물은, 헬륨 기재 플라즈마의 이온이 이온화 효율을 강화시켜 이온 반응성을 증진시키고 보다 큰 침투 깊이를 달성하기 때문에, 질소만을 사용하는 것보다 바람직하다. 보다 깊은 침투 깊이는 보다 많은 양의 수소의 치환을 제공하며, 증착된 재료의 저항 감소는 최대가 된다. 또한, 헬륨의 작은 질량은 너무 작아서 질소 이온으로 채울 수 없는 수소 원자가 빠져나감으로써 증착된 재료에 남은 공간을 채울 수 있다.
본 발명에 따르면, 웨이퍼(114)는 챔버(110A)와 같은 챔버내에 배치되며, 재료층은 전술한 것처럼 웨이퍼상에 증착된다. 증착된 재료는 확산 장벽으로서 사용되는 티타늄질화물일 수 있다.
일단 재료층이 증착되면, 이온 충돌의 제 1 어닐링 공정이 이루어진다. 웨이퍼 지지대(116)상에 존재하는 동안, 웨이퍼(114)는 샤워헤드(136)로부터 약 0.3 내지 0.8인치 이격될 수 있다. 바람직하게, 웨이퍼(114)는 샤워헤드(136)로부터 0.6 내지 0.7인치 사이에 있다.
이온 충돌은 샤워헤드(136)를 통해 처리 챔버(112) 속으로 가스를 먼저 전달함으로써 수행된다. 본 발명의 바람직한 일 실시예에 있어서, 가스는 2:3의 질소 대 수소비를 가지며 대략 600sccm의 질소 흐름비로 처리 챔버(112)내로 주입되는 질소 및 수소 혼합물이다. 처리 챔버(112)내의 압력은 대략 1.0torr로 설정되며, 웨이퍼 온도는 350 내지 450℃ 사이로 설정된다. 본 발명의 선택적 실시예에 있어서, 가스는 3:1 및 1:2 사이의 질소 대 수소비를 가진 혼합물로 이루어질 수 있다.
제 1 어닐링 공정 다음에, rf 소스(142)는 샤워헤드(136) 및 웨이퍼 지지대(116)에 rf 신호를 공급한다. 이는 가스가 양으로 대전된 이온을 함유하는 플라즈마를 형성할 수 있게 한다. 샤워헤드(136)와 웨이퍼 지지대(116)에서 rf 소스(142)는 180도의 위상각 차이가 나는 rf 신호를 발생시키기 위해, 매칭 네트워크(145)를 통해 350kHz에서 350와트의 rf 전력을 공급할 수 있다. 전형적으로, 플라즈마는 20초 동안 유지된다. rf 소스(142)는 1MHZ 이하의 주파수에서 350와트의 rf 전력을 선택적으로 공급할 수 있다.
rf 소스(12)로부터의 전압의 반복된 사이클링은 웨이퍼(114)에 네거티브 바이어스를 발생시키는 과잉의 전자가 웨이퍼(114) 부근에서 야기되게 한다. 웨이퍼 지지대(116)에는 -100 내지 -400볼트 사이, 전형적으로 -300볼트의 네거티브 바이어스를 제공되는 반면, 샤워헤드(136)에는 -100 내지 -400볼트 사이, 전형적으로 -200볼트의 네거티브 바이어스가 제공될 수 있다. 처리 챔버(114)는 접지되며, 웨이퍼(114)의 네거티브 바이어스는 -100 내지 -400볼트 사이, 전형적으로 -300볼트이며, 이는 이온 충돌 주기 동안 거의 일정하게 유지된다.
이온 충돌 동안, 플라즈마로부터의 양으로 대전된 이온은 전압 증감에 의해 웨이퍼(114) 표면속으로 가속되어 100 내지 110Å 사이의 깊이로 웨이퍼 표면속으로 침투한다. 플라즈마로부터 활성화된 중성 원자 입자가 웨이퍼(114)에 충돌할 수 있다. 일단 20초 동안의 제 1 어닐링이 완료되면, 처리 챔버(112)는 정화된다. 다음, 제 2 어닐링 공정이 시작된다. 본 발명의 바람직한 실시예에 있어서, 플라즈마 발생 가스는 단지 질소이다. 가스는 대략 500-1000sccm의 질소 흐름비로 처리 챔버(112)속으로 주입된다. 처리 챔버(112) 압력은 대략 1.0 Torr로 설정되며, 웨이퍼 온도는 350-450℃ 사이로 설정된다.
본 발명의 또다른 실시예에 있어서, 가스는 0.2 내지 1.0 사이의 질소 대 헬륨비를 가진 질소와 헬륨의 혼합물일 수 있다. 아르곤, 네온, 헬륨 또는 이들의 조합을 갖는 다른 질소 혼합물을 포함하는 가스가 사용될 수 있다.
다음 제 2 어닐링 공정에서, rf 소스(142)는 샤워헤드(136)와 웨이퍼 지지대(116)에 rf 신호를 공급한다. 이는 가스가 양으로 대전된 이온을 포함하는 플라즈마를 형성할 수 있게 한다. rf 소스(142)는 샤워헤드(136)와 웨이퍼 지지대(116)에 180도의 위상각 차이가 나는 rf 신호를 발생시키기 위해, 매칭 네트워크(145)를 통해 300-400kHz에서 300-1,500와트의 rf 전력을 공급할 수 있다. 전형적으로, 플라즈마는 15초 동안 유지된다. rf 소스(142)는 13.56MHZ 이하의 상이한 주파수에서 300-1,500와트의 rf 전력을 선택적으로 공급한다. 소스의 전력은 상이한 크기의 웨이퍼를 처리하기 위한 요구조건을 따른다.
제 1 어닐링 경우와 마찬가지로, rf 소스(142)로부터의 전력의 반복된 사이클링은 웨이퍼(114) 부근에서 웨이퍼(114)에 네거티브 바이어스를 발생시키는 과잉 전자가 야기되게 한다. 웨이퍼 지지대(116)에는 -100 내지 -400볼트 사이, 전형적으로 -300볼트의 네거티브 바이어스가 제공될 수 있는 반면, 샤워헤드(136)에는 -100 내지 -400볼트 사이, 전형적으로 -200볼트의 네거티브 바이어스가 제공될 수 있다. 처리 챔버(112)는 접지되며, 웨이퍼(114)의 네거티브 바이어스는 -100 내지 -400볼트 사이, 전형적으로 -300볼트이며, 이는 이온 충돌 주기 동안 거의 일정하게 유지된다.
제 2 이온 충돌 동안, 플라즈마로부터의 양으로 대전된 이온은 전압 증감에 의해 웨이퍼(114) 표면속으로 가속된다. 이온은 웨이퍼(114)의 표면을 침투하여 증착 및 어닐링된 재료내의 수소 분자를 치환시킨다. 플라즈마로부터의 활성화된 중성 원자 입자가 웨이퍼(114)에 충돌할 수도 있다. 일단 15초 동안의 제 2 어닐링이 완료되면, 처리 챔버는 정화된다.
질소 가스가 사용될 때, 이온은 70 내지 80Å 사이의 깊이로 침투된다. 가스가 질소 및 헬륨의 혼합물일 때, 이온은 100 내지 125Å 사이의 깊이로 침투된다. 따라서, 질소 및 헬륨의 혼합물을 사용한 어닐링 처리는 질소만을 사용하는 어닐링보다 많은 수소 분자의 치환을 위해 제공된다.
150 내지 300Å 사이의 원하는 두께를 가진 확산 장벽을 형성하기 위해서, 전술한 CVD 증착 및 순차적인 어닐링 공정이 반복된다. 50 내지 100Å 사이의 장벽 재료층은 원하는 막 두께가 달성될 때까지 연속적으로 증착되고 순차적으로 어닐링된다.
순차적인 어닐링 공정이 챔버(110a), 챔버(110b) 또는 챔버(110c)중 하나에서 수행될 때, 증착, 제 1 어닐링 및 제 2 어닐링은 모두 동일한 챔버에서 수행될 수 있다. 그러나, 증착 및 순차적인 어닐링 단계의 공정이 인-슈트로 수행되어야 할 필요는 없고 선택적 챔버가 사용될 수 있다.
도 42에 도시된 테이블 VI는 단일 어닐링 공정과 순차적인 어닐링 공정을 비교하여 얻은 실험 결과를 반영한다. 테이블 VI의 데이터를 수집하기 위해서, 본 발명의 상이한 실시예를 따라 웨이퍼 세트 각각을 처리하였다. 본 발명에 따라 각각의 웨이퍼상에 200Å두께의 티타늄질화물층이 형성된다.
제 1 웨이퍼는 어닐링 플라즈마를 발생시키기 위해서 질소 및 수소 가스를 사용하여 전술한 단일 어닐링 공정에 따라 처리된다. 제 2 웨이퍼는 단지 질소만을 포함하는 플라즈마 가스로 순차적인 어닐링을 사용하여 처리된다. 제 3 웨이퍼는 질소 및 헬륨을 포함하는 플라즈마 가스로 순차적인 어닐링을 사용하여 처리된다. 제 4 웨이퍼는 15초 동안의 질소-수소 플라즈마 어닐링, 15초 동안의 질소 플라즈마 어닐링 및 5초 동안의 질소-수소 플라즈마 어닐링을 차례로 한 3단계의 순차적인 어닐링을 사용하여 처리된다.
질소 가스를 이용한 순차적인 어닐링을 사용한 제 2 웨이퍼는 단일 어닐링 단계만을 거친 제 1 웨이퍼보다 저항이 상당히 낮은 것을 나타낸다. 제 2 웨이퍼의 저항은 450-500μΩ-cm 사이인 반면, 제 1 웨이퍼의 저항은 570-630μΩ-cm 사이이다. 또한, 50 시간후 제 2 웨이퍼의 저항 증가는 단지 7-8%인 반면, 증가한 제 1 웨이퍼의 저항 증가는 11-12% 사이이다.
보다 양호한 결과는 제 2플라즈마 어닐링에서 질소 및 헬륨의 혼합물을 사용한 제 3 웨이퍼에서 나타난다. 제 3 웨이퍼는 50시간의 시간 주기에 걸쳐 3-7%만 증가한 400-480μΩ-cm 사이의 저항을 가진다. 또한 제 3 웨이퍼는 저농도의 산소를 가진다. 제 2 웨이퍼와 비교할 때, 제 3 웨이퍼의 낮은 산소 농도는 티타늄질화물층으로부터 수소를 제거하는 질소-헬륨 혼합물의 우수한 능력을 만들어 낸다.
질소 및 수소의 혼합물을 사용하는 제 3 어닐링을 거친 제 4 웨이퍼는 제 1웨이퍼와 근접한 저항 및 저항 열화 측정치(resistivity aging measurement)를 갖는다. 이는 제 2 어닐링 후 티타늄질화물에서 수소의 재주입이 과잉 수소를 형성한다는 것을 나타낸다. 과잉 수소는 제 2 어닐링에서 제공되는 장점을 무효화시킨다.
4. 확산도를 감소시키기 위한 산화
웨이퍼 상에 저항이 개선된 막을 제공하는 것 이외에, 하기의 공정은 하부에 놓인 기판속으로 콘택 금속이 확산되는 것을 보다 방지하는 막을 가능케한다. 특히, 막은 알루미늄의 확산을 방지하도록 처리된다.
먼저, 재료층이 웨이퍼(114)의 상부 표면상에 인슈트로(즉, 층을 형성하는 동안 웨이퍼를 처리 챔버(112)로부터 제거하지 않고) 형성된다. 본 발명의 일 실시예에서, 막을 형성하기 위한 재료의 증착 및 순차적인 플라즈마 어닐링은 챔버(110A)에서 수행된다. 재료층은 열 CVD 공정을 이용하여 웨이퍼(114)의 상부 표면상에 증착될 수 있으며, 재료는 웨이퍼(114)의 상부 표면을 따른다. 증착 동안, 압력 제어 유니트(157)는 0.6 내지 1.2 Torr 사이로 처리 챔버내의 압력을 설정할 수 있으며, 램프(130)는 웨이퍼(114)의 온도를 360 내지 380℃ 사이로 설정할 수 있다.
본 발명의 일 실시예에서, 증착된 재료는 티타늄질화물(TiN)처럼, 이원 금속 질화물과 같은 장벽 재료일 수 있다. 본 발명의 선택적 실시예에서, 3원 금속 실리콘 질화물은 2원 금속 질화물 대신에 장벽 재료로서 사용될 수 있다. 증착된 재료는 50 내지 300 Å 두께, 바람직하게는 50 내지 100Å사이의 두께를 가질 수 있다.
일단 장벽 재료층이 증착되면, 이온 충돌 공정을 통해 어닐링된다. 웨이퍼 지지대(116)상에 놓여 있는 동안, 웨이퍼(116)는 샤워헤드(116)로부터 약 0.3 내지 0.8 인치일 수 있다. 바람직하게, 웨이퍼(114)는 샤워헤드(116)로부터 0.6 내지 0.7 인치 사이에 있다.
이온 충격은 샤워헤드(136)를 통해 처리 챔버(112)속으로 가스를 먼저 전달함으로써 달성된다. 본 발명의 일 실시예에서, 가스는 2:3 질소 대 수소비를 갖는 질소와 수소의 혼합물이며 약 400 sccm의 질소 흐름비로 처리 챔버(112)속으로 주입된다. 처리 챔버(112)내의 압력은 약 1.0 Torr로 설정되며, 웨이퍼 온도는 300 내지 400℃, 바람직하게는 360℃로 설정된다.
본 발명의 선택적 실시예에서, 가스는 3:1 내지 1:2 사이의 질소 대 수소 비를 갖는 가스로 이루어진다. 아르곤, 헬륨 또는 암모니아중 하나, 질소 및 수소의 조합을 함유하는 다른 가스가 사용될 수 있다.
다음 어닐링 공정에서, rf 소스(142)는 샤워헤드(136)와 웨이퍼 지지대(116)에 rf 신호를 공급하여 가스(206)는 양으로 대전된 이온을 포함하는 플라즈마(207)를 형성하게 된다. rf 소스(142)는 샤워헤드(136)와 웨이퍼 지지대(116)에 위상이 180도 차이가 나는 rf 신호를 생성하기 위하여, 매칭 네트워크(145)를 통하여 350㎑에서 350와트의 rf 전력을 공급할 수 있다. 전형적으로, 플라즈마는 10 내지 30초 동안 유지된다. rf 소스(142)는 1㎒ 이하의 다른 주파수에서 350와트의 rf 전력을 선택적으로 공급한다.
네거티브 바이어스가 웨이퍼(114)에 생성된다. 웨이퍼 지지대(116)에는 -100 내지 -400 볼트 사이, 일반적으로 -300볼트의 네거티브 바이어스가 제공되는 반면, 샤워헤드(136)에는 -100 내지 -400볼트 사이, 일반적으로는 -200볼트의 네거티브 바이어스가 제공된다. 처리 챔버(112)는 접지되고, 웨이퍼(114)의 네거티브 바이어스는 -100 내지 -400볼트, 일반적으로 -300볼트이며, 이는 이온 충돌 기간 동안 거의 일정하게 유지된다.
이온 충돌 동안, 플라즈마로부터 양으로 대전된 이온은 전압 증감에 의해 웨이퍼(114) 표면속으로 가속화되어 50 내지 200Å 사이의 깊이로 웨이퍼의 표면을 침투한다. 플라즈마(207)로부터 활성화된 중성 원자 입자가 웨이퍼(114)에 충격을 가할 수 있다.
이온 충돌은 장벽 재료의 증착된 층의 두께를 기판의 온도와 플라즈마 처리 시간 및 에너지에 따라서 20% 내지 50% 감소시킨다. 상기 설명된 바와 같이, CVD 증착 및 어닐링 처리는 원하는 두께로 재료층을 형성하기 위하여 50 내지 100Å 두께의 장벽 재료층을 이용하여 반복될 수 있다.
선택적으로, 웨이퍼(114)상의 재료의 증착 및 어닐링은 다수의 상이한 수단에 의해 수행될 수 있다. 미국 특허 제 08/339,521호("IMPROVED TITANIUM NITRIDE LAYERS DEPOSITED BY CHEMICAL VAPOR DEPOSITION AND METHOD OF MAKING"), 미국 특허 제 08/498,990호("BIASED PLASMA ANNEALING OF THIN FILMS"), 미합중국 특허 제 08/567,461호("PLASMA ANNEALING OF THIN FILMS"), 및 미국 특허 제 08/680,913호("PLASMA BOMBARDING OF THIN FILMS")에는 CVD 처리 및 플라즈마 어닐링의 사용에 의해 웨이퍼의 상부면상에 장벽재료층을 형성하는 방법이 개시되어 있다. 상기 특허출원들의 각각은 본 명세서에 참조되었다. 이들 출원에 의해 개시된 각각의 방법들은 웨이퍼상에 재료층을 형성하기 위하여 본 발명의 실시예에 사용될 수 있다.
본 발명의 일 실시예에서, 웨이퍼는 물리적 기상 증착을 수행할 수 있는 장치내에 놓여지고, 재료층은 종래의 스퍼터링 공정에 의해 형성된다. 본 발명의 선택적 실시예에서, 웨이퍼는 화학적 기상 증착을 수행할 수 있는 챔버내에 놓이고, 재료층은 부가적인 플라즈마 어닐링 없이 CVD 공정을 통해 형성된다.
집적회로의 제조에서, 콘택 금속으로서 알루미늄이 종종 사용된다. 알루미늄은 산소에 대한 친화력을 가지기 때문에, 알루미늄의 확산도는 산소가 풍부한 재료에서 감소될 수 있다. 따라서, 웨이퍼(114)상에 형성된 재료층은 재료에 산소를 주입하여 알루미늄 콘택 금속에 대하여 강화된 확산 장벽으로서 작용하도록 처리될 수 있다.
재료에 산소를 주입하기 위하여, 웨이퍼(114)상의 재료는 인슈트로(즉, 산화가 완료될 때까지, 재료층이 형성된 후에 처리 챔버(112)로부터 제거되지 않고) 산화된다. 따라서, 재료층을 형성하고 재료층을 산화시키는 전체 공정이 단일 챔버에서 인슈트로 수행될 수 있다. 재료의 입계가 산화되도록 산화가 수행되는 반면, 재료의 그레인 자체는 산화가 거의 일어나지 않는다.
재료 입계의 산화는 도 5에서 도시된 반도체 웨이퍼 처리 챔버(110A)의 사용을 통해 인슈트로 달성될 수 있다. 일단 재료층이 웨이퍼(114)상에 형성(증착 및 어닐링)되면, 웨이퍼(114)는 처리 챔버(112)내에 남게된다. 압력 제어 유니트(157)는 처리 챔버(112)내의 압력을 0.5 내지 1.0 Torr 사이로 설정한다. 웨이퍼(114) 온도는 300 내지 400℃, 바람직하게는 360℃로 설정된다.
재료층은 N2/O2 혼합물 또는 O2와 같은 산소 베어링 가스에 노출된다. 가스는 100-1000 sccm 사이의 흐름비로 샤워헤드(136)를 통해 처리 챔버(112)속으로 전달된다. 가스(208)는 질소와 산소를 포함하며 4:1의 질소 대 산소 혼합비를 갖는다. 다음, rf 소스(142)는 가스를 양으로 대전된 산소 이온을 함유하는 플라즈마로 변환시키기 위하여 매칭 네트워크(145)를 통해 웨이퍼 지지대(116)와 샤워헤드(136) 모두에 신호를 공급한다.
rf 소스(142)는 샤워헤드(136)와 웨이퍼 지지대(116)에서 위상이 180도 차이가 나는 rf 신호를 생성하기 위하여 약 20초 동안 매칭 네트워크(145)를 통하여 350㎑에서 350와트의 rf 전력을 공급한다. 샤워헤드(136), 웨이퍼 지지대(116) 및 웨이퍼(114)에는, 각각 어닐링 공정에 대해 상기 설명된 바와 같이, 네거티브 바이어스가 제공된다. 결과적으로, 양으로 대전된 산소 이온은 웨이퍼(114)를 향해 가속되고 재료층의 표면을 침투하여 재료의 입계에 부착된다.
일단 산화가 본 발명의 일 실시예에서 완료되면, 산화된 재료층은 산화된 티타늄질화물이 된다. 산화된 티타늄질화물은 알루미늄과 같이 산소에 대해 친화력이 있는 콘택 금속에 강화된 확산 장벽으로서 동작할 수 있다. 선택적으로, 강화된 확산 장벽은 재료층이 또다른 2원 금속 질화물(MxNy)이나 또는 3원 금속 실리콘 질화물(MxSiyNz)(여기서 M은 Ti, Zr, Hf, Ta, Mo, W, 및 다른 금속)인 경우 본 발명에 따라서 형성될 수 있다.
본 발명의 선택적 실시예에서, 재료의 열 산화를 수행하기 위해 동일한 반도체 웨이퍼 처리 챔버(110A)가 이용된다. 산소, 오존, 공기 또는 물과 같은 산소 베어링 가스는 100 내지 1000 sccm 사이의 흐름비로 샤워헤드(136)를 통하여 처리 챔버(112)내로 전달된다. 이어서 램프(130)는 300 내지 400℃ 사이의 온도로 웨이퍼(114)를 가열하며, 처리 챔버내의 압력은 0.5 내지 1000 Torr, 바람직하게는 1.0 Torr로 설정된다.
결과적으로, 산소 베어링 가스의 산소는 장벽 재료층의 표면을 침투하여 장벽 재료의 입계에 부착된다. 장벽 재료 입계를 산화시키는 방법중 하나는 본 명세서에서 참조되는 Ngan 등의 미국 특허 제 5,378,660호("BARRIER LAYERS AND ALUMINUM CONTACTS")에 개시되어 있다. 일단 재료층(200)이 형성되고 산화되면, 웨이퍼(114)는 처리 챔버(112)로부터 제거된다.
웨이퍼(114)상에서 재료층의 형성 및 산화가 도 5의 반도체 웨이퍼 처리 챔버(110A)내에서 수행되는 것이 개시되었지만, 공정은 챔버(110A)내에서 수행되는 것에 한정되지 않는다. 공정은 도 16 및 17에 각각 도시된 챔버(110B 및 110C)와 같이, 본 발명에 따라 인슈트 형성 및 산화 공정을 수행하도록 제공되는 임의의 반도체 웨이퍼 처리 챔버에서 수행될 수도 있다.
통상적으로, 확산 장벽은 콘택 금속의 확산에 대해 보다 뛰어난 보호를 제공하도록 두껍게 만들어진다. 본 발명의 실시예의 결과로서, 확산 장벽은 콘택 금속의 확산을 방지하도록 두껍게 만들어지지 않았다. 본 발명의 실시예에서, 장벽 재료의 산화는 알루미늄과 같이 산소에 대해 친화력을 갖는 콘택 금속의 확산도를 감소시킨다. 이처럼 콘택 금속이 티타늄질화물과 같은 산화된 장벽 재료층속으로 확산되기 시작하면, 콘택 금속은 장벽 재료의 입계에 부착되는 산소 이온과 결합한다. 결과적으로, 콘택 금속은 확산 장벽의 아래에 놓인 영역에 도달할 수 없다.
도 43(a)의 차트는 본 발명에 따라 장벽 재료층이 증착되고 플라즈마 어닐링된 후, 산화되지는 않은, 웨이퍼의 상이한 깊이에서의 화학적 조성을 나타낸다. 도 43(b)는 본 발명에 따라 장벽 재료층이 증착되고 플라즈마 어닐링되고 산화된 후에, 웨이퍼의 상이한 깊이에서의 화학적 조성을 나타내는 차트를 포함한다.
이들 각각의 차트는 티타늄질화물의 장벽층에 의해 중첩된 실리콘 기판을 갖는 웨이퍼로부터 취해진 데이터를 나타낸다. 웨이퍼는 오거 전자 분광기에 의해 프로브 검사된다. 각각의 차트는 웨이퍼의 상이한 깊이에서 웨이퍼내의 상이한 화학제품의 원자 농도를 나타낸다. 두 차트를 비교함으로써 알 수 있는 바와 같이, 장벽 재료를 이루는 웨이퍼의 상부의 산소 레벨은 비산화된 장벽 재료(도 43(a))에서 보다 산화된 장벽 재료에서 상당히 높다.
장벽 재료에서의 산소의 존재는 알루미늄과 같은 콘택 금속이 장벽 재료내의 산소 이온과 결합함으로써 확산도를 크게 감소시킨다. 따라서, 산화된 장벽 재료(도 43(a))는 알루미늄과 같은 콘택 금속과, 비산화된 장벽 재료(도 43(a)) 보다는 하부에 놓인 실리콘 기판 사이에 보다 양호한 확산 장벽을 제공한다.
부가적으로, 본 발명의 실시예에 의해 형성된 확산 장벽의 시트 저항은 산화 공정에 의해 용인할 수 없게 되지는 않는다. 도 44는 이러한 사실을 나타내는 테이블이다. 테이블에 도시된 바와 같이, 본 발명에 따라 증착되고 플라즈마 어닐링되지만 산화되지 않는 200Å의 티타늄질화물 장벽 재료층은 410 Ω/sq.의 시트 저항과 2.2%의 시트 저항 균일 표준 편차를 가질 수 있다. 이러한 장벽 재료층의 저항은 820 μΩ-cm이다. 본 발명에 따라서 증착되고, 플라즈마 어닐링되고, 20초 동안 산화된 200Å의 티타늄질화물 장벽 재료층은 단지 630 Ω/sq.의 시트 저항과 3.7%의 시트 저항 균일 표준 편차를 가질 수 있다. 이러한 장벽 재료층의 저항은 1260μΩ -cm이다.
도 44의 테이블은 300Å의 티타늄질화물 장벽 재료층에 대한 시트 저항을 나타낸다. 본 발명에 따라 증착되고 플라즈마 어닐링된 후에, 300Å의 티타늄질화물 장벽재료층은 235Ω/sq.의 시트 저항과 2.0%의 시트 저항 균일 표준 편차를 가질 수 있다. 본 발명에 따라 증착, 플라즈마 어닐링 및 20초 동안의 산화 후에, 300Å의 티타늄질화물 장벽 재료층은 250Ω/sq.의 시트 저항과 2.7%의 시트 저항 균일 표준 편차를 가질 수 있다. 따라서, 300Å의 비산화된 장벽 재료층은 705 μΩ-cm의 저항을 갖는 반면, 300Å의 산화된 장벽 재료층은 단지 750 μΩ-cm의 저항을 가질 수 있다.
도 44에서의 테이블에서 나타나는 비산화 및 산화된 티타늄질화물 장벽 재료층의 상대적 유용성은 다음과 같이 평가되었다. 1,000Å의 알루미늄층은 비산화된 또는 산화된 티타늄질화물 장벽층으로 이루어진 상부 표면을 갖는 웨이퍼상에 증착된다. 웨이퍼상에 증착된 후에, 알루미늄은 550℃에서 1시간 동안 퍼니스(furnace)에서 어닐링된다. 비산화된 200Å 및 300Å의 티타늄질화물 장벽 재료층을 갖는 웨이퍼는 웨이퍼의 기판속으로 알루미늄의 확산으로 심한 결함을 갖게 된다. 본 발명에 따라 증착되고 플라즈마 어닐링되고 산화된 200Å 및 300Å의 티타늄질화물 장벽 재료층을 갖는 웨이퍼는 각각 알루미늄의 확산으로부터 결함이 없거나 미미한 결함을 갖는다.
도 43(a), 43(b) 및 44에서의 데이터는 본 발명의 실시예로부터 달성될 수 있는 하나의 가능한 세트이다. 도면에 개시된 결과는 동일한 또는 순차적으로 동일한 결과를 달성하기 위해 본 발명의 실시예를 제한하는 것을 의미하는 것은 아니다.
5. 확산도를 감소시키기 위한 실리콘 농축
본 발명의 또다른 실시예에서, 산화 단계는 실리콘 스터핑 과정으로 대체된다. 실리콘 스터핑 과정은 기판 위에 놓인 티타늄질화물과 같은 재료층에서 구리와 같은 콘택 금속의 확산도를 감소시킨다. 증착된 티타늄질화물의 입계를 채우기 위해 질소와 결합하려는 실리콘 특성은 티타늄질화물의 장벽 특성의 강화를 조장하는 메커니즘이다.
본 발명에 따르면, 웨이퍼상에 티타늄질화물과 같은 재료의 증착 및 어닐링은 산화 단계를 포함하는 공정에 대해 상기 설명된 것과 동일한 방식으로 수행된다. 바람직하게, 100Å의 티타늄질화물층이 증착된다. 질소와 수소의 혼합물을 포함하는 플라즈마를 이용한 재료 어닐링 후에, 티타늄질화물층의 두께는 대략 50Å이다.
티타늄질화물의 증착 및 어닐링은 챔버(110A, 110B 또는 110C) 중 어느 하나에서 수행될 수 있다. 선택적으로, 증착 및 어닐링 단계를 수행할 수 있는 챔버 또는 챔버 세트가 사용될 수 있다. 챔버(110A, 110B 또는 110C)중 하나가 사용되는 경우, 실리콘 스터핑은 증착 및 어닐링과 동일한 챔버에서 수행될 수 있다. 결과적으로, 전체 실리콘 스터핑 공정은 인슈트로 수행될 수 있다.
증착 및 어닐링 후에, 실리콘 스터핑은 어닐링된 티타늄질화물을 실란(SiH4)에 노출시킴으로써 수행된다. 실란은 약 30초 동안 30 sccm의 흐름비로 처리 챔버(110A)로 흘러 들어간다. 실란 노출 동안, 챔버 압력은 1.2 Torr로 설정되고, 웨이퍼 지지대(116)는 420℃의 온도로 가열되며, 질소는 140sccm의 흐름비로 챔버(110A)속으로 흘러 들어간다. 200sccm의 아르곤 정화가스의 흐름이 이용된다. 실란에 대한 노출에 이어 챔버(110A) 및 전달 라인으로부터 잔류하는 SiH4를 제거하기 위한 철저한 정화가 이루어진다.
노출 동안, 증착된 재료의 입계를 채우도록 실리콘이 티타늄질화물과 결합한다. 스터핑된 실리콘은 구리와 같이 증착된 콘택 금속의 추후 확산을 방지한다.
티타늄질화물 재료의 증착, 어닐링, 및 실리콘 스터핑 단계는 제조되는 막이 원하는 두께를 가질때까지 연속적으로 반복된다. 200Å막을 제조하는데 있어, 증착, 어닐링, 및 티타늄질화물의 노출은 전체 3회 반복적으로 수행되어, 100Å의 티타늄질화물층이 각각 증착된다. 결과적으로, 150Å의 두께를 갖는 실리콘이 스터핑된 티타늄질화물이 형성된다. 200Å의 원하는 두께에 이르도록, 최종 100Å의 티타늄질화물 캡층이 50Å의 두께로 증착되고 어닐링된다. 티타늄질화물의 캡층은 상기한 바와 같이 질소와 수소를 포함하는 플라즈마를 이용하여 어닐링된다. 최종 증착되고 어닐링된 재료의 캡층은 실란에 노출되지 않는다.
증착되고 어닐링된 재료의 최종 섹션은 산소에 대한 실란의 친화력 때문에 실란에 노출되지 않는다. 실리콘이 실란에 대한 노출을 통해 티타늄질화물 막의 최종 표면 캡속으로 주입되는 경우, 막의 저항은 용인할 수 없게 높아진다. 티타늄질화물의 어닐링된 층으로 막을 캡핑(capping)한 후에, 막의 저항은 약 520μΩ-cm이다. 티타늄질화물의 상부층이 실란에 노출되는 경우, 막의 저항은 더 높아질 수 있다.
러더포드 후방산란 분광은 본 발명에 따라 실리콘으로 스터핑된 막이 5 원자%의 Si 함량, 35.2 원자%의 Ti 함량, 52.8 원자%의 N 함량 및 7 원자%의 H 함량의 프로파일을 갖는다는 것을 나타낸다. 본 발명에 따라 형성된 막의 오거 깊이 프로파일은 도 45에 도시된다. 오거 깊이 프로파일은 티타늄질화물에 의해 캡핑된 재료를 포함하는 150Å의 실리콘과 일치하는 변동(oscillating) 실리콘 함량을 갖는 균일한 질소 및 티타늄 함량을 도시한다.
상기 측정 및 과정은 실리콘 스터핑이 본 발명에 따라 어떻게 수행되는지를 한정하지 않은 예로서 제공된 것임을 주지해야 한다. 본 발명의 선택적 실시예에서, 기판상에 증착된 재료층의 어닐링 및 재료의 실란 노출 단계는 상호교환될 수 있다. 결과적으로, 티타늄질화물과 같이 증착된 재료는 실리콘 스터핑을 위하여 먼저 실란에 노출되고 재료의 저항을 감소시키기 위하여 플라즈마를 이용하여 어닐링된다. 부가적으로, 화학적 기상 증착 이외에 스퍼터링과 같은 증착 공정이 사용될 수도 있다.
선택적인 실리콘 스터핑에 따라, 티타니아 실리카 카보 나이트라이드(TiSiCN)와 같은 3원 금속 실리콘 질화물 재료가 티타늄질화물 재료 대신에 증착될 수 있다. 증착된 실리콘이 풍부한 재료는 저항을 감소시키기 위하여 어닐링된다. 앞서 개시된 공정처럼, 증착 및 어닐링은 원하는 두께를 갖는 막을 형성하기 위하여 반복적으로 수행될 수 있다.
본 발명의 일 실시예에 따라서, 웨이퍼는 증착 공정을 수행할 수 있는 챔버에 위치된다. 챔버는 실리콘이 풍부한 막을 인슈트로 형성할 수 있는 챔버(110A, 110B, 또는 110C)중 하나일 수 있다. 선택적으로, 상이한 챔버 또는 챔버 세트가 실리콘이 풍부한 막을 형성하는 다음 단계를 수행하는데 사용될 수 있다.
일단 웨이퍼가 챔버내에 위치되면, 티타니아 실리카 카보 나이트라이드(TiSiCN) 재료가 웨이퍼상에 증착된다. 증착은 TDMAT를 이용하는 종래의 열 CVD를 사용하여 수행될 수 있다. 실리콘을 주입하기 위하여, 다량의 실란이 챔버속으로 흘러 들어간다. TDMAT를 이용하여 CVD로 티타늄질화물을 증착하는 경우 사용되는 양과 비교할 때 동량의 질소 희석물(dilutant)이 보유된다.
증착을 수행함에 있어서, 챔버 압력은 1.2 Torr로 설정되며, 웨이퍼 지지대 온도는 420℃로 설정되며, 실란, He/TDMAT, 및 질소 희석물은 각각 10sccm, 70sccm, 및 90sccm의 흐름비로 챔버내로 흘러 들어간다. 아르곤 정화는 200 sccm의 흐름비로 수행된다. 증착은 두께가 100Å 두께의 재료층을 형성하기 위하여 32초 동안 수행될 수 있다. 티타늄질화물의 화학적 기상 증착에서, 실란은 사용되지 않으며 질소 흐름비는 100 sccm이다.
증착에 이어 산소 스터핑을 포함하는 공정에 대해 상기 설명된 바와 같이, 질소 및 수소의 플라즈마를 이용한 TiSiCN의 어닐링이 이루어진다. 어닐링은 증착된 재료가 100Å의 초기 두께를 가지고 50Å 두께의 재료층이 요구되는 경우 20초 동안 이루어지는 이온 충돌을 포함한다. 증착 및 어닐링은 원하는 두께를 갖는 막을 형성하기 위하여 연속적으로 반복될 수 있다. 본 발명의 일 실시예에서는, 200Å의 막이 요구된다. 100Å의 TiSiCN이 증착되고 어닐링되어 50Å의 재료층이 된다. 100Å의 TiSiCN 증착 및 어닐링은 요구되는 200Å의 막을 얻기 위하여 전체 4회 수행된다.
일 예로서, 러더포드 후방산란 분광은 15 원자%의 Si, 25.3 원자%의 Ti, 49.7 원자%의 N, 및 10 원자%의 H를 함유하는 200Å막을 나타낸다. 막의 오거 깊이 프로파일은 도 46에 도시되어 있다. 오거 깊이 프로파일은 약 5원자%의 낮은 탄소 함량 및 1 원자%의 산소 함량을 갖는 균일한 조성을 나타낸다. 막의 저항은 2,400 μΩ-cm이다. 도 47은 실리콘 스퍼핑을 이용하여 형성되는 200Å의 막과 티타니아 실리카 카보 나이트라이드를 증착시킴으로써 형성되는 200Å의 막의 조성과 저항의 비교를 도시한다.
높은 저항은 확산 장벽으로서 동작하기 위하여 실리콘이 풍부한 막을 얻는데 초래되는 선택안(trade-off)이다. 1,000μΩ-cm의 저항은 확산 장벽에 대해 수용 가능하다. 증착 단계에서 사용되는 실란의 양은 막의 보다 저항을 보다 낮추기 위해 감소될 수 있다. 최상의 저항은 상기 설명된 바와 같이, 증착 및 어닐링 후에, 실리콘을 재료층속으로 스터핑함으로써 달성된다. 그러나, 실리콘이 스터핑된 확산 장벽은 실리콘을 함유한 재료를 증착시킴으로써 구성되는 막과 같이 구리 확산에 대한 강한 억제제(deterant)로서 제공되지는 않는다. 예를 들면, 티타늄질화물과 같은 실리콘이 스퍼팅된 2원 금속 질화물은 TiSiCN과 같은 3원 금속 실리콘 질화물을 증착시킴으로써 구성된 막 뿐만 아니라 구리의 확산을 방지하지 않는다. 집적 회로 제조업자는 막을 제조하는데 있어 제조업자의 요구조건을 가장 충족시키는 실리콘 농축의 방법을 선택할 수 있다.
상기 개시된 실리콘 농축 과정에서 이용되는 증착 공정은 다양할 수 있다는 것을 주지해야 한다. 화학적 기상 증착 대신에, 스퍼터링과 같은 다른 증착 공정이 사용될 수 있다. TiSiCN 이외의 3원 금속 실리콘 질화물이 본 발명의 실시예에서 사용될 수도 있다.
또한, 상기 개시된 어닐링 단계는 질소 및 수소만으로 이루어지는 플라즈마를 이용하는 것으로 제한되지 않는다. 증착된 재료의 저항을 보다 낮추는 다른 플라즈마 조성물이 사용될 수도 있다. 이러한 플라즈마의 일예는 질소, 수소, 및 아르곤을 함유하는 상기 개시된 것 중 하나다. 또한 순차적인 어닐링이 이용될 수도 있다.
실란에 노출시킴으로써 실리콘 스터핑을 포함하는 공정에 있어서, 노출 단계는 열적으로 활성화하는 것으로 제한되지 않는다. 본 발명의 선택적 실시예에서, 실리콘 이온을 함유하는 플라즈마는 실리콘이 풍부한 가스를 활성화시키는 rf 신호에 의해 발생될 수 있다. 실리콘 스터핑될 재료를 포함하는 웨이퍼는 재료속으로의 실리콘 충돌을 강화시키기 위해 바이어스될 수도 있다. 플라즈마를 이용하여 실리콘 스터핑을 수행할 때, 실리콘 스터핑은 저항을 감소시키기 위해 재료의 어닐링 단계 전후에 수행될 수도 있다.
C. 프로세서 제어 막 형성
재료를 증착, 어닐링, 산화 및 실리콘 스터핑하는 상기 개시된 공정 단계는 프로세서에 기초한 제어 유니트에 의해 제어되는 챔버에서 수행될 수 있다. 도 48은 이러한 수행에 있어 이용될 수 있는 제어 유니트(600)를 도시한다. 제어 유니트는 프로세서 유니트(605), 메모리(610), 대용량 저장 장치(620), 입력 제어 유니트(670) 및 디스플레이 유니트(650)를 포함하며, 모두 제어 유니트 버스(625)에 연결되어 있다.
프로세서 유니트(605)는 메모리내에 저장된 명령을 수행할 수 있는 마이크로프로세서 또는 다른 엔진일 수 있다. 메모리(610)는 하드 디스크 드라이브, 랜덤 액세스 메모리("RAM"), 판독 전용 메모리("ROM"), RAM과 ROM의 조합물 또는 다른 메모리로 구성될 수 있다. 메모리(610)에는 상기 개시된 공정 단계의 수행이 용이하도록 프로세서 유니트(605)를 동작시키는 명령이 내장되어 있다. 메모리(610)내의 명령은 프로그램 코드 형태일 수 있다. 프로그램 코드는 다수의 프로그래밍 언어중 하나를 따를 수 있다. 예를 들어, 프로그램 코드는 C+, C++, BASIC, 파스칼, 또는 다수의 다른 언어로 기록될 수 있다.
대용량 저장 장치(620)는 데이터 및 명령을 저장하며, 자기 디스크 또는 자기 테이프와 같은 프로세서 판독가능 저장 매체로부터의 데이터 및 명령을 검색한다. 예를 들어, 대용량 저장 장치(620)는 하드 디스크 드라이브, 플로피 디스크 드라이브, 테이프 드라이브 또는 광 디스크 드라이브일 수 있다. 대용량 저장 장치(620)는 프로세서 유니트(605)로부터 수신하는 방향에 응답하여 명령을 저장하고 검색한다. 대용량 저장 장치(620)에 의해 저장되고 검색된 데이터 및 명령은 상기 설명된 공정 단계를 수행하는 프로세서 유니트(605)에 의하여 이용된다. 먼저 데이터 및 명령은 매체로부터 대용량 저장 장치(620)에 의하여 검색된 다음 프로세서 유니트(605)에 이용되도록 메모리(610)로 전달될 수 있다.
디스플레이 유니트(650)는 프로세서 유니트(605) 제어하에서 그래픽 디스플레이 및 문자숫자식 형태로 챔버 조작자에게 정보를 제공한다. 입력 제어 유니트(670)는 키보드, 마우스 또는 라이트 펜과 같은 데이터 입력 장치를 제어 유니트(600)에 연결하여 챔버 조작자의 입력이 수신되도록 한다.
제어 유니트 버스(625)는 제어 유니트 버스(625)에 연결된 모든 장치 사이에 데이터 및 제어 신호를 전달한다. 제어 유니트 버스가 제어 유니트(600)내의 장치들을 직접 연결하는 단일 버스로 도시되어 있지만, 제어 유니트 버스(625)는 버스들의 집합체일 수 있다. 예를 들어, 디스플레이 유니트(650), 입력 제어 유니트(670) 및 대용량 저장 장치(620)는 입력-출력 주변 버스에 연결될 수 있는 반면, 프로세서 유니트(605) 및 메모리(610)는 로컬 프로세서 버스에 연결될 수 있다. 로컬 프로세서 버스 및 입력-출력 주변 버스는 제어 유니트 버스를 형성하도록 서로 연결될 수 있다.
제어 유니트(600)는 기판상에 막을 형성하는데 사용되는 챔버의 부재에 연결된다. 이들 부재 각각은 제어 유니트 버스(625)에 연결되어 제어 유니트(600)와 부재 사이의 통신을 용이하게 한다. 이들 부재는 가스 패널(52), 램프(130)와 같은 가열 부재, 압력 제어 유니트(157), rf 소스 또는 소스들(62, 142, 143, 144) 및 챔버의 온도 검출 장치(140)를 포함한다. 본 발명의 일 실시예에서, 제어 유니트(600)는 챔버(110A, 110B, 110C)에서 요구되는 가스 패널 제어기(50)이다.
제어 유니트(600)는 부재에 신호를 제공하며, 상기 신호는 부재가 기판 상에 재료의 증착, 어닐링, 산화 및 실리콘 스터핑하는 상기 개시된 공정 단계에 대하여 설명한 동작을 수행하게 한다. 또한 제어 유니트(600)는 이들 부재로부터의 신호를 수신하여 전술한 공정 단계들의 수행을 어떻게 제어하는지를 결정한다. 예를 들어, 제어 유니트(600)는 램프(130)가 챔버에 제공하여야 하는 열량을 결정하기 위하여 온도 검출 장치(140)로부터 신호를 수신한다.
도 49는 메모리(610)로부터 검색되는 프로그램 코드 명령에 응답하여 프로세서 유니트(605)에 의하여 수행될 수 있는 공정 단계의 시퀀스를 도시한다. 기판 상에 막을 형성하기 시작함에 따라, 증착 단계(700)가 수행된다. 증착 단계(700)에서, 프로세서 유니트(605)는 메모리(610)로부터 검색된 명령을 수행한다. 이들 명령의 수행은 챔버의 부재가 전술한 바와 같이 기판상에 재료층을 증착하도록 동작하게 한다. 예를 들어, 프로세서 유니트(605)는 검색된 명령에 응답하여, 가스 패널이 챔버에 전구체 가스를 제공하고, 램프(130)가 챔버를 가열하고 압력 제어 유니트(157)가 챔버의 압력을 설정하게 한다.
일단 증착 단계(700)가 완료되면, 메모리(610)로부터 검색된 명령은 챔버의 부재가 전술한 어닐링 과정중 하나인 어닐링 단계(701)를 수행하도록 프로세서 유니트(605)를 지시한다. 어닐링은 질소, 질소와 수소의 혼합물, 또는 질소 혼합물중 하나, 수소 및 아르곤과 같은 다른 가스의 플라즈마 어닐링을 포함한다. 선택적으로 어닐링 단계(701)는 전술한 바와 같이 순차적 어닐링이 수행될 수 있다.
어닐링 단계(701)가 완료된 후에, 산화 결정 단계(702)가 수행되며, 여기서 제어 유니트(600)는 산화 공정 단계가 수행되어야 하는지를 결정한다. 산화가 수행되지 않으면, 실리콘 스터핑이 수행되어야 하는지를 프로세서 유니트(605)가 결정하도록 단계(703)에서 메모리(610)로부터 명령이 검색된다. 실리콘 스터핑이 수행되지 않는다면, 제어 유니트(600)는 단계(706)에서 다른 증착이 수행되어야 하는지를 결정한다. 이미 증착된 재료가 원하는 막 두께와 동일한 두께를 가지지 않으면, 증착이 수행된다. 원하는 막 두께에 도달하면, 기판상의 막 형성 공정은 완료된다. 그렇지 않으면, 새로운 증착 단계(700)가 수행된다.
산화 결정 단계(702)에서 산화가 수행되어야 한다고 결정되면, 프로세서 유니트(605)는 산화 단계(704)를 수행한다. 산화 단계(704)에서, 검색된 명령은 프로세서 유니트(605)가 챔버의 부재가 증착된 재료를 산화시키는 전술한 처리 단계를 수행하기에 필요한 동작을 수행하게 한다. 산화는 플라즈마를 기초로 하거나 또는 열에 의하여 발생될 수 있다. 산화 단계(704)가 완료되면, 프로세서 유니트(605)는 새로운 증착 단계(700)가 단계(706)에서 수행되어야 하는지를 결정한다.
단계(703)에서 실리콘 스터핑이 수행되어야 한다고 결정되면, 프로세서 유니트(605)는 실리콘 스터핑 단계(705)를 수행한다. 프로세서 유니트(605)는 메모리(610)에서 실리콘 스터핑 명령을 수신하고 검색한다. 이들 명령에 응답하여, 프로세서 유니트(605)는 전술한 실리콘 스터핑 공정이 수행되도록 챔버의 부재를 동작시킨다. 실리콘 스터핑은 에너지가 열적으로 주입된 실란 가스에 증착된 재료를 노출시킴으로써 달성될 수 있다. 선택적으로, 실리콘 스터핑은 rf신호를 이용하여 플라즈마를 발생시킴으로써 생성된 실리콘 이온을 포함하는 환경에 증착된 재료를 노출시킴으로써 이루어질 수 있다. 실리콘 스터핑 단계(705)가 완료하면, 증착 단계(700)가 반복된다.
도 50은 메모리(610)로부터 검색된 프로그램 코드 명령에 응답하여 프로세서 유니트(605)에 의하여 수행될 수 있는 선택적인 처리 단계의 시퀀스를 도시한다. 이들 공정 단계의 시퀀스는 도 49에 도시된 것과 동일한 단계를 포함한다. 그러나, 단계의 순서는 바뀌어서 실리콘 스터핑 단계(705)는 어닐링 단계(701) 이전에 수행된다.
증착 단계(700)가 수행되자마자, 프로세서 유니트(605)는 단계(703)에서 실리콘 스터핑이 수행되어야 하는지를 결정하기 위한 명령을 수행한다. 실리콘 스터핑이 수행되어야 하면, 실리콘 스터핑 단계(705)가 수행되고 다음에 어닐링 단계(701)가 수행된다. 그렇지 않으면, 어닐링 단계(701)가 수행된다. 어닐링 단계(701) 후에, 프로세서 유니트(605)는 단계(702)에서 산화가 수행되어야 하는지를 결정한다. 만약 산화가 수행되어야 한다면, 산화 단계(704)가 수행된다. 그렇지 않으면, 단계(706)에서, 새로운 증착이 수행되어야 하는지가 결정된다. 단계(706)에서의 결정은 또한 산화 단계(704)가 완료되면 이루어진다. 새로운 증착이 요구되면, 증착 단계(700)가 수행된다. 그렇지 않으면, 막 형성 공정은 완료된다.
본 발명이 특정 바람직한 실시예를 기초로 설명되었지만, 여러 가지 변형 및 변경은 첨부된 청구범위에 특정된 바와 같이 본 발명의 사상 및 범위를 벗어나지 않고 당업자에게 자명하다.
본 발명에 따라 알루미늄 또는 구리와 같은 콘택 재료의 확산을 방지하는데 있어 강화된 능력을 가지는 컨포멀하고 얇은 확산 장벽을 구성할 수 있고, 확산 장벽이 전류 흐름에 대한 우수한 경로를 형성하도록 낮은 저항을 갖는 확산 장벽을 설계할 수 있다.
도 1은 확산 장벽을 포함하는 집적 회로의 콘택 플러그를 도시한 도.
도 2는 확산 장벽에 의해 차단되는 집적 회로의 콘택 홀을 도시한 도.
도 3(a)는 화학적 기상 증착 챔버를 도시한 도.
도 3(b)는 도 3(a)에 도시된 챔버에 대한 웨이퍼 지지대 및 지지 아암을 도시한 도.
도 4는 멀티챔버 처리 장치를 도시한 도.
도 5는 본 발명에 따른 웨이퍼 처리 챔버의 제 1 실시예.
도 6은 도 5에 도시된 웨이퍼 지지대 및 지지 아암에 대한 세로방향 단면도.
도 7은 지지 아암이 웨이퍼 지지대를 지지하는 지점에서 도 6에 도시된 지지 아암의 확대 단면도.
도 8은 도 7의 라인 6-6을 따른 부분 단면도.
도 9(a)는 도 6에 도시된 지지 아암의 상부도.
도 9(b)는 도 9(a)의 라인 7-7을 따른 세로방향 단면도.
도 10(a)는 도 6에 도시된 지지 아암의 열전쌍 절연체의 평면도.
도 10(b)는 도 10(a)의 라인 8-8을 다른 세로방향 단면도.
도 11(a)는 도 6에 도시된 지지 아암에서 rf 전력 스트립 절연체의 평면도.
도 11(b)는 도 11(a)에 도시된 절연체의 부분 정면도.
도 12는 도 6에 도시된 지지 아암의 하부 유지 플레이트의 평면도.
도 13은 도 6에 도시된 지지 아암의 고정 단부를 상세히 도시한 단면도.
도 14는 도 6에 도시된 지지 아암에 배치된 rf 전력 스트립의 접속기를 도시한 도.
도 15(a)-15(c)는 도 5에 도시된 매칭 네트워크의 실시예.
도 16은 본 발명에 따른 반도체 웨이퍼 처리 챔버의 선택적 실시예를 도시한 도.
도 17은 본 발명에 따른 반도체 웨이퍼 처리 챔버의 변형예를 도시한 도.
도 18은 종래의 증착 공정을 사용함으로써 증착된 티타늄질화물막에 대한 시트 저항 대 시간의 그래프.
도 19는 종래의 증착 공정을 이용하여 실리콘 웨이퍼상에 증착된 티타늄질화물막의 러더포드 후방산란 스펙트럼을 도시한 도.
도 20은 테이블 Ⅰ을 도시한 도.
도 21은 테이블 Ⅱ를 도시한 도.
도 22는 테이블 Ⅲ을 도시한 도.
도 23은 NF3 가스 흐름으로 인한 화학적 기상 증착을 사용하여 증착된 티타늄질화물막의 러더포드 후방산란 스펙트럼을 도시한 도.
도 24는 본 발명에 따른 티타늄질화물막의 오거 스퍼터 분석 그래프.
도 25는 테이블 Ⅳ를 도시한 도.
도 26은 본 발명에 따른 또다른 티타늄질화물막의 오거 표면 스펙트럼을 도시한 도.
도 27은 도 26의 티타늄질화물막의 다양한 원소의 원자 농도 그래프.
도 28은 제어 티타늄질화물막 원소의 오거 표면 스펙트럼을 도시한 도.
도 29는 도 28의 제어 티타늄질화물막의 다양한 원소의 원자 농도 그래프.
도 30은 본 발명에 따른 또다른 티타늄질화물막 원소의 오거 표면 스펙트럼을 도시한 도.
도 31은 도 30의 티타늄질화물막의 다양한 원소의 원자 농도 그래프.
도 32는 테이블 Ⅴ를 도시한 도.
도 33은 본 발명에 따라 형성된 막에 의한 산소 흡수도를 도시한 도.
도 34(a)-34(c)는 본 발명에 따라 형성된 막의 유기 탄소 함량의 감소를 도시한 도.
도 35(a)-35(b)는 본 발명에 따라 형성된 비아 및 살리사이드 콘택에서의 개성된 막 저항을 도시한 도.
도 36은 다른 수의 증착 및 플라즈마 처리 사이클을 사용하여 형성된 막 저항을 도시한 도.
도 37은 플라즈마 처리 압력의 함수로서 막 저항 및 바이어스 전압을 도시한 도.
도 38(a)은 막 저항에 대한 주파수 및 어닐링 기간의 효과를 도시한 도.
도 38(b)는 막 저항에 대한 어닐링 기간 효과의 또다른 예를 도시한 도.
도 39(a)-39(b)는 티타늄질화물층의 증착 및 어닐링을 연속적으로 수행함으로써 형성된 티타늄질화물막에 대한 오거 전자 분광 깊이 프로파일을 도시한 도.
도 40은 종래의 화학적 기상 증착을 사용하여 실리콘 웨이퍼상에 증착된 1,000Å 티타늄질화물층의 x-레이 회절 스침각(glancing angle) 스캔을 도시한 도.
도 41은 본 발명에 따라 실리콘 웨이퍼상에 증착되고 어닐링된 1,000Å 티타늄질화물층의 x-레이 회절 스침각 스캔을 도시한 도.
도 42는 테이블 Ⅵ을 도시한 도.
도 43(a)-43(b)는 본 발명의 일실시예에 따라 각각 형성된 비산화 및 산화된 확산 장벽의 화학적 조성을 도시한 도.
도 44는 본 발명의 일실시예에 따라 형성된 확산 장벽을 저항 특성을 도시한 도.
도 45는 본 발명에 따라 실리콘 스터핑 사용하여 형성된 막의 오거 깊이 프로파일을 도시한 도.
도 46은 본 발명에 따라 실리콘을 함유한 재료를 증착함으로써 형성된 막의 오거 깊이 프로파일을 도시한 도.
도 47은 도 45 및 도 46에 도시된 막의 저항 및 조성의 비교를 도시한 도.
도 48은 본 발명에 따라 기판상에 막을 형성하는데 사용되는 챔버를 제어하기 위한 제어 유니트를 도시한 도.
도 49는 본 발명의 일 실시예에서 도 48의 제어 유니트에 의해 수행된 동작 시퀀스를 도시한 도.
도 50은 본 발명의 선택적 실시예에서 도 48의 제어 유니트에 의해 수행되는 동작 시퀀스를 도시한 도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 확산 장벽 101 : 기판
103 : 콘택홀 105 : 실리콘 기판 전도 지역
114 : 웨이퍼 116 : 웨이퍼 지지대
118 : 지지 플레이트 120 : 자유 단부
122 : 지지 아암 126 : 수직 이동 스템
128 : 이동 메커니즘 136 : 샤워헤드
142 : rf 소스 152 : 열전쌍
160 : 절연체

Claims (45)

  1. 반도체 웨이퍼상에 막을 형성하는 CVD 방법으로서,
    (a) 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계;
    (b) 상기 (a)단계에 이어 상기 재료층의 저항을 감소시키기 위해 상기 재료층을 플라즈마 어닐링하는 단계; 및
    (c) 상기 (b)단계에 이어 상기 재료층을 산화시키는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  2. 제 1 항에 있어서, 상기 (a)단계, (b)단계 및 (c)단계는 단일 챔버에서 모두 수행되는 것을 특징으로 하는 CVD 방법.
  3. 제 2 항에 있어서, 상기 웨이퍼는 상기 (a)단계를 시작하기 이전에 상기 챔버에 배치되며, 상기 (c)단계가 완료될 때까지 상기 챔버로부터 제거되지 않는 것을 특징으로 하는 CVD 방법.
  4. 제 2 항에 있어서, 상기 (c)단계는,
    상기 재료층을 산소 이온을 함유하는 플라즈마 환경에 노출시키는 단계; 및
    상기 플라즈마 환경으로부터의 상기 산소 이온이 상기 재료층에 충돌하도록 상기 재료층을 전기적으로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  5. 제 4 항에 있어서, 상기 재료층을 산소 이온을 함유하는 플라즈마 환경에 노출시키는 단계는,
    상기 재료층을 플라즈마를 형성하기 위해 산소를 함유한 가스에 노출시키는 단계; 및
    플라즈마를 발생시키는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  6. 제 5 항에 있어서, 상기 플라즈마는 20초 동안 발생되는 것을 특징으로 하는 CVD 방법.
  7. 제 5 항에 있어서, 상기 플라즈마를 발생시키는 단계는,
    상기 웨이퍼의 제 1 측면상의 제 1전극에 제 1 rf 신호를 제공하는 단계; 및
    상기 웨이퍼의 제 2 측면상의 제 2 전극에 제 2 rf 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  8. 제 7 항에 있어서, 상기 제 1 rf 신호는 상기 제 2 rf 신호와 실질적으로 180도의 위상차를 가지는 것을 특징으로 하는 CVD 방법.
  9. 반도체 웨이퍼상에 막을 형성하는 CVD 방법으로서,
    (a) 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계;
    (b) 상기 (a)단계에 이어 상기 재료층의 저항을 감소시키기 위해 상기 재료층을 플라즈마 어닐링하는 단계;
    (c) 상기 재료층을 실리콘을 함유하는 가스에 노출시키는 단계; 및
    (d) 상기 실리콘이 상기 재료층과 반응하도록 상기 재료층을 가열하는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  10. 제 9 항에 있어서, 상기 (c)단계 및 (d)단계는 상기 (b)단계에 이어 수행되는 것을 특징으로 하는 CVD 방법.
  11. 제 9 항에 있어서, 상기 (c)단계 및 (d)단계는 상기 (a)단계에 이어 상기 (b)단계 이전에 수행되는 것을 특징으로 하는 CVD 방법.
  12. 제 9 항에 있어서, 상기 실리콘을 함유한 가스는 실란인 것을 특징으로 하는 CVD 방법.
  13. 제 9 항에 있어서,
    (e) 상기 (a)단계, (b)단계, (c)단계 및 (d)단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  14. 제 9 항에 있어서,
    (e) 상기 (a)단계, (b)단계, (c)단계 및 (d)단계 모두에 이어 상기 재료층상에 캡층을 증착하는 단계 - 상기 캡층 및 상기 재료층은 동일한 재료를 포함함 - ; 및
    (f) 상기 재료의 캡층을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  15. 제 9 항에 있어서, 상기 (a)단계 시작과 상기 (d)단계 완료 사이에 챔버로부터 웨이퍼를 제거하지 않고, 상기 (a)단계, (b)단계, (c)단계 및 (d)단계를 하나의 챔버에서 모두 수행하는 것을 특징으로 하는 CVD 방법.
  16. 제 9 항에 있어서, 상기 재료층은 화학적 기상 증착을 이용하여 증착되는 것을 특징으로 하는 CVD 방법.
  17. 제 16 항에 있어서, 상기 재료층은 2원 금속 질화물인 것을 특징으로 하는 CVD 방법.
  18. 제 17 항에 있어서, 상기 2원 금속 질화물은 티타늄, 탄탈, 텅스텐 및 지르코늄으로 이루어진 그룹에서 선택되는 적어도 하나의 재료를 포함하는 것을 특징으로 하는 CVD 방법.
  19. 제 16 항에 있어서, 상기 (a)단계의 시작과 상기 (d)단계의 완료 사이에 챔버로부터 웨이퍼를 제어하지 않고, 상기 (a)단계, (b)단계, (c)단계 및 (d)단계를 하나의 챔버에서 모두 수행하는 것을 특징으로 하는 CVD 방법.
  20. 반도체 웨이퍼상에 막을 형성하는 CVD 방법으로서,
    (a) 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계;
    (b) 상기 (a)단계에 이어 상기 재료층의 저항을 감소시키기 위해 상기 재료층을 플라즈마 어닐링하는 단계; 및
    (c) 상기 재료층을 실리콘 이온을 함유하는 환경에 노출시키는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  21. 제 20 항에 있어서,
    (d) 상기 실리콘 이온이 상기 재료층에 충돌하도록 상기 재료층을 전기적으로 바이어싱하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  22. 반도체 웨이퍼상에 막을 형성하는 CVD 방법으로서,
    (a) 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계; 및
    (b) 상기 (a)단계에 이어 상기 재료층의 저항을 감소시키기 위해 상기 재료층을 플라즈마 어닐링하는 단계를 포함하며,
    상기 재료는 3원 금속 실리콘 질화물인 것을 특징으로 하는 CVD 방법.
  23. 제 22 항에 있어서, 상기 3원 금속 실리콘 질화물은 티타늄, 탄탈, 텅스텐 및 지르코늄으로 구성된 그룹에서 선택되는 적어도 하나의 재료를 포함하는 것을 특징으로 하는 CVD 방법.
  24. 웨이퍼상에 확산 장벽을 형성하는 CVD 방법으로서,
    (a) 처리 챔버에 상기 웨이퍼를 배치하는 단계;
    (b) 상기 웨이퍼가 상기 처리 챔버에 있는 동안, 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계;
    (c) 상기 (b)단계에 이어 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 증착된 재료층을 플라즈마 어닐링하는 단계;
    (d) 상기 (c)단계에 이어 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 산소 이온을 함유하는 플라즈마를 발생시키는 단계; 및
    (e) 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 산소 이온이 상기 재료층에 충돌하도록 상기 재료층을 전기적으로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  25. 제 24 항에 있어서, 상기 (e)단계는,
    상기 웨이퍼의 제 1 측면상의 제 1 전극에 제 1 rf 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  26. 제 25 항에 있어서, 상기 제 1 전극은 웨이퍼 지지대인 것을 특징으로 하는 CVD 방법.
  27. 제 26 항에 있어서, 상기 (e)단계는,
    상기 웨이퍼의 제 2 측면상의 제 2 전극에 제 2 rf 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  28. 제 27 항에 있어서, 상기 제 2 전극은 샤워헤드 지지대인 것을 특징으로 하는 CVD 방법.
  29. 제 28 항에 있어서, 상기 웨이퍼 지지대는 서셉터인 것을 특징으로 하는 CVD 방법.
  30. 웨이퍼상에 확산 장벽을 형성하는 CVD 방법으로서,
    (a) 처리 챔버에 상기 웨이퍼를 배치하는 단계;
    (b) 상기 웨이퍼가 상기 처리 챔버에 있는 동안, 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계;
    (c) 상기 (b)단계에 이어 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 증착된 재료층을 플라즈마 어닐링하는 단계;
    (d) 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 재료층을 실리콘을 함유하는 가스에 노출시키는 단계; 및
    (e) 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 실리콘이 상기 재료와 반응하도록 상기 재료층을 가열하는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  31. 제 30 항에 있어서, 상기 실리콘을 함유하는 가스는 실란인 것을 특징으로 하는 CVD 방법.
  32. 제 30 항에 있어서,
    (f) 상기 (b)단계, (c)단계, (d)단계 및 (e)단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  33. 제 30 항에 있어서,
    (f) 상기 (e)단계에 이어 상기 재료의 캡층을 증착하는 단계 - 상기 캡층과 상기 재료층은 동일한 재료를 포함함 - ; 및
    상기 재료의 캡층을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  34. 웨이퍼상에 확산 장벽을 형성하는 CVD 방법으로서,
    (a) 처리 챔버에 상기 웨이퍼를 배치하는 단계;
    (b) 상기 웨이퍼가 상기 처리 챔버에 있는 동안, 유기금속 전구체를 사용하여 상기 웨이퍼상에 재료층을 증착하는 단계;
    (c) 상기 (b)단계에 이어 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 증착된 재료층을 플라즈마 어닐링하는 단계; 및
    (d) 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 재료층을 실리콘 이온을 함유하는 플라즈마 환경에 노출시키는 단계를 포함하는 것을 특징으로 하는 CVD 방법.
  35. 제 34 항에 있어서,
    (e) 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 실리콘 이온이 상기 재료층에 충돌하도록 상기 재료층을 전기적으로 바이어싱하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  36. 제 35 항에 있어서,
    (f) 상기 (e)단계에 이어 상기 재료의 캡층을 증착하는 단계 - 상기 캡층과 상기 재료층은 동일한 재료를 포함함 - ; 및
    (g) 상기 재료의 캡층을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 CVD 방법.
  37. 웨이퍼상에 확산 장벽을 형성하는 CVD 방법으로서,
    (a) 처리 챔버에 상기 웨이퍼를 배치하는 단계;
    (b) 상기 웨이퍼가 상기 처리 챔버에 있는 동안, 유기금속 전구체를 사용하여 상기 웨이퍼상에 3원 금속 실리콘 질화물층을 증착하는 단계; 및
    (c) 상기 (b)단계에 이어 상기 웨이퍼가 상기 처리 챔버 내에 있는 동안, 상기 증착된 재료층을 플라즈마 어닐링하는 단계를 포함하는 것을 특징으로 하는 확산 장벽 형성 방법.
  38. 제 37 항에 있어서, 상기 3원 금속 실리콘 질화물은 티타늄, 탄탈, 텅스텐 및 지르코늄으로 이루어진 그룹에서 선택되는 적어도 하나의 재료를 포함하는 것을 특징으로 하는 CVD 방법.
  39. 반도체 웨이퍼상에 CVD 막을 형성하는 동안, 가스 패널, 가열 부재, 압력 제어 유니트 및 RF 신호 소스를 구비한 챔버를 제어하는 프로그램 코드 영역이 내징된 프로세서 판독가능 저장 매체로서, 상기 프로그램 코드 영역은,
    유기금속 전구체로부터 상기 챔버내의 웨이퍼상에 재료층이 증착되도록 상기 가스 패널, 상기 가열 부재 및 상기 압력 제어 유니트에 신호를 제공하도록, 프로세서에 명령하는 제 1 프로그램 코드 영역;
    상기 재료층이 플라즈마 어닐링되도록 상기 가스 패널, 상기 가열 부재, 상기 압력 제어 유니트 및 상기 rf 신호 소스에 신호를 제공하도록, 상기 프로세서에 명령하는 제 2 프로그램 코드 영역; 및
    상기 재료층이 산화되도록 상기 가스 패널, 상기 가열 부재, 상기 압력 제어 유니트 및 상기 rf 신호 소스에 신호를 제공하도록, 상기 프로세서에 명령하는 제 3 프로그램 코드 영역을 포함하는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
  40. 제 39 항에 있어서, 상기 제 2 프로그램 코드 영역은, 상기 rf 신호 소스가 상기 웨이퍼의 제 1 측면상의 제 1 전극에 제 1 신호를 제공하고 상기 웨이퍼의 제 2 측면상의 제 2 전극에 제 2 신호를 제공하도록, 상기 프로세서에 명령하는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
  41. 제 40 항에 있어서, 상기 제 1 신호는 상기 제 2 신호와 실질적으로 180도의 위상차를 가지는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
  42. 반도체 웨이퍼상에 CVD 막을 형성하는 동안, 가스 패널, 가열 부재, 압력 제어 유니트 및 rf 신호 소스를 구비한 챔버를 제어하는 프로그램 코드 영역이 내장된 프로세서 판독가능 저장 매체로서, 상기 프로그램 코드 영역은,
    유기금속 전구체로부터 상기 챔버내의 웨이퍼상에 재료층이 증착되도록 상기 가스 패널, 상기 가열 부재 및 상기 압력 제어 유니트에 신호를 제공하도록, 프로세서에 명령하는 제 1 프로그램 코드 영역;
    상기 재료층이 플라즈마 어닐링되도록 상기 가스 패널, 상기 가열 부재, 상기 압력 제어 유니트 및 상기 rf 신호 소스에 신호를 제공하도록, 상기 프로세서에 명령하는 제 2 프로그램 코드 영역; 및
    상기 재료층이 실리콘 스터핑되도록 상기 가스 패널, 상기 가열 부재 및 상기 압력 제어 유니트에 신호를 제공하도록, 상기 프로세서에 명령하는 제 3 프로그램 코드 영역을 포함하는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
  43. 제 42 항에 있어서, 상기 제 3 프로그램 코드 영역은 상기 가스 패널에 실란이 제공되도록 상기 프로세서에 명령하는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
  44. 반도체 웨이퍼상에 CVD 막을 형성하는 동안, 가스 패널, 가열 부재, 압력 제어 유니트 및 rf 신호 소스를 구비한 챔버를 제어하는 프로그램 코드 영역이 내장된 프로세서 판독가능 저장 매체로서, 상기 프로그램 코드 영역은,
    상기 챔버내의 웨이퍼상에 재료층이 증착되도록 상기 가스 패널, 상기 가열 부재 및 상기 압력 제어 유니트에 신호를 제공하도록, 프로세서에 명령하는 제 1 프로그램 코드 영역 - 상기 가스 패널은 유기금속 전구체로부터 3원 금속 실리콘 질화물을 증착하기 위해 전구체 가스를 제공하도록 명령됨 - ; 및
    상기 재료층이 플라즈마 어닐링되도록 상기 가스 패널, 상기 가열 부재, 상기 압력 제어 유니트 및 상기 rf 신호 소스에 신호를 제공하도록, 상기 프로세서에 명령하는 제 2 프로그램 코드 영역을 포함하는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
  45. 제 44 항에 있어서, 상기 3원 금속 실리콘 질화물은 티타늄, 탄탈, 텅스텐 및 지르코늄으로 이루어진 그룹에서 선택되는 적어도 하나의 재료를 포함하는 것을 특징으로 하는, 프로세서 판독가능 저장 매체.
KR1019970031638A 1996-07-09 1997-07-09 반도체웨이퍼상에서막을형성하는방법 KR100542799B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US08/677185 1996-07-09
US08/677218 1996-07-09
US08/677,185 US6155198A (en) 1994-11-14 1996-07-09 Apparatus for constructing an oxidized film on a semiconductor wafer
US68091396A 1996-07-12 1996-07-12
US08/680913 1996-07-12
US08/810221 1997-02-28

Publications (2)

Publication Number Publication Date
KR980011766A KR980011766A (ko) 1998-04-30
KR100542799B1 true KR100542799B1 (ko) 2006-03-23

Family

ID=66041001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031638A KR100542799B1 (ko) 1996-07-09 1997-07-09 반도체웨이퍼상에서막을형성하는방법

Country Status (1)

Country Link
KR (1) KR100542799B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184380B1 (ko) * 2008-08-28 2012-09-20 매그나칩 반도체 유한회사 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268429B2 (ja) * 2003-03-17 2009-05-27 東京エレクトロン株式会社 基板処理装置および基板処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184380B1 (ko) * 2008-08-28 2012-09-20 매그나칩 반도체 유한회사 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자

Also Published As

Publication number Publication date
KR980011766A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5989999A (en) Construction of a tantalum nitride film on a semiconductor wafer
US6699530B2 (en) Method for constructing a film on a semiconductor wafer
US6500742B1 (en) Construction of a film on a semiconductor wafer
US6475854B2 (en) Method of forming metal electrodes
Shwartz Handbook of semiconductor interconnection technology
US7026238B2 (en) Reliability barrier integration for Cu application
US6221792B1 (en) Metal and metal silicide nitridization in a high density, low pressure plasma reactor
US8772162B2 (en) Method for removing native oxide and associated residue from a substrate
US20070251451A1 (en) Nanolayer Thick Film Processing System
US6155198A (en) Apparatus for constructing an oxidized film on a semiconductor wafer
JP2002517901A (ja) 抵抗率の低下のための堆積膜の処理方法
EP0747502B1 (en) Improved adhesion layer for tungsten deposition
EP0776991B1 (en) Plasma annealing of thin films
TW507015B (en) In-situ, preclean of wafers prior to a chemical vapor deposition titanium deposition step
KR100542799B1 (ko) 반도체웨이퍼상에서막을형성하는방법
JP4454675B2 (ja) ウェハ上に窒化メタル膜を構築する方法
KR980011954A (ko) 반도체 웨이퍼상에 필름을 구성하기 위한 챔버
JPH09115917A (ja) 薄膜のバイアスプラズマアニール方法
JPH06145974A (ja) 真空成膜装置及び真空成膜方法
TW393684B (en) Construction of a film on a semiconductor wafer
JP4821069B2 (ja) 金属シリサイド膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee