KR100541692B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100541692B1
KR100541692B1 KR1020040051059A KR20040051059A KR100541692B1 KR 100541692 B1 KR100541692 B1 KR 100541692B1 KR 1020040051059 A KR1020040051059 A KR 1020040051059A KR 20040051059 A KR20040051059 A KR 20040051059A KR 100541692 B1 KR100541692 B1 KR 100541692B1
Authority
KR
South Korea
Prior art keywords
film
trench
oxide film
pad nitride
pad
Prior art date
Application number
KR1020040051059A
Other languages
Korean (ko)
Inventor
이상호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040051059A priority Critical patent/KR100541692B1/en
Application granted granted Critical
Publication of KR100541692B1 publication Critical patent/KR100541692B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

본 발명은 트렌치 매립 특성을 개선시킬 수 있는 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계와, 상기 패드질화막과 패드산화막 및 기판을 차례로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 표면에 측벽산화막을 형성하는 단계와, 상기 측벽산화막을 포함한 트렌치 내의 저부에 선택적 에피텍셜 성장(Selective Epitaxial Growth) 공정에 따라 절연용 다이아몬드막을 성장시키는 단계와, 상기 절연용 다이아몬드막을 포함한 기판 결과물 상에 트렌치를 매립하도록 산화막을 증착하는 단계와, 상기 패드질화막이 노출되도록 산화막을 CMP하는 단계와, 상기 패드질화막을 제거하는 단계를 포함하는 것을 특징으로 한다. The present invention discloses a method of forming a device isolation film of a semiconductor device capable of improving trench filling characteristics. The method of forming a device isolation film of a semiconductor device according to the present disclosure includes sequentially forming a pad oxide film and a pad nitride film on a silicon substrate, sequentially etching the pad nitride film, the pad oxide film, and a substrate to form a trench; Forming a sidewall oxide film on the trench surface, growing an insulating diamond film on the bottom of the trench including the sidewall oxide film according to a selective epitaxial growth process, and on the substrate product including the insulating diamond film. Depositing an oxide film to fill the trench in the trench, CMP the oxide film to expose the pad nitride film, and removing the pad nitride film.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}Method for forming isolation layer of semiconductor device

도 1a 내지 도 1d는 종래의 소자분리막 형성방법을 설명하기 위한 공정별 단면도. 1A to 1D are cross-sectional views of processes for explaining a method of forming a device isolation film according to the related art.

도 2a 내지 도 2e는 본 발명에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도. 2A through 2E are cross-sectional views of processes for describing a method of forming a device isolation film according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 실리콘 기판 22 : 패드산화막21 silicon substrate 22 pad oxide film

23 : 패드질화막 24 : 트렌치23: pad nitride film 24: trench

25 : 측벽산화막 26 : 다이아몬드막25 side wall oxide film 26 diamond film

27 : HDP 산화막 30 : 소자분리막27: HDP oxide film 30: device isolation film

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, 트렌치 매립 특성을 개선시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다. The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of improving trench filling characteristics.

주지된 바와 같이, 최근의 반도체 소자는 소자들간을 전기적으로 분리시키는 소자분리막을 STI(Shallow Trench Isolation) 공정을 이용하여 형성하고 있다. 이것은 기존의 로코스(LOCOS) 공정의 경우 소자분리막의 상단 가장자리에 새부리 형상의 버즈-빅(bird's-beak)이 발생되는 것으로 인해 액티브 영역의 크기를 감소시키게 되지만, 상기 STI 공정의 경우 작은 폭으로의 소자분리막 형성이 가능하여 액티브 영역의 크기를 확보할 수 있음으로 인해 고집적 소자를 구현할 수 있기 때문이다.As is well known, recent semiconductor devices have formed a device isolation film which electrically separates devices from each other using a shallow trench isolation (STI) process. This reduces the size of the active region due to the bird's-beak of the beak shape at the upper edge of the device isolation layer in the conventional LOCOS process, but in a small width in the STI process This is because the device isolation film can be formed to secure the size of the active region, thereby achieving a highly integrated device.

이하에서는 STI 공정을 이용한 종래의 소자분리막 형성방법을 도 1a 내지 도 1d를 참조하여 설명하도록 한다. Hereinafter, a conventional method of forming an isolation layer using an STI process will be described with reference to FIGS. 1A to 1D.

도 1a를 참조하면, 반도체 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한 후, 상기 패드질화막(3)을 패터닝한다. 그런다음, 상기 패터닝된 패드질화막(3)을 이용해서 그 아래의 패드산화막(2)과 기판(1)을 식각하여 트렌치(4)를 형성한다. Referring to FIG. 1A, after the pad oxide film 2 and the pad nitride film 3 are sequentially formed on the semiconductor substrate 1, the pad nitride film 3 is patterned. Thereafter, the patterned pad nitride film 3 is used to etch the pad oxide film 2 and the substrate 1 below to form the trench 4.

도 1b를 참조하면, 트렌치 식각시에 발생된 식각 데미지를 회복시키기 위해 기판 결과물에 대해서 희생 산화(sacrificial oxidation) 공정을 수행한 후, 연속해서, 측벽 산화(wall oxidation) 공정을 행하여 트렌치(4)의 표면에 박막의 측벽산화막(5)을 형성한다. Referring to FIG. 1B, a sacrificial oxidation process is performed on a substrate resultant to recover the etch damage generated during the trench etching, and subsequently, a wall oxidation process is performed to continuously process the trench 4. The sidewall oxide film 5 of the thin film is formed on the surface of the film.

도 1c를 참조하면, 트렌치(4)를 완전 매립하도록 기판 결과물 상에 트렌치 매립산화막(6)을 증착한다. 여기서, 상기 트렌치 매립산화막(6)은 APCVD 또는 HDP-CVD 공정을 이용하여 형성한다. Referring to FIG. 1C, a trench buried oxide film 6 is deposited on the substrate resultant to completely fill the trench 4. Here, the trench buried oxide film 6 is formed using an APCVD or HDP-CVD process.

도 1d를 참조하면, 패드질화막이 노출될 때까지 트렌치 매립산화막의 표면을 CMP(Chemical Mechanical Polishing)한다. 그런다음, 인산(H3PO4) 용액을 이용한 습식식각을 통해 노출된 패드질화막을 제거하여 소자분리막(10)을 형성한다. Referring to FIG. 1D, the surface of the trench buried oxide film is subjected to CMP (Chemical Mechanical Polishing) until the pad nitride film is exposed. Thereafter, the exposed pad nitride layer is removed by wet etching using a phosphoric acid (H 3 PO 4) solution to form the device isolation layer 10.

그러나, STI 공정을 이용한 종래의 소자분리막 형성방법은 다음과 같은 문제점이 있다. However, the conventional device isolation film formation method using the STI process has the following problems.

전술한 바와 같이, 트렌치 매립산화막은 APCVD 또는 HDP-CVD 공정에 따라 형성하고 있는데, 소자 미세화에 따른 트렌치 폭의 감소로 인해 상기한 공정들에 따른 산화막으로는 트렌치 매립에 어려움을 갖게 되었다. As described above, the trench buried oxide film is formed by the APCVD or HDP-CVD process. However, the trench buried with the oxide film according to the above-described processes is difficult due to the decrease in the trench width due to the device miniaturization.

예컨데, 트렌치의 폭이 감소됨에 따라, 도 1c에 도시된 바와 같이, 상기 트렌치(4) 내에 보이드(Void : 11)가 생성되는 일이 발생하고 있고, 이로 인해, 트렌치(4) 내에 매립된 절연막(6)이 소자분리막(10)으로서의 역할을 완벽하게 하지 못하므로써, 전류 누설 등과 같은 소자 특성 저하가 발생되고 있다. For example, as the width of the trench decreases, as shown in FIG. 1C, voids 11 are generated in the trench 4. As a result, an insulating layer embedded in the trench 4 is generated. Since (6) does not play a role as the element isolation film 10, deterioration of device characteristics such as current leakage occurs.

또한, 소자 집적도 향상에 의한 트렌치 폭의 미세화로 인해 트렌치 에스펙트 비(aspect ratio)가 상승됨으로써, APCVD 또는 HDP-CVD 공정에 의해 매립된 소자분리용 산화막의 토폴로지(topology)상 셀 영역 대비 주변회로 영역의 산화막 단차가 상승되고, 아울러, 웨이퍼 전체로 볼 때 웨이퍼 중심부와 가장자리부간 최종 산화막 단차 또한 대폭 증가되므로써, CMP 진행시 연마시간이 증가됨은 물론 연마후에 셀 영역 대비 주변회로 영역간 잔류 산화막의 단차 및 두께 변화 상승으로 인해 후속 공정의 어려움을 겪게 되었다. In addition, the trench aspect ratio is increased due to the miniaturization of the trench width due to the improvement of device integration, so that the peripheral circuit compared to the cell area in the topology of the device isolation oxide buried by the APCVD or HDP-CVD process. As the oxide film step height of the region is increased, and the final oxide film level between the center and the edge of the wafer is greatly increased as a whole, the polishing time is increased during the CMP process as well as the residual oxide film level between the peripheral circuit areas and the peripheral circuit area after polishing. The rise in thickness change made the subsequent process difficult.                         

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 트렌치 매립 특성을 개선시킨 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device having improved trench filling characteristics.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 기판을 차례로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면에 측벽산화막을 형성하는 단계; 상기 측벽산화막을 포함한 트렌치 내의 저부에 SEG 공정에 따라 절연용 다이아몬드막을 성장시키는 단계; 상기 절연용 다이아몬드막을 포함한 기판 결과물 상에 트렌치를 매립하도록 산화막을 증착하는 단계; 상기 패드질화막이 노출되도록 산화막을 CMP하는 단계; 및 상기 패드질화막을 제거하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of sequentially forming a pad oxide film and a pad nitride film on a silicon substrate; Etching the pad nitride film, the pad oxide film, and the substrate in order to form a trench; Forming a sidewall oxide film on the trench surface; Growing an insulating diamond film on the bottom of the trench including the sidewall oxide film according to an SEG process; Depositing an oxide film to fill a trench on a substrate resultant including the insulating diamond film; CMP the oxide film to expose the pad nitride film; And it provides a device isolation film forming method of a semiconductor device comprising the step of removing the pad nitride film.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 트렌치 매립을 선택적 에피텍셜 성장(Selective Epitaxial Growth : 이하, SEG) 공정에 의한 절연용 다이아몬드막과 HDP-CVD 공정에 의한 산화막(이하, HDP 산화막)을 혼용하여 달성한다. 여기서, 상기 SEG 공정에 의한 다이아몬드막은 일반적으로 1×1010Ω/㎝ 이상의 전기적 저항의 물성을 갖는다. First, the technical principle of the present invention will be briefly described. According to the present invention, the trench filling may include an insulating diamond film by a selective epitaxial growth (SEG) process and an oxide film by an HDP-CVD process. HDP oxide film). Here, the diamond film by the SEG process generally has physical properties of electrical resistance of 1 × 10 10 Pa / cm or more.

이와 같이 하면, 폭이 좁은 트렌치의 저부를 디이아몬드막으로 매립시키는 것에 의해 보이드의 발생없이 트렌치 매립을 용이하고 안정적으로 이룰 수 있으며, 또한, 다이마몬드막의 성장을 통해 패드질화막 상에 증착되는 HDP 산화막의 두께를 낮출 수 있어서 연마시간을 단축시킬 수 있음은 물론 셀 영역과 주변회로 영역간 단차 및 웨이퍼 전체에 대해 중앙부와 가장자리부간 단차 또한 감소시킬 수 있어서 CMP 불량이 유발되는 것을 방지할 수 있다. In this way, by filling the bottom of the narrow trench with a diamond film, it is possible to easily and stably fill the trench without generation of voids, and furthermore, HDP deposited on the pad nitride film through growth of the diamond film. Since the thickness of the oxide film can be reduced, the polishing time can be shortened, and the step between the cell area and the peripheral circuit area and the step between the center part and the edge part with respect to the entire wafer can also be reduced, thereby preventing CMP defects from occurring.

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 2A through 2E are cross-sectional views of processes for describing a method of forming a device isolation film of a semiconductor device according to the present invention.

도 2a를 참조하면, 액티브 영역과 필드 영역을 갖는 반도체 기판(21) 상에 패드산화막(22)과 패드질화막(23)을 차례로 형성한다. 그런다음, 공지의 공정에 따라 패드질화막(23)을 패터닝하여 기판 필드 영역 상의 패드산화막 부분을 노출시킨 후, 노출된 패드산화막 부분 및 그 아래의 기판 필드 영역을 소정 깊이만큼 식각하여 트렌치(24)를 형성한다. Referring to FIG. 2A, a pad oxide film 22 and a pad nitride film 23 are sequentially formed on a semiconductor substrate 21 having an active region and a field region. Then, the pad nitride film 23 is patterned according to a known process to expose the pad oxide film portion on the substrate field region, and then the exposed pad oxide film portion and the substrate field region below it are etched by a predetermined depth to form the trench 24. To form.

도 2b를 참조하면, 기판 트렌치 식각시에 발생된 식각 데미지를 회복시키기 위해 희생 산화(sacrificial oxidation) 공정을 수행한 후, 연속해서, 측벽 산화 공정을 행하여 상기 트렌치(24)의 표면에 박막의 측벽산화막(25)을 형성한다. Referring to FIG. 2B, a sacrificial oxidation process is performed to recover the etch damage generated during the etching of the substrate trench, and then a sidewall oxidation process is performed in succession to form a sidewall of the thin film on the surface of the trench 24. An oxide film 25 is formed.

도 2c를 참조하면, 측벽산화막(25)을 포함한 트렌치(24) 내의 저부에 SEG 공정에 따라 절연용 다이아몬드막(26)을 성장시킨다. 이때, 상기 다이아몬드막(26)은 수백 Å의 두께, 바람직하게, 트렌치 전체 깊이에 대해서 절반 이하의 깊이를 매립 시키도록 성장시킨다. Referring to FIG. 2C, the insulating diamond film 26 is grown on the bottom of the trench 24 including the sidewall oxide film 25 by the SEG process. At this time, the diamond film 26 is grown to bury a thickness of several hundred micrometers, preferably less than half the depth of the trench.

여기서, 상기 다이아몬드막(26)은 SEG 공정에 따라 성장시킨 것이므로, 트렌치 폭에 상관없이 트렌치(24)의 저부에 용이하게 성장시킬 수 있다. 또한, 상기 다이아몬드막(26)은 SEG 공정에 의해 성장시키는 것이므로, 보이드의 발생은 일어나지 않는다. Here, since the diamond film 26 is grown by the SEG process, the diamond film 26 may be easily grown on the bottom of the trench 24 regardless of the trench width. In addition, since the diamond film 26 is grown by the SEG process, no void is generated.

도 2d를 참조하면, 트렌치 저부에 다이아몬드막(26)이 성장된 기판 결과물 상에 트렌치 매립산화막으로서 HDP 산화막(27)을 증착한다. 이때, 상기 HDP 산화막은 트렌치의 저부가 다이아몬드막에 의해 매립되어져 있는 것과 관련해서 트렌치 저부에서의 보이드의 발생없이 안정적인 증착을 이룰 수 있으며, 그 증착 두께, 특히, 패드질화막(23) 상에의 증착 두께를 낮출 수 있어서 본 발명은 후속하는 CMP 공정시 연마시간을 줄일 수 있음은 물론 토폴로지 측면에서 셀 영역과 주변회로 영역간 단차를 줄일 수 있고, 아울러, 웨이퍼 전 영역에 대해서 중앙부와 가장자리부간의 단차 또한 줄일 수 있는 바, 잔류 산화막 단차를 감소시킬 수 있고, 그래서, HDP 산화막(27)의 증착 두께 불균일에 기인하는 CMP 불량이 유발되는 것을 방지할 수 있다. Referring to FIG. 2D, the HDP oxide layer 27 is deposited as a trench buried oxide layer on the substrate resultant in which the diamond layer 26 is grown at the bottom of the trench. At this time, the HDP oxide film can achieve stable deposition without generation of voids in the trench bottom in relation to the bottom portion of the trench being buried by the diamond film, and the deposition thickness thereof, in particular, the deposition thickness on the pad nitride film 23. The present invention can reduce the polishing time in the subsequent CMP process, as well as reduce the step difference between the cell area and the peripheral circuit area in terms of topology, and also reduce the step difference between the center part and the edge part of the entire wafer area. As a result, it is possible to reduce the residual oxide film step, so that it is possible to prevent the CMP defect caused by the deposition thickness irregularity of the HDP oxide film 27 from being caused.

도 2e를 참조하면, 패드질화막이 노출되도록 HDP 산화막(27)의 표면을 CMP한다. 이때, 상기 HDP 산화막(27)에 대한 CMP 공정은 패드질화막 상에 증착된 HDP 산화막(27)의 두께가 종래의 그것 보다 낮으므로, 연마시간을 단축시킬 수 있고, 또한, 불량 발생 또한 감소시킬 수 있다. 계속해서, 인산(H2PO4) 용액을 이용한 습식식각 공정으로 패드질화막을 제거하여 본 발명에 따른 소자분리막(30)을 형성한다. Referring to FIG. 2E, the surface of the HDP oxide film 27 is CMP to expose the pad nitride film. At this time, the CMP process for the HDP oxide film 27 is lower than that of the conventional HDP oxide film 27 deposited on the pad nitride film, it is possible to shorten the polishing time, and also to reduce the occurrence of defects have. Subsequently, the pad nitride layer is removed by a wet etching process using a phosphoric acid (H 2 PO 4) solution to form the device isolation layer 30 according to the present invention.

여기서, 상기 소자분리막(30)은 다이아몬드막(26)과 HDP 산화막(27)의 이중막에 의한 트렌치 매립을 통해 형성된 것이므로, 트렌치 저부에서의 보이드 발생이 없어 소자분리 절연막으로서의 역할을 안정적으로 이룰 수 있다. Here, since the device isolation layer 30 is formed through the trench filling by the double layer of the diamond layer 26 and the HDP oxide layer 27, no voids are generated at the bottom of the trench, thereby stably serving as the device isolation insulating layer. have.

이상에서와 같이, 본 발명은 좁고 깊은 트렌치 내의 저부를 SEG 공정에 따른 절연용 다이아몬드막으로 매립시킨 후, 나머지 트렌치 부분을 HDP 산화막으로 매립시킴으로써, 보이드의 발생없이 안정적으로 트렌치 매립을 이룰 수 있다. As described above, according to the present invention, after filling the bottom portion of the narrow and deep trenches with the insulating diamond film according to the SEG process, the remaining trench portions are filled with the HDP oxide film, thereby stably filling the trenches without generation of voids.

또한, 본 발명은 절연용 다이아몬드막의 성장을 통해 HDP 산화막의 증착 두께, 특히, 패드질화막 상의 증착 두께를 낮춤으로써, 후속 CMP 공정시 연마시간을 줄일 수 있음은 물론 셀 영역과 주변회로 영역간 단차, 그리고, 웨이퍼 중앙부와 가장자리부간 단차를 줄일 수 있어서 연마 불량이 유발되는 것을 방지할 수 있다. In addition, the present invention can lower the deposition thickness of the HDP oxide film, in particular, the deposition thickness on the pad nitride film through the growth of the insulating diamond film, thereby reducing the polishing time during the subsequent CMP process, as well as the step between the cell region and the peripheral circuit region. As a result, the step difference between the center portion of the wafer and the edge portion can be reduced, thereby preventing the polishing failure from occurring.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

Claims (2)

실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; Sequentially forming a pad oxide film and a pad nitride film on the silicon substrate; 상기 패드질화막과 패드산화막 및 기판을 차례로 식각하여 트렌치를 형성하는 단계; Etching the pad nitride film, the pad oxide film, and the substrate in order to form a trench; 상기 트렌치 표면에 측벽산화막을 형성하는 단계; Forming a sidewall oxide film on the trench surface; 상기 측벽산화막을 포함한 트렌치 내의 저부에 SEG 공정에 따라 절연용 다이아몬드막을 성장시키는 단계; Growing an insulating diamond film on the bottom of the trench including the sidewall oxide film according to an SEG process; 상기 절연용 다이아몬드막을 포함한 기판 결과물 상에 트렌치를 매립하도록 산화막을 증착하는 단계; Depositing an oxide film to fill a trench on a substrate resultant including the insulating diamond film; 상기 패드질화막이 노출되도록 산화막을 CMP하는 단계; 및 CMP the oxide film to expose the pad nitride film; And 상기 패드질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. And removing the pad nitride film. 제 1 항에 있어서, 상기 절연용 다이아몬드막은 트렌치 깊이의 절반 이하를 매립하도록 성장시키는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.2. The method of claim 1, wherein the insulating diamond film is grown to bury less than half of the trench depth.
KR1020040051059A 2004-07-01 2004-07-01 Method for forming isolation layer of semiconductor device KR100541692B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040051059A KR100541692B1 (en) 2004-07-01 2004-07-01 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051059A KR100541692B1 (en) 2004-07-01 2004-07-01 Method for forming isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR100541692B1 true KR100541692B1 (en) 2006-01-11

Family

ID=37178053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051059A KR100541692B1 (en) 2004-07-01 2004-07-01 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100541692B1 (en)

Similar Documents

Publication Publication Date Title
KR100590383B1 (en) Method of forming a field oxide layer in semiconductor device
KR20130033215A (en) An isolation structure, an semiconductor device comprising the isolation structure, and method for fabricating the isolation structure thereof
US6191000B1 (en) Shallow trench isolation method used in a semiconductor wafer
KR100624327B1 (en) Method for Forming Shallow Trench Isolation In Semiconductor Device
KR100541692B1 (en) Method for forming isolation layer of semiconductor device
KR100979711B1 (en) Method for gapfill in semiconductor device
KR100895824B1 (en) Method for forming isolation layer of semiconductor device
KR100510994B1 (en) Device Separating Method of Composite Semiconductor Device
KR100733693B1 (en) Method of forming a isolation layer in semiconductor device
KR101127033B1 (en) Semiconductor Device and Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR100533380B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR100587597B1 (en) Method for forming isolation layer of semiconductor device
KR100390239B1 (en) Manufacturing method for field oxide of semiconductor device
KR100607762B1 (en) Method for forming shallow trench isolation of semiconductor element
KR100984853B1 (en) Method for forming isolation layer of semiconductor device
KR101185852B1 (en) Method for forming isolation layer of semiconductor device
KR100532961B1 (en) Method for forming isolation layer of semiconductor device
KR20040004988A (en) Method for forming isolation layer of semiconductor device
KR100541707B1 (en) Method for forming isolation layer of semiconductor device
CN113113423A (en) Deep trench isolation and substrate connection on SOI
KR101034094B1 (en) Semiconductor device manufacturing method for preventing divot
KR20050002511A (en) Method for forming isolation layer of semiconductor device
KR20070066027A (en) Method for forming the isolation layer of semiconductor device
KR20010037322A (en) A method of forming a trench isolation in a semiconductor device
KR20040036752A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee