KR100538381B1 - Method of forming a metal line in semiconductor device - Google Patents
Method of forming a metal line in semiconductor device Download PDFInfo
- Publication number
- KR100538381B1 KR100538381B1 KR10-2003-0080033A KR20030080033A KR100538381B1 KR 100538381 B1 KR100538381 B1 KR 100538381B1 KR 20030080033 A KR20030080033 A KR 20030080033A KR 100538381 B1 KR100538381 B1 KR 100538381B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- diffusion barrier
- layer
- forming
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 구리 금속배선내에 구리 합금층을 형성한 후, 열처리 공정을 통해 확산 방지막과 금속배선 경계면으로 합금층을 석출하여 확산 방지 화합물층을 형성함으로써, 구리 금속배선의 급격한 비저항 증가 없이 금속배선과 확산 방지막 계면으로의 구리원자 이동을 억제할 수 있고, 금속배선과 확산 방지막의 경계면에 확산방지 화합물층을 형성하여 금속배선과 확산 방지막의 접합성을 증대시킬 수 있어, 신뢰성 있는 금속배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, wherein after forming a copper alloy layer in a copper metal wiring, the alloy layer is deposited on the diffusion barrier layer and the metal wiring interface through a heat treatment process to form a diffusion barrier compound layer. It is possible to suppress the movement of copper atoms to the interface between the metal wiring and the diffusion barrier layer without increasing the specific resistivity of the metal wiring, and to increase the bonding between the metal wiring and the diffusion barrier layer by forming a diffusion barrier compound layer at the interface between the metal wiring and the diffusion barrier layer. A metal wiring forming method of a semiconductor device capable of forming reliable metal wiring is provided.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 구리 배선의 비저항은 증가시키지 않으면서 구리 원자의 이동을 억제하는 다층 금속 배선 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and more particularly, to a method for forming multilayer metal wirings for suppressing movement of copper atoms without increasing specific resistance of copper wirings.
저유전율 절연막을 사용한 다마신 방법에 의한 다층의 금속배선 형성에 있어서, 구리 배선 표켠의 산화 구리막 제거를 위한 표면 처리만을 실시할 경우, 저 유전율 절연막 계면 또는 구리 배선과 후속 공정에 의해 형성되는 비아와의 계면 접합성 부족으로 인하여 다층 배선 형성 공정시 저 유전율 절연막 사이의 박리 현상 및 구리 배선 신뢰성 악화의 원인이 된다. In forming the multilayer metal wiring by the damascene method using the low dielectric constant insulating film, when only surface treatment for removing the copper oxide film on the top of the copper wiring is performed, the via formed by the low dielectric constant insulating film interface or the copper wiring and subsequent steps Due to the lack of interfacial bonding with, it is a cause of peeling between the low dielectric constant insulating film and deterioration of the copper wiring reliability during the multilayer wiring forming process.
도 1은 종래의 다마신 공정을 통해 형성된 금속 배선의 단면도 이다. 1 is a cross-sectional view of a metal wiring formed through a conventional damascene process.
도 1을 참조하면, 소정의 반도체 구조물이 형성된 반도체 기판(10)상에 제 1 저유전율 절연막(12)을 형성한다. 제 1 저유전율 절연막(12)을 패터닝 하여 금속배선용 트렌치(미도시)를 형성한다. 전체 구조상에 구리원자의 확산을 방지하기 위한 확산 방지막(14)을 형성한다. 구리막을 이용하여 트렌치를 매립한 다음, 제 1 저유전율 절연막(12)을 정지막으로 하는 평탄화 공정을 실시하여 금속배선(16)을 형성한다. 구리 산화층을 제거하기 위한 플라즈마 처리를 실시한 다음, 금속배선(16)이 형성된 제 1 저유전율 절연막(12) 상에 배리어막(18) 및 제 2 저유전율 절연막(20)을 형성한다. Referring to FIG. 1, a first low dielectric constant insulating film 12 is formed on a semiconductor substrate 10 on which a predetermined semiconductor structure is formed. The first low dielectric constant insulating film 12 is patterned to form a trench for metal wiring (not shown). A diffusion barrier film 14 for preventing diffusion of copper atoms is formed over the entire structure. After the trench is filled with the copper film, the planarization process is performed by using the first low dielectric constant insulating film 12 as a stop film to form the metal wiring 16. After the plasma treatment is performed to remove the copper oxide layer, the barrier film 18 and the second low dielectric constant insulating film 20 are formed on the first low dielectric constant insulating film 12 on which the metal wiring 16 is formed.
상술한 종래의 기술에 따라 금속배선(16), 즉 구리배선을 형성할 경우, 구리원자의 이동에 의해 발생하는 대부분의 배선 신뢰성 불량이 금속배선(16)의 확산을 방지하는 확산 방지막(14)과 배리어막(18) 사이의 계면을 통하여 발생한다. 즉, 금속배선(16)과 인접한 영역의 확산 방지막(14)과 배리어막(18) 사이의 계면에 구리원자의 이동 장벽이 낮아지게 되고 또한, 구리막의 접합성이 낮아지게 되어 박리현상과 구리원자가 절연막으로 침투하는 현상이 발생한다(도 1의 A 영역 참조). In the case of forming the metal wiring 16, i.e., the copper wiring according to the above-described conventional technique, the diffusion preventing film 14 which prevents the diffusion of the metal wiring 16 from most of the wiring reliability caused by the movement of the copper atoms. Occurs through the interface between the barrier film 18 and the barrier film 18. That is, the movement barrier of the copper atoms at the interface between the diffusion barrier 14 and the barrier film 18 in the region adjacent to the metal wiring 16 is lowered, and the bonding property of the copper film is lowered, so that the peeling phenomenon and the copper atoms are insulated. Penetrating occurs (see area A in FIG. 1).
물론 절연막과 구리 배선 시드 사이의 접합 특성을 높이고, 확산 방지 금속막을 통한 구리 확산 억제 특성을 개선하기 위하여 구리 전기 도금을 위한 시드층을 구리와 마그네슘(Mg)합금을 스퍼터링(Supttering) 방법으로 형성하고 있으나, 이는 구리 배선 상부와 절연막 계면의 접합성 향성과 그 계면을 통한 구리 확산 억제에 한계가 있으며 구리 배선 내부에 마그네슘 불순물이 존재하는 것에 기인한 비저항 증가의 문제점이 있다. Of course, in order to improve the bonding property between the insulating film and the copper wiring seed, and to improve the copper diffusion suppression property through the diffusion preventing metal film, a seed layer for copper electroplating is formed by sputtering a copper and magnesium (Mg) alloy. However, this is limited in the directivity of the bonding between the upper surface of the copper wiring and the insulating film and the inhibition of copper diffusion through the interface, and there is a problem of increasing the resistivity due to the presence of magnesium impurities in the copper wiring.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 구리 금속에 일정온도에서 용해도가 작아 일정량 이상의 화합물을 형성하지 않는 금속 원소를 일정 농도 함유하는 구리 도금액을 이용하여 구리배선을 형성하되, 구리배선의 소정 위치에 구리 합금층을 함께 형성하여 후속 열처리 공정을 통해 구리 배선 결정립계에 석축 시켜 급격한 비저항 증가 없이 구리 원자의 이동을 억제하며 저유전율층의 박리현상을 억제할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다. Accordingly, in order to solve the above problems, the copper wiring is formed using a copper plating solution containing a certain concentration of a metal element having a low solubility at a predetermined temperature in a copper metal and not forming a compound in a predetermined amount or more. A method of forming a metal wiring of a semiconductor device capable of forming a copper alloy layer together at a position and depositing it at a copper wiring grain boundary through a subsequent heat treatment process to suppress the movement of copper atoms without a sudden increase in specific resistance and to suppress the peeling phenomenon of the low dielectric constant layer. to provide.
본 발명에 따른 금속배선용 트렌치가 형성된 반도체 기판이 제공되는 단계와, 전체 구조상에 그 단차를 따라 구리의 확산을 방지하는 제 1 확산 방지막 및 시드층을 형성하는 단계와, 구리 금속에 용해도가 적고 다종의 화합물을 형성하지 않는 원소를 일정 농도 함유한 구리 도금액을 이용한 금속 도금법을 통해 상기 트렌치 내부에 제 1 구리막, 상기 원소를 포함하는 구리 합금층 및 제 2구리막을 형성하는 단계와, 평탄화 공정을 통해 트렌치 상부의 상기 제 2 구리막, 상기 시드층 및 상기 제 1 확산 방지막을 제거하여 상기 제 1 구리막과 상기 제 2 구리막 사이에 상기 구리 합금층을 갖는 금속배선을 형성하는 단계 및 전체 구조상에 제 2 확산 방지막과, 상기 금속배선과 상기 제 2 확산 방지막 계면에 확산방지 화합물층을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다. Providing a semiconductor substrate having a trench for metal wiring according to the present invention, forming a first diffusion barrier layer and a seed layer for preventing the diffusion of copper along the step on the entire structure, and a low solubility in copper metal Forming a first copper film, a copper alloy layer containing the element, and a second copper film in the trench through a metal plating method using a copper plating solution containing a certain concentration of an element not forming a compound of Removing the second copper layer, the seed layer, and the first diffusion barrier layer over the trench to form a metal wiring having the copper alloy layer between the first copper layer and the second copper layer, and overall structure Forming a diffusion barrier compound layer at an interface between the second diffusion barrier layer and the metal wiring and the second diffusion barrier layer. It provides a method of forming a metal wire body element.
상기에서 제 2 확산 방지막과 확산방지 화합물층을 형성하는 단계는, 열처리 공정을 실시하여 상기 금속배선 내의 상기 원소를 결정립계에 석출하는 단계 및 전체 구조상에 상기 제 2 확산 방지막을 형성하되, 석출된 상기 원소와 상기 제 2 확산 방지막이 반응하여 상기 금속배선과 상기 제 2 확산 방지막 계면에 확산방지 화합물층을 형성하는 단계를 포함한다. The forming of the second diffusion barrier layer and the diffusion barrier compound layer may include performing a heat treatment process to deposit the element in the metal wiring at a grain boundary and to form the second diffusion barrier layer on the entire structure, wherein the deposited element is formed. And reacting the second diffusion barrier layer to form a diffusion barrier compound layer at an interface between the metal wiring and the second diffusion barrier layer.
상기에서 제 2 확산 방지막과 확산방지 화합물층을 형성하는 단계는, 전체 구조상에 제 2 확산 방지막을 형성하는 단계 및 열처리 공정을 실시하여 상기 금속배선 내의 상기 원소를 상기 금속배선의 그래인 바운더리에 석출하여 상기 금속배선과 상기 제 2 확산 방지막 계면에 확산방지 화합물층을 형성하는 단계를 포함한다. The forming of the second diffusion barrier layer and the diffusion barrier compound layer may include forming a second diffusion barrier layer on the entire structure and performing a heat treatment process to deposit the elements in the metal line on the grain boundary of the metal line. And forming a diffusion barrier compound layer at an interface between the metal line and the second diffusion barrier layer.
바람직하게, 상기 열처리 공정은 상기 원소의 석출과 구리 원자 이동에 대한 채움 효과를 수행할 수 있도록 150 내지 500℃의 온도하에서 약 1 내지 60분간 실시한다. Preferably, the heat treatment process is performed for about 1 to 60 minutes at a temperature of 150 to 500 ℃ to perform the filling effect for the precipitation of the element and the movement of copper atoms.
바람직하게, 상기 원소로 구리에 용해도가 적고, 다종이 화합물을 형성하지 않는 Al, Zn, Cd, Mg, Be, Sn, Pd, Ag, Au, Zr 및 Ca 중 적어도 어느 하나를 사용한다. Preferably, at least one of Al, Zn, Cd, Mg, Be, Sn, Pd, Ag, Au, Zr, and Ca, which has low solubility in copper and does not form a multi-paper compound, is used as the element.
바람직하게, 상기 구리 합금층은 구리 전해 도금액을 이용한 금속도금으로 상기 제 1 구리막 형성 완료 시점에 상기 원소를 함유한 산성 수용액을 추가주입하거나, 상기 구리 전해 도금액 또는 상기 원소를 함유한 상기 산성 수용액을 포함하는 다수의 도금액이 채워져 있는 다양한 도금조에서 순차적으로 도금하여 형성한다.Preferably, the copper alloy layer is a metal plating using a copper electrolytic plating solution, the addition of an acidic aqueous solution containing the element at the time of completion of the formation of the first copper film, or the copper electrolytic plating solution or the acidic aqueous solution containing the element Formed by sequentially plating in a variety of plating bath is filled with a plurality of plating solutions including.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다. 2A to 2C are cross-sectional views illustrating a method for forming metal wirings of a semiconductor device according to the present invention.
도 2a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소(접합부)가 형성된 반도체 기판(110) 상에 제 1 저유전율 절연막(112) 및 배리어막(114)을 형성한다. 배리어막(114) 및 제 1 저유전율 절연막(112)을 패터닝 하여 금속 배선용 트렌치(116)를 형성한다. Referring to FIG. 2A, a first low dielectric constant insulating film 112 and a barrier film 114 are formed on a semiconductor substrate 110 on which various elements (junctions) including semiconductor devices (not shown) such as transistors or capacitors are formed. do. The barrier film 114 and the first low dielectric constant insulating film 112 are patterned to form the metal wiring trench 116.
제 1 저유전율 절연막(112)은 낮은 유전 상수(K < 3.8)를 갖는 물질막을 지칭하고, 유기 또는 무기 계열의 물질막을 스핀온(Spin on)방식으로 도포하거나 탄소를 함유하거나 저밀도를 갖는 물질막을 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 형성하되, 약 3000 내지 10000Å 두께로 형성하는 것이 바람직하다. 배리어막(114)은 후속 금속배선 공정시 평탄화공정의 정지막 역할을 위해 탄소를 함유하지 않은 산화막 계열의 물질막을 스핀온 방식으로 도포하여 형성하거나, 구리의 확산 방지 특성을 가지도록 화학 기상증착법으로 질소를 함유한 실리콘 질화막이나 실리콘 질화 산화막 또는 탄소를 함유한 실리콘 카바이드 계열의 막으로 형성하는 것이 효과적이다.The first low dielectric constant insulating layer 112 refers to a material film having a low dielectric constant (K <3.8), and applies an organic or inorganic material film in a spin on method, or includes a material film containing carbon or having a low density. It is formed using Chemical Vapor Deposition (CVD), but preferably about 3000 to 10000 mm thick. The barrier layer 114 may be formed by spin-on coating an oxide-based material layer containing no carbon to serve as a stop layer of the planarization process in a subsequent metallization process, or by chemical vapor deposition to have a diffusion preventing property of copper. It is effective to form a silicon nitride film containing silicon, a silicon nitride oxide film or a silicon carbide film containing carbon.
배리어막(114) 상에 감광막을 도포한 다음, 트렌치 마스크를 이용한 사진식각공정을 실시하여 트렌치(116)가 형성될 영역을 개방하는 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 배리어막(114) 및 제 1 저유전율 절연막(116)을 식각하여 금속 배선용 트렌치(116)를 형성한다. 감광막 스트립 공정을 통해 감광막 패턴을 제거한다. After the photoresist is coated on the barrier layer 114, a photolithography process using a trench mask is performed to form a photoresist pattern (not shown) that opens an area where the trench 116 is to be formed. An etching process using the photoresist pattern as an etching mask is performed to etch the barrier layer 114 and the first low dielectric constant insulating layer 116 to form a trench for metal wiring 116. The photoresist pattern is removed through a photoresist strip process.
도 2b를 참조하면, 전체 구조상에 그 단차를 따라 구리의 확산을 방지하는 제 1 확산 방지막(118) 및 시드층(미도시)을 형성한다. 구리 금속에 용해도가 적고 다종의 화합물을 형성하지 않는 원소를 일정 농도 함유한 구리 도금액을 이용한 금속 도금법을 통해 트렌치(116) 내부를 구리로 매립하여 구리막을 형성하되, 제 1 구리막(120)과 제 2 구리막(124) 사이에 원소를 포함하는 구리 합금층(122)을 형성한다. 제 1 구리막(120) 및 제 2 구리막(124)의 안정화를 위해 제 1 열처리를 실시한 다음, 배리어막(114)을 정지막으로 하는 평탄화 공정을 실시하여 내부에 구리 합금층(122)이 형성된 금속배선(130)을 형성한다.Referring to FIG. 2B, a first diffusion barrier layer 118 and a seed layer (not shown) are formed on the entire structure to prevent diffusion of copper along the step. A copper film is formed by burying the inside of the trench 116 with copper by using a metal plating method using a copper plating solution containing a certain concentration of an element having low solubility in copper metal and not forming a plurality of compounds, wherein the first copper film 120 and A copper alloy layer 122 containing an element is formed between the second copper films 124. After the first heat treatment is performed to stabilize the first copper film 120 and the second copper film 124, a planarization process using the barrier film 114 as a stop film is performed to provide a copper alloy layer 122 therein. The formed metal wiring 130 is formed.
금속 도금법을 보다 상세히 설명하면, 구리금속에 용해도가 적고 다종의 화합물을 형성하지 않는 원소로는 Al, Zn, Cd, Mg, Be, Sn, Pd, Ag, Au, Zr 및 Ca 중 적어도 어느 하나의 원소를 사용하는 것이 바람직하며, 구리도금액은 상기 원소를 함유한 산성 수용액으로써, 구리 전해 도금액에 일정농도 혼합한 구리 전해액과 일정 포텐셜 차이를 가지도록 형성한다.The metal plating method will be described in more detail. At least one of Al, Zn, Cd, Mg, Be, Sn, Pd, Ag, Au, Zr, and Ca may be used as the element having low solubility in copper metal and not forming various compounds. It is preferable to use an element, and the copper plating solution is an acidic aqueous solution containing the element, and is formed to have a constant potential difference from the copper electrolyte solution mixed in a constant concentration with the copper electrolytic plating solution.
예컨대 산성수용액으로써, [Al(H2O)6]3+ + water ⇔ [Al(H2O) 5OH]2+ + H3O+ 또는As an acidic aqueous solution, for example, [Al (H 2 O) 6 ] 3+ + water ⇔ [Al (H 2 O) 5 OH] 2+ + H 3 O + or
[Zn(H2O)4]2+ + water ⇔ [Zn(H2O)3OH]+ + H3O+ 의 수용액을 사용하는 것이 효과적이다.[Zn (H 2 O) 4 ] 2+ + water ⇔ It is effective to use an aqueous solution of [Zn (H 2 O) 3 OH] + + H 3 O + .
또한, 소정 원소의 농도는 일정온도에서 구리와의 용해도를 넘지 않도록 하는 것이 바람직하다. In addition, it is preferable that the concentration of the predetermined element does not exceed the solubility with copper at a constant temperature.
상기에서 금속 도금법을 이용하여 금속배선(130) 내에 형성된 구리 합금층(122)은 전해 도금액의 포텐셜 차이를 이용하여 형성하는 것이 효과적이다. 즉, 도금시의 인가 전압을 달리하여 제 1 구리막(120), 구리합금층(122) 및 제 2 구리막(124)을 순차적으로 형성하는데, 인가 전압을 달리하는 시점, 인가 전압을 유지하는 시간 및 인가 전압의 세기에 따라 형성되는 위치, 두께 및 농도를 조절할 수 있다.또한, 금속배선(130)을 형성하는 다른 방법으로, 동일 도금챔버 내에서 순수 구리전해액을 주입한 다음 원소가 함유된 산성 수용액을 주입하고, 산성 수용액의 주입을 차단한 상태에서 계속적으로 구리 전해액을 주입하여 형성할 수 있다. 또한, 다수의 도금 챔버 내에서 각기 다른 전해액을 이용하여 형성할 수도 있다. It is effective to form the copper alloy layer 122 formed in the metal wiring 130 using the metal plating method by using the potential difference of the electrolytic plating solution. That is, the first copper film 120, the copper alloy layer 122, and the second copper film 124 are sequentially formed by varying the applied voltage during plating, and at the time when the applied voltage is different, the applied voltage is maintained. The position, thickness and concentration may be adjusted according to the time and the intensity of the applied voltage. In addition, another method of forming the metal wiring 130 may be performed by injecting pure copper electrolyte in the same plating chamber and then containing elements. The acidic aqueous solution may be injected, and the copper electrolyte may be continuously injected while the injection of the acidic aqueous solution is blocked. In addition, it may be formed using different electrolyte solutions in a plurality of plating chambers.
평탄화 공정은 전면식각을 실시하거나, 화학 기계적 연마(CMP)를 실시하는 것이 바람직하다. 제 1 열처리 공정은 불활성 가스 분위기 하에서 100 내지 200℃의 온도 범위로 실시하는 것이 바람직하다. In the planarization process, it is preferable to perform full surface etching or chemical mechanical polishing (CMP). It is preferable to perform a 1st heat processing process in the temperature range of 100-200 degreeC under inert gas atmosphere.
도 2c를 참조하면, 제 2 열처리 공정을 실시하여 금속배선(130) 내의 원소를 결정립계에 석출한 다음, 전체 구조상에 제 2 확산 방지막(134)을 형성하되, 석출된 원소와 제 2 확산 방지막(134)이 반응하여 금속배선(130)과 제 2 확산 방지막(134) 사이에 확산방지 화합물층(132)을 형성한다. 제 2 확산 방지막(134) 상에 제 2 저유전율 절연막(136)을 형성한다. 제 2 확산 방지막(134) 형성전에 구리배선 상부의 산화층을 제거하기 위한 플라즈마 처리를 실시할 수 있다. Referring to FIG. 2C, a second heat treatment process is performed to deposit elements in the metal wiring 130 at the grain boundaries, and then a second diffusion barrier layer 134 is formed on the entire structure, but the precipitated elements and the second diffusion barrier layer ( 134 reacts to form a diffusion barrier compound layer 132 between the metallization 130 and the second diffusion barrier 134. A second low dielectric constant insulating film 136 is formed on the second diffusion barrier film 134. Plasma treatment may be performed to remove the oxide layer on the upper copper wirings before forming the second diffusion barrier layer 134.
제 2 열처리 공정은 150 내지 500℃의 온도하에서 약 1 내지 60분간 실시하되, 금속배선(130) 내의 구리 합금층(122)이 배선의 일정깊이에서 에너지 상태가 높은 구리 배선 표면으로 확산하여 그레인 바운더리에 석출되도록 하는 것이 효과적이다. 또한, 구리 원자 이동에 대한 채움(Stuffing) 효과를 수행할 수 있도록 열처리 하는 것이 바람직하다. The second heat treatment process is performed at a temperature of 150 to 500 ° C. for about 1 to 60 minutes, wherein the copper alloy layer 122 in the metal wiring 130 diffuses to the surface of the copper wiring having a high energy state at a predetermined depth of the wiring and thus grain boundary. It is effective to make it precipitate. In addition, it is preferable to heat-treat so that a filling effect on the movement of copper atoms can be performed.
제 2 확산 방지막(134)으로 실리콘 질화막(SiNx), 실리콘 카바이드막(SiCx) 및 실리콘 질화 카바이드막(SiCN)중 적어도 어느 하나를 사용하여 형성하되, 미량의 산소를 함유한 300 내지 1000Å 두께로 형성하는 것이 바람직하다.The second diffusion barrier 134 is formed using at least one of a silicon nitride film (SiN x ), a silicon carbide film (SiC x ), and a silicon nitride carbide film (SiCN), and has a thickness of 300 to 1000 kPa containing a small amount of oxygen. It is preferable to form.
구리 금속배선(130) 내의 소정 영역에 형성된 구리 합금층(122)은 구리 배선 결정립계에 석출됨으로써, 구리 배선 비저항의 급격한 증가 없이, 표면에서 구리 원자의 이동을 억제하며, 동시에 석출된 합금층은 상부 제 2 확산 방지막(134)중에 함유된 미량의 산소와 결합하여 금속산화물 화합물 구조의 확산 방지 화합물층(132)을 형성함으로써 제 2 확산 방지막(134)의 접합성을 증대시키고 계면을 통한 구리 원자의 이동을 억제하는 역할을 한다. 또한, 후속 CMP 공정에 의한 저유전율 절연막 박리 형상을 억제하고 구리 배선의 일렉트로마이크레이션(Electromigration; EM) 및 스트레스 마이그레이션(Stress Migration; SM) 특성을 향상시킬 수 있다. The copper alloy layer 122 formed in a predetermined region in the copper metal wiring 130 is deposited at the copper wiring grain boundary, thereby suppressing the movement of copper atoms on the surface without a sudden increase in the copper wiring resistivity, and simultaneously depositing the alloy layer on the upper portion. The diffusion barrier compound layer 132 having a metal oxide compound structure is formed by combining with a small amount of oxygen contained in the second diffusion barrier layer 134 to increase the bonding property of the second diffusion barrier layer 134 and to move copper atoms through the interface. It acts as a deterrent. In addition, it is possible to suppress the low dielectric constant insulation film peeling shape by the subsequent CMP process and to improve the electromigration (EM) and stress migration (SM) characteristics of the copper wiring.
또한, 제 2 열처리 공정을 제 2 확산 방지막(134) 형성 후에 실시할 수도 있다. In addition, the second heat treatment step may be performed after the formation of the second diffusion barrier film 134.
전체 구조상에 제 2 확산 방지막(134)을 형성한 다음, 제 2 열처리 공정을 실시하여 금속배선(130) 내의 원소를 구리배선의 그래인 바운더리에 석출하여 금속배선(130)과 제 2 확산 방지막(134) 사이에 확산방지 화합물층(132)을 형성한다. 제 2 확산 방지막(134) 상에 제 2 저유전율 절연막(136)을 형성한다. 제 2 확산 방지막(134) 형성전에 구리 배선 상부의 산화층을 제거하기 위한 플라즈마 처리를 실시할 수 있다. After forming the second diffusion barrier layer 134 on the entire structure, the second heat treatment process is performed to deposit the elements in the metal wiring 130 on the grain boundary of the copper wiring to form the metal wiring 130 and the second diffusion barrier layer ( The diffusion barrier compound layer 132 is formed between the layers 134. A second low dielectric constant insulating film 136 is formed on the second diffusion barrier film 134. Plasma treatment may be performed to remove the oxide layer on the upper portion of the copper wirings before the second diffusion barrier film 134 is formed.
이후, 다마신 및/또는 듀얼 다마신 공정을 적용하여 다층의 금속배선을 형성할 수도 있다.Thereafter, a damascene and / or dual damascene process may be applied to form a multilayer metallization.
상술한 바와 같이, 본 발명은 구리 금속배선내에 구리 합금층을 형성한 후, 열처리 공정을 통해 확산 방지막과 금속배선 경계면으로 합금층을 석출하여 확산 방지 화합물층을 형성함으로써, 구리 금속배선의 급격한 비저항 증가 없이 금속배선과 확산 방지막 계면으로의 구리원자 이동을 억제할 수 있다. As described above, in the present invention, after forming a copper alloy layer in the copper metal wiring, by depositing the alloy layer to the diffusion barrier layer and the metal wiring interface through a heat treatment process to form a diffusion barrier compound layer, a rapid increase in resistivity of the copper metal wiring Without this, it is possible to suppress the movement of copper atoms to the interface between the metal wiring and the diffusion barrier.
또한, 금속배선과 확산 방지막의 경계면에 확산방지 화합물층을 형성하여 금속배선과 확산 방지막의 접합성을 증대시킬 수 있어, 신뢰성 있는 금속배선을 형성할 수 있다. In addition, by forming a diffusion preventing compound layer on the interface between the metal wiring and the diffusion barrier, it is possible to increase the bonding between the metal wiring and the diffusion barrier, thereby forming a reliable metal wiring.
도 1은 종래의 다마신 공정을 통해 형성된 금속 배선의 단면도 이다. 1 is a cross-sectional view of a metal wiring formed through a conventional damascene process.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다. 2A to 2C are cross-sectional views illustrating a method for forming metal wirings of a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
10, 110 : 반도체 기판 12, 20, 112, 136 : 저유전율 절연막10, 110: semiconductor substrate 12, 20, 112, 136: low dielectric constant insulating film
14, 118, 134 : 확산 방지막 16, 130 : 금속배선14, 118, 134: diffusion barrier 16, 130: metal wiring
18, 114 : 배리어막 116 : 트렌치18, 114: barrier film 116: trench
120 : 제 1 구리막 122 : 구리 합금막120: first copper film 122: copper alloy film
124 : 제 2 구리막 132 : 확산방지 화합물층124: second copper film 132: diffusion barrier compound layer
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0080033A KR100538381B1 (en) | 2003-11-13 | 2003-11-13 | Method of forming a metal line in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0080033A KR100538381B1 (en) | 2003-11-13 | 2003-11-13 | Method of forming a metal line in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050046055A KR20050046055A (en) | 2005-05-18 |
| KR100538381B1 true KR100538381B1 (en) | 2005-12-21 |
Family
ID=37245500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0080033A KR100538381B1 (en) | 2003-11-13 | 2003-11-13 | Method of forming a metal line in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100538381B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941243B2 (en) | 2016-06-09 | 2018-04-10 | Samsung Electronics Co., Ltd. | Wafer-to-wafer bonding structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712358B1 (en) * | 2005-12-28 | 2007-05-02 | 동부일렉트로닉스 주식회사 | Method for forming damascene interconnection of semiconductor device and damascene interconnection fabricated thereby |
-
2003
- 2003-11-13 KR KR10-2003-0080033A patent/KR100538381B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941243B2 (en) | 2016-06-09 | 2018-04-10 | Samsung Electronics Co., Ltd. | Wafer-to-wafer bonding structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050046055A (en) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426289B1 (en) | Method of fabricating a barrier layer associated with a conductor layer in damascene structures | |
| KR100304343B1 (en) | Semiconductor device and its manufacturing method | |
| US6800554B2 (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| KR100475931B1 (en) | Method for manufacturing a multi metal line in semiconductor device | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US6566248B1 (en) | Graphoepitaxial conductor cores in integrated circuit interconnects | |
| JP3500564B2 (en) | Method for manufacturing semiconductor device | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| WO2001078123A1 (en) | Method of forming metal interconnects | |
| KR100546209B1 (en) | Copper wiring formation method of semiconductor device | |
| KR100939773B1 (en) | Metal line of semiconductor device and method for manufacturing the same | |
| KR100338941B1 (en) | Contact forming method for semiconductor device | |
| KR100538381B1 (en) | Method of forming a metal line in semiconductor device | |
| KR20040033260A (en) | Method of producing semiconductor device | |
| KR100924556B1 (en) | Metal wiring of semiconductor device and method of manufacturing the same | |
| KR100866138B1 (en) | Line of semiconductor device and method for manufacturing the same | |
| KR20070005870A (en) | Method of forming a copper wiring in a semiconductor device | |
| EP1407488A2 (en) | A method of selectively alloying interconnect regions by depostion process | |
| KR100467495B1 (en) | Method for forming metal line of semiconductor device | |
| KR100361207B1 (en) | A method of forming a metal line in a semiconductor device | |
| KR100919378B1 (en) | Metal wiring in a semiconductor device and method of forming the same | |
| KR100282230B1 (en) | Manufacturing Method for Interconnection of Semiconductor Devices | |
| KR100744669B1 (en) | A method for forming damascene metal wire using copper | |
| KR100720401B1 (en) | Method for Forming Cu lines in Semiconductor Device | |
| KR100935193B1 (en) | Metal layer of semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |