KR100537584B1 - 트렌치 커패시터의 매입 플레이트 형성 방법 - Google Patents

트렌치 커패시터의 매입 플레이트 형성 방법 Download PDF

Info

Publication number
KR100537584B1
KR100537584B1 KR10-2004-0043069A KR20040043069A KR100537584B1 KR 100537584 B1 KR100537584 B1 KR 100537584B1 KR 20040043069 A KR20040043069 A KR 20040043069A KR 100537584 B1 KR100537584 B1 KR 100537584B1
Authority
KR
South Korea
Prior art keywords
trench
impurity source
substrate
forming
sidewalls
Prior art date
Application number
KR10-2004-0043069A
Other languages
English (en)
Other versions
KR20050001324A (ko
Inventor
쳉강궈
디바카루니라마찬드라
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050001324A publication Critical patent/KR20050001324A/ko
Application granted granted Critical
Publication of KR100537584B1 publication Critical patent/KR100537584B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명에는 트렌치 커패시터에 매입 플레이트를 형성하는 방법이 기술되어 있다. 트렌치를 ASG 등의 불순물 소스 물질로 완전히 채운다. 그 후, 불순물 소스 물질에 리세스를 형성하고, 칼라 물질을 침착하여, 트렌치 상부에 칼라를 형성한다. 매입 플레이트를 형성하도록 불순물을 드라이브-인(drive-in)한 후, 불순물 소스 물질을 제거하고 칼라 물질을 제거한다.

Description

트렌치 커패시터의 매입 플레이트 형성 방법{METHOD FOR FORMING BURIED PLATE OF TRENCH CAPACITOR}
본 발명은 집적 회로(IC)에 관한 것이며, 보다 구체적으로는 트렌치 커패시터에 관한 것이다. 이러한 IC로는, 예컨대 RAM(random access memories), DRAM(dynamic RAMs), SDRAM(synchronous DRAMs), SRAM(static RAMs) 및 ROM(read only memories) 등과 같은 메모리 IC 또는 그 밖의 메모리 IC가 있다. 그 밖의 IC로는, PLA(programmable logic arrays) 등의 소자, ASIC(applications specific IC), 복합 논리/메모리 IC(매입 DRAM 또는 eDRAM), 또는 트렌치 커패시터를 이용하는 임의의 회로 소자가 있다. 구체적으로, 본 발명은 트렌치 커패시터, 특히 딥 트렌치 커패시터에 매입 플레이트를 형성하는 새로운 방법에 관한 것이다.
집적 회로(IC) 또는 칩은 전하 저장을 위해 커패시터를 채용한다. 전하 저장용 커패시터를 채용한 IC의 예로는, DRAM 칩 등과 같은 메모리 IC가 있다. 일반적으로, DRAM 메모리 셀은 커패시터에 접속된 트랜지스터를 포함한다. DRAM에 통상 채용되는 커패시터의 한 가지 타입으로는 트렌치 커패시터가 있다. 트렌치 커패시터는 기판에 형성된 3차원 구조물이며, 기판에 에칭되어 있는 딥 트렌치를 대개 포함한다. 딥 트렌치는, 예컨대 n-형 도핑 폴리로 채워진다. 도핑 폴리는 커패시터의 하나의 전극("기억 노드"라 불림)의 역할을 한다. n형 도핑 영역이 트렌치의 하부를 둘러싸서 제2 전극의 역할을 한다. 이러한 도핑 영역은 "매입 플레이트"라 불리운다. 노드 유전체는 매입 플레이트와 기억 노드를 분리시킨다.
매입 플레이트의 형성은 트렌치 DRAM 기술 관련 공정에 있어서 장치의 성능을 향상시키는 데 중요한 부분을 차지한다. 매입 플레이트를 형성하기 위한 통상의 기술로는, 트렌치의 파워부를 둘러싸는 기판의 영역에 불순물을 과잉 확산시키는 것이 있다. 불순물 소스는, 예컨대 비소 도핑 실리케이트 유리(ASG) 등과 같은 n형 실리케이트 유리에 의해 일반적으로 제공된다. 매입 플레이트는 하부 트렌치의 측벽에 얇은 ASG층을 침착한 후에 열처리하는 것("드라이브-인" 공정으로 알려짐)에 의해 통상적으로 형성된다. ASG층은 매입 플레이트를 도핑하기 위한 비소 소스로서 작용한다.
트렌치 기술의 피처 크기(feature size)가 감소함에 따라, 특히 트렌치 크기가 축소함에 따라, ASG층의 두께도 그에 상응하게 감소되어야 한다. 그러나, 얇은 ASG층에서의 비소의 고갈 때문에, ASG 두께의 과도한 감소는 매입 플레이트 영역에서 비소 농도의 저하를 초래한다. 낮은 비소 농도는 장치 성능을 저하시킨다. 따라서, 트렌치 기술에 있어서 스케일링은 통상의 ASG 공정에 의해 크게 제약을 받는다.
또한, 칼라(collar)는 트렌치 상부에서 비소의 확산과 실리콘의 에칭을 방해하는 하드마스크(hard mask)로서 작용하기 때문에, 매입 플레이트 및 커패시턴스를 증진하는 데 필수적인 것이다. 통상적으로, 칼라는 ASG의 침착 이전에 형성된다. 안티-칼라 방식, 희생 폴리 방식 및 변형된 안티-칼라 방식을 비롯한 여러가지 칼라 방식이 개발되었지만, 이들 각각은 그것만의 고유의 한계점을 갖고 있다.
안티-칼라 방식에서는, 트렌치의 측벽에 산화물층을 형성한다. 그 후, 트렌치에 레지스트를 채우고, 레지스트의 상부면에 트렌치의 상부 아래로 예정된 깊이의 리세스를 형성한다. 트렌치의 상부의 노출된 측벽으로부터 산화물을 제거한 후, 트렌치의 하부에서 레지스트를 박리한다. 이에 의해, 트렌치 측벽의 바닥 부분만이 산화물에 의해 피복된 상태로 남는다. 그 후, 웨이퍼를, 예컨대 NH3 등과 같은 질소-함유 분위기에 노출시킨다. 상기 바닥 부분은 산화물로 피복되어 있기 때문에, 트렌치 측벽의 상부에만 얇은 질화물층이 열적으로 성장된다. 끝으로, 상기 측벽의 바닥 부분으로부터 산화물을 제거하여, 상기 상부에만 질화물 칼라를 남겨 놓는다.
안티-칼라 방식의 고유의 한계점은, 열적 성장에 의해 얻어지는 질화물의 최대 두께가 이후의 처리 동안에 칼라로서 작용하기에는 충분하지 않은 대략 25 Å 미만 정도라는 것이다.
희생 폴리 방식의 형성은, 먼저 열산화에 의해 트렌치 측벽에 제1 산화물층을 형성하는 것으로 시작된다. 그 후, 저압 화학 증착(LPCVD)에 의해 트렌치 측벽에 제1 질화물층을 형성한다. 그 후, 트렌치에 폴리실리콘을 채우고, 폴리의 상부면에 트렌치의 상부 아래로 예정된 깊이의 리세스를 형성한다. 인-시츄 증기 성장(ISSG)을 이용하여, 폴리와 질화물 표면을 산화시킨 후, LPCVD에 의해 제2 질화물층을 침착한다. 그 후, 반응성 이온 에칭(RIE)에 의한 이방성(異方性) 에칭을 이용하여 폴리 상에서 질화물과 ISSG 산화물을 제거하는 한편, 트렌치 측벽 상의 질화물과 ISSG 산화물은 남겨 놓는다. 그 후, 트렌치 바닥 부분에서 모든 폴리를 제거하기 위해, 공격적 에칭을 수행한다. 그 후, 트렌치 바닥 부분에서 제1 질화물층을 박리하는데, 이는 제1 산화물층에서 중단된다. 이와 동시에, 트렌치 상부에서 제2 질화물층을 박리한다. 그 후, 트렌치 바닥부 상의 제1 산화물층과 트렌치 상부 상의 ISSG 산화물을 박리하여, 트렌치 상부에 형성된 칼라만을 남겨 놓는다. 칼라는 얇은 산화물층과 질화물층을 포함한다.
질화물 칼라가 열적 성장에 의해 형성되는 안티-칼라 방식과는 달리, 희생 폴리 방식에서 질화물은 LPCVD에 의해 형성된다. 따라서, 희생 폴리 방식에서 질화물은 임의의 두께가 될 수 있다. 그러나, 희생 폴리 방식은 공정이 복잡하고, 트렌치 바닥으로부터 폴리를 제거하는 중에 심각한 결함이 발생된다는 2가지 단점이 있다. 상기 폴리 제거 공정은 폴리실리콘을 완전히 제거하기 위한 매우 공격적인 에칭 공정이다. 이는, 예컨대 트렌치 측벽에 핀홀을 형성하거나, 정렬용 마크 등의 일부 영역에 손상을 입히는 등 심각한 결함 문제를 초래할 수 있다.
변형된 안티-칼라 방식에서는, 열적 성장에 의해 트렌치 측벽에 제1 산화물층을 형성한다. 그 후, LPCVD에 의해 트렌치 측벽에 제1 질화물층을 형성한다. 그 후, LPCVD에 의해 트렌치 측벽에 제2 산화물층을 형성한다. LPCVD에 의해 트렌치 측벽에 얇은 폴리실리콘층을 침착한 후, 그 표면을 산화시켜 제3 산화물층을 형성한다. 그 후, 트렌치에 레지스트를 채우고, 레지스트의 상부면에 트렌치의 상부 아래로 예정된 깊이의 리세스를 형성한다. 트렌치 측벽의 노출된 상부로부터 제3 산화물층을 제거한 후, 레지스트를 박리한다. 단지 열질화에 의해서만 트렌치 상부에 제2 질화물층을 형성한다. 트렌치의 바닥 부분은 제3 산화물에 의해 피복되어 있어, 트렌치 바닥 부분에서는 질화물이 성장되지 못한다. 그 후, 제2 질화물층에 대해 선택적인 제거 공정을 이용하여, 트렌치 바닥 부분으로부터 제3 산화물을 박리한다. 그 후, 제2 질화물층에 대해 선택적인 제거 공정을 이용하여, 트렌치 바닥 부분으로부터 폴리를 박리한다. 그 후, 트렌치 바닥 부분에서 제1 질화물층을 박리하는데, 이는 제1 산화물층에서 중단된다. 이와 동시에, 트렌치 상부에서 제2 질화물층을 박리하는데, 이는 폴리층에서 중단된다. 그 후, 트렌치 상부에서 폴리층을 박리한다. 그 후, 트렌치 바닥 부분으로부터 제1 산화물층을 박리한다. 이와 동시에, 트렌치 상부에서 제2 산화물층을 박리한다. 그 결과, 트렌치 상부에만 칼라가 형성된다. 희생 폴리 방식과 마찬가지로, 상기 칼라는 얇은 산화물층과 질화물층을 포함한다.
변형된 안티-칼라 방식의 장점은 폴리의 공격적인 제거 단계를 배제시켰다는 것이다. 그러나, 공정이 복잡하고, 박막의 품질 때문에 "핀홀"이 있는 칼라의 품질이 열악하다는 단점이 있다. 다층 박막의 증착은 질화물 칼라의 밀도에 큰 결함을 야기할 수 있다. 또한, 이 방식은 좁은 트렌치에서 핀치오프 상태가 일어날 수 있다는 문제가 있다.
또한, 전술한 3가지 방식 모두에서는, 매입 플레이트의 형성 이전에 보틀(bottle)형 트렌치가 형성된다. 이러한 보틀 형성 공정 중에 칼라가 파괴될 수 있고, 이는 후속 매입 플레이트 형성 공정의 무효화로 이어진다.
예컨대, 트렌치의 하부 영역에 희생 물질을 이용하면, 트렌치의 상부 측벽에 칼라가 형성될 수 있다. 미국 특허 제6,509,599호에서는, 트렌치(108)를 채우기 위해, 웨이퍼 상에 폴리실리콘(152)을 침착시킨다(6번째 문단, 16-17행). 그 후, 형성할 칼라의 바닥 측면 아래로 폴리실리콘(152)을 제거한다(6번째 문단, 27-28행). 그 후, 웨이퍼 상에 유전체층을 침착하여, 트렌치 측벽을 피복한다(6번째 문단, 41-42행). 칼라(168)를 형성하기 위해 상기 유전체층을 에칭한다(7번째 문단, 1-3행). 그 후, 폴리실리콘 희생층(152)을 제거한다(7번째 문단, 12-13행). 폴리실리콘을 제거한 후, 매입 플레이트를 형성한다(7번째 문단, 58-60행). 폴리실리콘을 희생 물질로서 이용하는 유사한 공정이 미국 특허 제6,319,788호에 기술되어 있다.
별법으로서, 산화물이 희생 물질로 이용될 수 있다. 미국 특허 제6,297,088호에서는, 기판(102) 상에 그리고 트렌치 구조(110) 내에 산화물층(112)을 형성한 후, 에치 백 단계를 수행하여 기판(102)의 상부면 위의 산화물(112)을 제거하고 산화물(112)의 일부분을 트렌치로부터 제거하며, 그에 의해 상부 측벽(111a)을 노출시킨다(4번째 문단, 63행 - 5번째 문단, 7행). 그 다음에, 상부 측벽(111a) 상에 칼라 질화물 스페이서(116)를 형성한다(5번째 문단, 22-24행). 그 후, 산화물(112)을 제거하고(5번째 문단, 37-40행), 트렌치 구조의 하부 측벽(111b)과 바닥(110b)에 도핑 영역(117)을 형성한다(5번째 문단, 48-49행). 희생 유전체 물질을 이용하는 유사한 공정이 미국 특허 제6,365,485호에 기술되어 있다.
전술한 방법에서는, 딥 트렌치를 기판에 완전히 형성한 후, 희생 물질을 트렌치에 침착시키고, 이 희생 물질에 리세스를 형성하여 트렌치 측벽의 상부를 노출시킨다. 상부 측벽에 칼라를 형성하고, 상기 희생 물질을 제거하며, 트렌치의 하부에 매입 플레이트를 형성한다. 다른 방법에서는, 딥 트렌치를 부분적으로 형성하고, 이렇게 부분적으로 형성된 트렌치의 측벽에 칼라를 형성한 후, 모든 트렌치를 에칭하고, 트렌치 측벽에서 칼라 아래로 매입 플레이트를 형성한다. 예컨대, 미국 특허 제6,225,158호에서는, 딥 트렌치의 상부(39)를 질화물 칼라(43)와 일렬로 정렬한 후(3번째 문단, 3-6행), 딥 트렌치의 에칭을 완료한다(3번째 문단, 10-13행). 딥 트렌치를 ASG(49)와 일렬로 정렬하고, 드라이브-인 공정을 수행하여, 딥 트렌치의 하부(47)를 둘러싸는 n+ 확산 플레이트(51)를 형성한다(3번째 문단, 14-20행). 유사한 공정이 미국 특허 제6,190,988호에 기술되어 있다.
또한, 전술한 모든 방식에서는, 매입 플레이트의 형성 이전에 보틀을 형성한다. 이러한 보틀 형성 공정 중에 칼라가 파괴될 수 있고, 이는 후속 매입 플레이트 형성 공정의 무효화로 이어진다. 또한, 매입 플레이트는 하부 트렌치의 측벽에 얇은 ASG층을 침착한 후에 열처리하는 것("드라이브-인" 공정으로 알려짐)에 의해 형성된다. 트렌치 기술의 피처 크기가 감소하면, 특히 트렌치 크기가 축소하면, 얇은 ASG층에서의 비소의 고갈 때문에, ASG 두께의 과도한 감소는 매입 플레이트 영역에서 비소 농도의 저하를 초래하여, 장치 성능을 저하시킨다. 따라서, 트렌치 기술에 있어서 스케일링은 통상의 ASG 공정에 의해 크게 제약을 받는다.
따라서, 불순물 소스의 박막층을 트렌치 측벽에 침착하는 것에도 의존하지 않고, 불순물 소스 물질의 침착 이전에 칼라 구조물을 형성하는 것에도 의존하지 않으면서, 매입 플레이트를 트렌치 커패시터에 형성하는 방법을 당업계에서 필요로 하고 있다.
따라서, 본 발명은 종래 방법의 한계점을 극복할 수 있는, 매입 플레이트를 트렌치 커패시터에 형성하는 방법을 제공하는 것을 그 목적으로 한다. 구체적으로, 본 발명에 따른 방법에서는, 트렌치를 ASG 등과 같은 불순물 소스 물질로 완전히 채운 후, 이 불순물 소스 물질에 리세스를 형성한다. 본 발명의 한 가지 양태에서는, 그 후 칼라 물질을 침착하여 트렌치 상부에 칼라를 형성한다. 따라서, 칼라는 불순물 소스 물질을 채운 후에 형성된다.
본 발명의 한 가지 양태에서, 상기 방법은, 측벽을 구비한 하나 이상의 트렌치를 반도체 기판에 형성하는 단계와; 상부면이 트렌치 상부 아래에 있는 불순물 소스를 형성하도록, 하나 이상의 불순물을 함유하는 불순물 소스 물질을 트렌치에 부분적으로 채우는 단계와; 불순물 소스 위에 있는 트렌치의 측벽에 유전체 칼라를 형성하는 단계와; 유전체 칼라에 의해 피복되어 있지 않은 트렌치에서 불순물을 기판 내로 확산시켜 매입 플레이트를 형성하도록, 기판을 가열하는 단계; 그리고 트렌치로부터 불순물 소스 물질을 제거하는 단계를 포함한다.
본 발명의 다른 양태에서, 상기 방법은, 측벽을 구비한 하나 이상의 트렌치를 반도체 기판에 형성하는 단계와; 상부면이 트렌치 상부 아래에 있는 불순물 소스를 형성하도록, 하나 이상의 불순물을 함유하는 불순물 소스 물질을 트렌치에 부분적으로 채우는 단계와; 트렌치의 나머지 부분을 채우고 불순물 소스 위에 있는 트렌치의 측벽을 피복하도록, 불순물 소스 상에 제2 물질을 침착하는 단계와; 제2 물질에 의해 피복되어 있지 않은 트렌치에서 불순물을 기판 내로 확산시켜 매입 플레이트를 형성하도록, 기판을 가열하는 단계; 그리고 트렌치로부터 제2 물질 및 불순물 소스 물질을 제거하는 단계를 포함한다.
상기 트렌치는, 트렌치의 상부에 또는 그 위에 상부면이 있는 불순물 소스를 형성하도록 트렌치에 불순물 소스 물질을 채우는 단계와; 불순물 소스의 상부면에 트렌치의 상부 아래로 리세스를 형성하는 단계를 포함하는 방법에 의해 부분적으로 채워질 수 있다.
신규한 것으로 여겨지는 본 발명의 주요 부분과 본 발명의 구성 요소의 특징이 특히 첨부 도면에 나타나 있다. 도면은 단지 예시를 목적으로 한 것으로, 일정한 비례로 도시되어 있지는 않다. 또한, 도면에서 유사한 도면 부호는 유사한 부분을 나타낸다. 그러나, 구성 및 작동 방법에 관한 본 발명 자체는 후술하는 발명의 상세한 설명을 첨부 도면과 함께 참조하면 잘 이해될 수 있다.
이제, 첨부 도면을 참조로 하여 본 발명을 기술한다. 도면에서는, 구조의 여러 양태가 도시되어 있으며, 본 발명을 보다 명확하게 기술하고 예시하도록 간단한 방식으로 개략적으로 도식되어 있다. 예컨대, 도면은 일정한 비례로 도시되어 있지 않다. 또한, 구조의 여러 양태의 수직 단면은 그 형상이 직사각형인 것으로 예시되어 있다. 그러나, 당업자라면 실제 구조의 경우에 상기 양태는 보다 테이퍼진 부분을 대부분 포함할 것이라는 것을 알 것이다. 또한, 본 발명은 임의의 특정 형상의 구조물에 한정되지 않는다.
설명을 위해, 본 발명은 DRAM셀과 관련하여 기술되어 있다. 그러나, 본 발명의 범위는 일반적으로 트렌치 커패시터의 형성에 이르기까지 확대된다. 본 발명의 보다 나은 이해를 위해, 통상적인 트렌치 커패시터 DRAM셀을 형성하는 공정과 관련하여 설명한다.
종래의 방법은, 도 1a에 도시된 바와 같이 패드 산화물(11) 및 패드 질화물(12)이 그 위에 마련된 기판(10)을 준비하는 것으로 시작된다. 기판(10)에는 트렌치(13)가 형성되어 있다. 도 1b에 도시된 바와 같이, 트렌치의 바닥과 측벽에 ASG 등과 같은 불순물 소스 물질의 층(15)을 침착한다. 그 후, 도 1c에 도시된 바와 같이 트렌치에 희생 물질(16)을 채운다. 희생 물질(16)은 예컨대 폴리실리콘일 수도 있고, 산화물 또는 레지스트 물질 등과 같은 유전체 물질일 수도 있다. 도 1d에 도시된 바와 같이, 트렌치의 상부보다 낮은 레벨로 희생 물질(16)에 리세스를 형성한 후, 도 1e에 도시된 바와 같이, 불순물 소스 물질(15)의 노출된 부분을 에칭에 의해 제거하여, 트렌치 측벽의 상부를 노출시킨다. 그 후, 도 1f에 도시된 바와 같이, 나머지 희생 물질(16)을 트렌치로부터 제거한다.
도 1g에 도시된 바와 같이, 비(非)도핑 실리케이트 유리(USG) 등과 같은 유전체 칼라 물질(17)을 트렌치의 측벽에 침착한다. 그 후, 대개 기판을 가열하는 것에 의해 불순물의 드라이브-인 공정을 수행하여, 불순물을 기판 내로 확산시키고, 그에 의해 도 1h에 도시된 바와 같이 매입 플레이트(18)를 형성한다. 끝으로, 도 1i에 도시된 바와 같이 유전체 칼라 물질(17)과 불순물 소스 물질(15)을 트렌치로부터 박리한다.
본 발명에 따른 방법은 매입 플레이트와 칼라를 동시에 형성하는 보다 간단하고 효과적인 통합 방식을 제공한다. 도 1a 내지 도 1i에 도시된 종래의 방법에 비해, 본 발명은 후술하는 이점을 갖는다. 첫째, 트렌치 측벽 상의 얇은 불순물 소스층에 의존하는 대신에, 트렌치를 완전히 채우는 불순물 소스 물질을 이용하여 매입 플레이트를 형성함으로써, 비소 고갈 문제를 배제시킨다. 둘째, 트렌치에 불순물 소스 물질을 채운 이후에 유전체 칼라를 형성함으로써, 다층 박막을 침착할 필요성을 배제시킨다. 따라서, 종래의 방식을 이용하는 경우에 본래 수반되는 최소 트렌치 크기의 제한 문제가 현저히 완화되어, 본 발명의 방법은 100 nm 이하 세대에 이르기까지 확대 적용될 수 있다.
본 발명의 세번째 장점은 트렌치의 형상에 관한 것이다. 실리콘 등과 같은 기판 재료에 형성되는 트렌치는 대개 육각형류의 모양을 나타낸다. 그러나, 장치 성능을 더 향상시키고 공정 윈도우의 폭을 더 넓히기 위해서는, 직사각형 모양을 갖는 트렌치가 바람직하다. 결정의 방위에 따라 실리콘을 서로 다른 비율로 에칭하는 습식 에칭을 이용하면, 정사각형 모양이 얻어질 수 있다. 본 발명에 따른 방법을 이용하면, 불순물 소스 물질에 리세스를 형성한 이후에 성형 공정을 수행할 수 있어, 상부 트렌치만이 성형되고 하부 트렌치는 채워진 불순물 소스 물질에 의해 보호된다. 따라서, 하부 트렌치는 그 본래 모양을 유지하므로, 매입 플레이트와 노드 유전체가 형성되는 하부 트렌치에 있어서의 뾰족한 모서리에 의해 야기되는 노드 유전체의 신뢰성 문제가 완화된다.
이제, 도 2a 내지 도 2i를 참조로 하여 본 발명에 따른 방법의 한 가지 실시예를 기술한다. 이 방법은 기판(110), 패드 산화물(111) 및 패드 질화물(112)을 포함하는 도 2a에 도시된 구조물을 준비하는 것으로 시작된다. 기판(110)용으로 바람직한 재료는 실리콘이지만, 갈륨 비소, 게르마늄, 실리콘 게르마늄 또는 SOI(silicon-on-insulator) 등의 다양한 반도체 재료가 기판(110)의 역할을 하도록 선택될 수 있다. 특히, 매입 플레이트가 비소 등의 n형 불순물로 도핑되는 경우에, 기판(110)은 선택적으로 붕소 등의 p형 불순물로 약하게 도핑될 수 있다. 패드 산화물(111)은 대개 열산화를 이용하여 기판(110) 상에 형성된다. 패드 질화물(112)은 화학 기계적 연마(CMP) 등과 같은 후속 공정의 스토퍼 역할을 하도록 패드 산화물층(111) 상에 형성된다.
패드 질화물(112)은 LPCVD 또는 플라즈마-강화 CVD(PECVD)에 의해 형성될 수 있다. 붕소 도핑 실리케이트 유리(BSG) 등의 하드마스크(도시 생략)가 CVD 공정에 의해 패드 질화물(112) 상에 형성될 수 있다. 하드마스크, 패드 질화물(112) 및 패드 산화물(111)을 에칭하여 트렌치 패턴을 형성한다. 그 후, 기판(110)에 트렌치(113)를 형성한다. 바람직한 실시예에서, 트렌치(113)는 NF3/HBr/O2를 에칭제 화학물로 하여 수행되는 반응성 이온 에칭(RIE) 단계를 이용하여 형성된다. 별법으로서, SiC4/Cl2, BCl3/Cl2, 또는 SF6/Br2 등과 같은 그 밖의 에칭제를 사용하여 트렌치(113)를 형성할 수도 있다. 트렌치의 깊이는 약 0.5 내지 약 10 ㎛이고, 바람직하게는 약 7 내지 8 ㎛이다.
그 후, 도 2b에 도시된 바와 같이 트렌치(113)에 불순물 소스 물질(115)을 채운다. 임의의 적절한 기술을 이용하여, 보다 바람직하게는 LPCVD 또는 고밀도 플라즈마 CVD(HDP CVD)를 이용하여, 트렌치(113)를 채울 수 있다. 그 밖의 적절한 기술로는 PECVD 또는 스핀-온 기술이 있다. n형 매입 플레이트가 요구되는 경우에, 불순물 소스 물질(115)은 n형 불순물, 바람직하게는 비소 또는 인을 함유한 임의의 물질일 수 있다. 특히 바람직한 불순물 소스 물질로는 비소 도핑 산화물 유리(ASG)가 있다. 그 밖의 적절한 물질로는 인-도핑 산화물 유리, 또는 비소- 혹은 인-도핑 다결정 실리콘 등이 있다. p형 매입 플레이트가 요구되는 경우에, 불순물 소스 물질(115)은 붕소 등의 임의의 p형 불순물을 함유할 수 있다.
그 후, 불순물 소스 물질(115)의 상부면에 매입 플레이트의 바람직한 깊이까지 리세스를 형성하여, 도 2c에 도시된 바와 같이 트렌치 측벽의 상부를 노출시킨다. C4F6 등의 불화탄소 종을 함유하는 환경에서 반응성 이온 에칭(RIE) 등의 건식 에칭 공정에 의해, 또는 HF 종을 이용하는 습식 에칭 공정에 의해, 불순물 소스 물질(115)에 리세스를 형성할 수 있다. 에칭 공정은 산화물을 효과적으로 에칭하는 동시에 실리콘에 대해서는 크게 선택적이도록 선택되어야 한다.
불순물 소스 물질(115)에 리세스를 형성한 이후에는, 선택적인 트렌치 상부 성형 단계가 수행될 수 있다. 이 성형 공정은 장치 성능을 더 향상시키고 공정 윈도우의 폭을 더 넓히기 위하여 트렌치 상부의 형상을 육각형류의 모양에서 직사각형으로 변경하도록 되어 있다.
도 2d에 도시된 바와 같이, 얇은 산화물층(117)을 트렌치 측벽의 노출된 상부에 선택적으로 형성한다. 이렇게 형성된 얇은 산화물층은 칼라(119)의 트렌치 측벽 상에서 부착을 강화시킨다. 또한, 이 산화물층은 칼라가 실리콘 상에 직접 접촉하는 것에 의해 야기되는 응력을 완화시키는 버퍼층으로서 작용한다. LPCVD, HDP CVD, PECVD, 스핀-온 기술 혹은 이들 기술의 임의의 조합에 의한 산화물 침착 또는 열적 성장에 의해, 산화물층(117)을 형성할 수 있다. 별법으로서, 얇은 열질화물층을 측벽에 형성하여, 칼라(119)와 트렌치 측벽 사이의 부착성을 향상시킬 수 있다.
그 후, 도 2e에 도시된 바와 같이 트렌치 측벽의 상부에 칼라 물질(119)을 침착한다. 칼라 물질(119)은 트렌치 상부 영역에서의 도핑을 방지하는 배리어의 작용을 하는 임의의 물질일 수 있다. 칼라(119)용으로 바람직한 물질로는 질화물이 있다. 칼라(119)는 임의의 CVD 공정에 의해, 바람직하게는 LPCVD에 의해 형성되는데, 이는 양립성과 박막 품질이 양호하기 때문이다.
도 2f에 도시된 바와 같이, 스페이서 에칭 단계를 수행하여 불순물 소스 물질(115)의 상부에 있는 칼라 물질을 제거하고, 트렌치 측벽 상의 칼라 물질(119)을 남겨 두어 칼라(119)를 형성한다. 이 단계는 통상의 스페이스 RIE 공정 등과 같은 임의의 적절한 스페이서 에칭 공정을 이용하여 수행될 수 있다. 칼라(119)는 두 가지 용도에 알맞다. 첫째, 칼라는 도 2g에 도시된 이어지는 선택적인 산화 단계 동안에 칼라 영역에 있는 트렌치 측벽의 산화를 방지한다. 따라서, 매입 플레이트 영역에 있는 측벽만이 산화된다. 이러한 산화물을 불순물 소스 물질과 함께 박리할 때, 보틀 모양이 형성된다. 두번째, 드라이브-인 공정 동안에, 칼라(119)는 불순물의 칼라 영역 안으로의 확산을 방지한다. 따라서, 매입 플레이트 영역(118)만이 많이 도핑될 것이다.
도 2f에 예시된 스페이서 에칭 단계는 매입 플레이트의 형성에 있어서 선택적인 것이다. 이 스페이서 에칭 단계가 수행되지 않은 경우에는, 도 2g에 도시된 드라이브-인 단계 동안에 불순물을 불순물 소스 물질로부터 기판 내로 과잉 확산시키는 것에 의해서도, 매입 플레이트를 형성할 수 있다. 스페이서 에칭 단계가 없으면, 불순물 소스 물질(115) 상의 칼라 물질은 드라이브-인 공정 동안에 산소 확산을 차단할 수 있다. 불순물 소스 물질(115)에 의해 피복된 하부 트렌치의 측벽은 드라이브-인 단계 동안에 효과적으로 산화될 수 없다. 따라서, 하부 트렌치의 확대가 최소화된다. 또한, 스페이서 에칭 단계를 빠뜨리면, 예컨대 반구형 실리콘 결정(HSG) 등 때문에 트렌치 커패시턴스를 증진시키기가 어려워질 수 있다. 따라서, 스페이서 에칭 단계가 바람직하다.
본 발명에 따른 방법에서 다음 단계는 도 2g에 도시된 바와 같은 불순물 드라이브-인 단계로서, 불순물을 불순물 소스 물질(115)로부터 하부 트렌치 측벽의 표면 내로 확산시켜 트렌치의 하부를 둘러싸는 확산 플레이트(118)를 형성하도록, 당업계에 잘 알려진 방식의 열처리를 이용하는 단계이다. 바람직하게는, 웨이퍼를 약 800 내지 1200 ℃에서, 보다 바람직하게는 1050 ℃에서 약 1 내지 60분 동안 열처리한다. 불순물은 트렌치의 하부에서 기판(110)에 드라이브-인되어 매입 플레이트(118)를 형성한다. 트렌치 상부 상의 질화물 칼라(119)는 불순물의 상부 영역으로의 확산을 방지하는 하드마스크의 역할을 한다. 이러한 열처리 환경은 산소, 질소, 수소, 아르곤, 또는 이들의 임의의 조합을 함유할 수 있다. 산소가 존재한다면, 트렌치 하부의 측벽은 산화되어 산화물(120)을 형성할 것이다.
도 2h에 도시된 다음 단계에서, 산화물(120)과 불순물 소스 물질(115)은, 예컨대 HF 종을 이용한 통상의 습식 에칭 공정에 의해 박리된다. 에칭 화학물로는 완충된 HF(BHF), 묽은 HF(DHF), 또는 진한 HF(CHF) 등이 있다. 별법으로서, 산화물은 통상의 건식 에칭 공정에 의해 박리될 수 있다. 산화물 박리 이후에는 트렌치 표면 면적이 확대되어, 트렌치 커패시턴스가 증진된다는 것을 유의하라. 또한, 상기 공정의 전술한 시점에서, 예컨대 칼라(119)에 의해 피복되지 않은 하부 트렌치 영역에 HSG를 형성하는 것, 칼라(110)에 의해 피복되지 않은 하부 트렌치를 습식 혹은 건식 에칭하여 하부 트렌치에 보틀 모양을 형성하는 것, 기상(氣相) 도핑(GPD), 플라즈마 도핑, 플라즈마 이온 주입, 또는 이들 기법의 임의의 조합 등의 그 밖의 트렌치 커패시턴스 증진 기법을 실시할 수 있다. 기판 습식 에칭용 에칭제는 암모니아, KOH, 또는 HF:HNO3:CH3COOH를 함유할 수 있다. KOH를 사용하면 K 오염을 야기하여, 추가적인 세정 단계가 필요해진다. 기판 습식 에칭용 에칭제는 Cl2 플라즈마를 함유할 수 있다.
끝으로, 도 2i에 도시된 바와 같이 칼라(119)를 박리한다. 질화물을 칼라 물질로서 이용하는 바람직한 실시예에서는, HF 및 에틸렌 글리콜의 혼합물(HF/EG) 또는 고온 인산(H3PO4)을 비롯한 임의의 적절한 기술로 질화물 칼라(119)를 박리할 수 있다. 칼라(119) 아래에 산화물 라이너(117)가 있다면, 이 산화물 라이너도 예컨대 HF 종을 이용하는 통상의 습식 에칭 등과 같은 임의의 적절한 기술에 의해 박리될 수 있다.
스페이서 에칭 단계가 없는 실시예에서, 칼라(119)는 불순물 소스 물질(115)을 트렌치로부터 제거하기 전에 박리된다.
본 발명에 따른 방법의 변형예가 도 3a 내지 도 3e에 도시되어 있다. 또한, 이 방법은 기판(110), 패드 산화물(111) 및 패드 질화물(112)을 포함하는 도 3a에 도시된 구조물을 준비하는 것으로 시작된다. 하드마스크(도시 생략)는 패드 질화물(112) 상에 CVD 공정에 의해 형성될 수 있다. 하드마스크, 패드 질화물(112) 및 패드 산화물(111)을 에칭하여 트렌치 패턴을 형성한다. 그 후, 기판(110)에 트렌치(113)를 형성한다. 그 후, 도 3b에 도시된 바와 같이 트렌치(113)에 불순물 소스 물질(115)을 채운다. 그 후, 불순물 소스 물질(115)의 상부면에 매입 플레이트의 바람직한 깊이까지 리세스를 형성하여, 도 3c에 도시된 바와 같이 트렌치 측벽의 상부를 노출시킨다.
그 후, 도 3d에 도시된 바와 같이 트렌치 상부에 제2 물질(121)을 채운다. 제2 물질(121)은 비도핑 산화물인 것이 바람직하지만, 비도핑 질화물, 산질화물, 탄화규소, 폴리실리콘 또는 이들 물질의 임의의 조합일 수도 있다. 제2 물질(121)은 임의의 적절한 방법에 의해 침착될 수 있지만, 저압 화학 증착(LPCVD) 또는 고밀도 플라즈마 화학 증착(HDP CVD)를 이용하여 침착되는 것이 바람직하다.
그 후, 불순물을 하부 트렌치 측벽의 표면 내로 확산시켜 트렌치 하부를 둘러싸는 확산 플레이트(118)를 형성하기 위해, 열처리 공정 또는 열적 공정을 채용한다. 그 후, 도 3e에 도시된 바와 같이 제2 물질(121)과 불순물 소스 물질(115)을 트렌치로부터 제거한다.
본 발명은 바람직한 특정 실시예 및 그 밖의 변형예와 함께 구체적으로 기술되어 있지만, 전술한 내용의 견지에서 다수의 변형, 수정 및 변경이 당업자에게 명백하다는 것이 분명하다. 따라서, 첨부된 청구범위는 본 발명의 진정한 범위 및 정신의 범주 내에 있는 이러한 변형, 수정 및 변경을 포괄하도록 되어 있다.
본 발명에 따른 방법은, 다층 박막을 필요로 하지 않아서 최소 트렌치 크기의 제한을 크게 완화시키는, 보다 간단하지만 보다 효과적인 보틀 및 매입 플레이트 형성 방식을 제공한다. 따라서, 이러한 방식은 100 nm 이하의 트렌치 DRAM 기술을 비롯한, 여러 차세대 트렌치 DRAM 기술에 이르기까지 확대 적용될 수 있다. 이러한 방법의 그 밖의 장점으로는, 트렌치 상부 확대의 억제, 모든 커패시턴스 증진 기법과의 양립성, 그리고 전술한 변형된 안티-칼라 방식 및 희생 폴리 방식의 단점의 제거 등이 있다.
도 1a 내지 도 1i는 트렌치 커패시터에 매입 플레이트를 형성하는 종래의 방법을 예시하고,
도 2a 내지 도 2i는 트렌치 커패시터에 매입 플레이트를 형성하는 본 발명에 따른 방법의 한 가지 실시예를 예시하며,
도 3a 내지 도 3e는 트렌치 커패시터에 매입 플레이트를 형성하는 본 발명에 따른 방법의 다른 실시예를 예시한다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 기판
13, 113 : 트렌치
111 : 패드 질화물
112 : 패드 산화물
115 : 불순물 소스 물질
117 : 산화물층
18, 118 : 매입 플레이트
119 : 칼라
121 : 제2 물질

Claims (22)

  1. 트렌치 커패시터에 매입 플레이트를 형성하는 방법으로서,
    측벽을 구비한 하나 이상의 트렌치를 반도체 기판에 형성하는 단계와;
    상부면이 트렌치 상부 아래에 있는 불순물 소스를 형성하도록, 하나 이상의 불순물을 함유하는 불순물 소스 물질을 트렌치에 부분적으로 채우는 단계와;
    불순물 소스 위에 있는 트렌치의 측벽을 제2 물질로 피복하는 단계와;
    상기 제2 물질에 의해 피복되어 있지 않은 트렌치에서 불순물을 기판 내로 확산시켜 매입 플레이트를 형성하도록, 기판을 가열하는 단계; 그리고
    트렌치로부터 불순물 소스 물질을 제거하는 단계
    를 포함하는 매입 플레이트 형성 방법.
  2. 제1항에 있어서, 상기 반도체 기판은 실리콘으로 형성되는 것인 매입 플레이트 형성 방법.
  3. 제1항에 있어서, 상기 트렌치는, 트렌치의 상부에 또는 그 위에 상부면이 있는 불순물 소스를 형성하도록 트렌치에 불순물 소스 물질을 채우는 단계와; 불순물 소스의 상부면에 트렌치의 상부 아래로 리세스를 형성하는 단계를 포함하는 방법에 의해 부분적으로 채워지는 것인 매입 플레이트 형성 방법.
  4. 제1항에 있어서, 상기 불순물 소스 물질은 비소-도핑 유리인 것인 매입 플레이트 형성 방법.
  5. 제1항에 있어서, 상기 기판을 약 1 내지 60분 동안 약 800 내지 1200 ℃의 온도로 가열하는 것인 매입 플레이트 형성 방법.
  6. 제5항에 있어서, 상기 기판을 약 1050 ℃의 온도로 가열하는 것인 매입 플레이트 형성 방법.
  7. 제1항에 있어서, 상기 기판을 산소 함유 분위기에서 가열하는 것인 매입 플레이트 형성 방법.
  8. 제7항에 있어서, 상기 가열 단계 동안에, 상기 불순물 소스 물질과 상기 기판 사이에 산화물층이 성장되는 것인 매입 플레이트 형성 방법.
  9. 제8항에 있어서, 상기 산화물층을 제거하여 병 모양의 트렌치를 형성하는 단계를 더 포함하는 것인 매입 플레이트 형성 방법.
  10. 제1항에 있어서, 상기 불순물 소스 물질을 제거한 이후에, 트렌치에 복수 개의 반구형 입자를 침착시키는 단계를 더 포함하는 것인 매입 플레이트 형성 방법.
  11. 제1항에 있어서, 상기 제2 물질을 제거하는 단계를 더 포함하는 것인 매입 플레이트 형성 방법.
  12. 제1항에 있어서, 상기 불순물 소스 물질을 제거한 이후에, 병 모양의 트렌치를 형성하기 위하여 기판의 하부를 에칭하는 단계를 더 포함하는 것인 매입 플레이트 형성 방법.
  13. 제12항에 있어서, 상기 기판을 암모니아를 이용하여 에칭하는 것인 매입 플레이트 형성 방법.
  14. 제1항에 있어서, 상기 트렌치의 측벽은, 트렌치의 나머지 부분을 채우고 불순물 소스 위에 있는 트렌치의 측벽을 피복하도록, 불순물 소스 상에 제2 물질을 침착하는 것에 의해 피복되는 것인 매입 플레이트 형성 방법.
  15. 제14항에 있어서, 상기 제2 물질은 비(非)도핑 산화물인 것인 매입 플레이트 형성 방법.
  16. 제15항에 있어서, 상기 제2 물질은 저압 화학 증착 또는 고밀도 플라즈마 화학 증착에 의해 침착되는 것인 매입 플레이트 형성 방법.
  17. 제1항에 있어서, 기상(氣相) 도핑, 플라즈마 도핑 및 플라즈마 이온 주입 중 적어도 하나에 의해 기판을 노출시키는 단계를 더 포함하는 것인 매입 플레이트 형성 방법.
  18. 제10항에 있어서, 복수 개의 반구형 입자를 침착시킨 이후에, 기상(氣相) 도핑, 플라즈마 도핑 및 플라즈마 이온 주입 중 적어도 하나에 의해 기판을 노출시키는 단계를 더 포함하는 것인 매입 플레이트 형성 방법.
  19. 제1항에 있어서, 상기 트렌치의 측벽은, 불순물 소스 위에 있는 측벽 상에 유전체 칼라를 형성하는 것에 의해 피복되는 것인 매입 플레이트 형성 방법.
  20. 제19항에 있어서, 상기 유전체 칼라는 질화물로 형성되는 것인 매입 플레이트 형성 방법.
  21. 제19항에 있어서, 상기 유전체 칼라는 저압 화학 증착(LPCVD)에 의해 형성되는 것인 매입 플레이트 형성 방법.
  22. 제19항에 있어서, 상기 유전체 칼라를 형성하기 전에 트렌치 측벽 상에 얇은 산화물층을 형성하는 단계를 더 포함하는 매입 플레이트 형성 방법.
KR10-2004-0043069A 2003-06-25 2004-06-11 트렌치 커패시터의 매입 플레이트 형성 방법 KR100537584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/604,081 2003-06-25
US10/604,081 US6969648B2 (en) 2003-06-25 2003-06-25 Method for forming buried plate of trench capacitor

Publications (2)

Publication Number Publication Date
KR20050001324A KR20050001324A (ko) 2005-01-06
KR100537584B1 true KR100537584B1 (ko) 2005-12-20

Family

ID=33564129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0043069A KR100537584B1 (ko) 2003-06-25 2004-06-11 트렌치 커패시터의 매입 플레이트 형성 방법

Country Status (4)

Country Link
US (1) US6969648B2 (ko)
JP (1) JP4091929B2 (ko)
KR (1) KR100537584B1 (ko)
TW (1) TWI294667B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967137B2 (en) * 2003-07-07 2005-11-22 International Business Machines Corporation Forming collar structures in deep trench capacitors with thermally stable filler material
US7232718B2 (en) * 2003-09-17 2007-06-19 Nanya Technology Corp. Method for forming a deep trench capacitor buried plate
DE102004029516B3 (de) * 2004-06-18 2005-12-29 Infineon Technologies Ag Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben
KR100696761B1 (ko) * 2005-07-29 2007-03-19 주식회사 하이닉스반도체 웨이퍼 마크 형성 방법
US7619872B2 (en) 2006-05-31 2009-11-17 Intel Corporation Embedded electrolytic capacitor
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7494891B2 (en) * 2006-09-21 2009-02-24 International Business Machines Corporation Trench capacitor with void-free conductor fill
US7563670B2 (en) * 2006-11-13 2009-07-21 International Business Machines Corporation Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same
US7858514B2 (en) * 2007-06-29 2010-12-28 Qimonda Ag Integrated circuit, intermediate structure and a method of fabricating a semiconductor structure
US20090170331A1 (en) * 2007-12-27 2009-07-02 International Business Machines Corporation Method of forming a bottle-shaped trench by ion implantation
US7888723B2 (en) * 2008-01-18 2011-02-15 International Business Machines Corporation Deep trench capacitor in a SOI substrate having a laterally protruding buried strap
US9484269B2 (en) * 2010-06-24 2016-11-01 Globalfoundries Inc. Structure and method to control bottom corner threshold in an SOI device
US8592883B2 (en) * 2011-09-15 2013-11-26 Infineon Technologies Ag Semiconductor structure and method for making same
US20130102123A1 (en) * 2011-10-19 2013-04-25 Nanya Technology Corporation Method for fabricating single-sided buried strap in a semiconductor device
TW201440118A (zh) * 2013-04-11 2014-10-16 Anpec Electronics Corp 半導體功率元件的製作方法
KR102312040B1 (ko) * 2016-01-19 2021-10-14 한국전자통신연구원 반도체 소자의 선택적 도핑 방법
CN113497006A (zh) * 2020-03-20 2021-10-12 中芯国际集成电路制造(北京)有限公司 电容结构及其形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US629088A (en) * 1899-01-24 1899-07-18 William Schimper & Co Ink-well stand.
US6008103A (en) * 1998-02-27 1999-12-28 Siemens Aktiengesellschaft Method for forming trench capacitors in an integrated circuit
US6190988B1 (en) 1998-05-28 2001-02-20 International Business Machines Corporation Method for a controlled bottle trench for a dram storage node
US6225158B1 (en) 1998-05-28 2001-05-01 International Business Machines Corporation Trench storage dynamic random access memory cell with vertical transfer device
EP0971414A1 (de) 1998-06-15 2000-01-12 Siemens Aktiengesellschaft Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
US6177696B1 (en) * 1998-08-13 2001-01-23 International Business Machines Corporation Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
DE19842665C2 (de) * 1998-09-17 2001-10-11 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
US6426254B2 (en) * 1999-06-09 2002-07-30 Infineon Technologies Ag Method for expanding trenches by an anisotropic wet etch
TW429613B (en) 1999-10-21 2001-04-11 Mosel Vitelic Inc Dynamic random access memory with trench type capacitor
US6319788B1 (en) 1999-12-14 2001-11-20 Infineon Technologies North America Corp. Semiconductor structure and manufacturing methods
US6282115B1 (en) 1999-12-22 2001-08-28 International Business Machines Corporation Multi-level DRAM trench store utilizing two capacitors and two plates
US6365485B1 (en) 2000-04-19 2002-04-02 Promos Tech., Inc, DRAM technology of buried plate formation of bottle-shaped deep trench
US6495411B1 (en) 2000-07-13 2002-12-17 Promos Technology Inc. Technique to improve deep trench capacitance by increasing surface thereof
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2003142604A (ja) * 2001-11-05 2003-05-16 Toshiba Corp 半導体記憶装置とその製造方法
TWI300948B (ko) * 2002-09-27 2008-09-11 Nanya Technology Corp

Also Published As

Publication number Publication date
KR20050001324A (ko) 2005-01-06
US6969648B2 (en) 2005-11-29
JP4091929B2 (ja) 2008-05-28
TWI294667B (en) 2008-03-11
TW200518277A (en) 2005-06-01
JP2005019994A (ja) 2005-01-20
US20050009268A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
KR100537584B1 (ko) 트렌치 커패시터의 매입 플레이트 형성 방법
KR100708024B1 (ko) 수직형 트렌치들을 확장시키기 위한 방법 및 확장된 수직형 깊은 트렌치들을 형성하기 위한 방법
TW454341B (en) A trench capacitor with isolation collar
US6297088B1 (en) Method for forming a deep trench capacitor of a dram cell
US6566273B2 (en) Etch selectivity inversion for etching along crystallographic directions in silicon
US7812387B2 (en) Trench capacitor
US6066527A (en) Buried strap poly etch back (BSPE) process
TW522506B (en) A method for fabricating a trench capacitor
US6967136B2 (en) Method and structure for improved trench processing
US7713814B2 (en) Hybrid orientation substrate compatible deep trench capacitor embedded DRAM
US6495411B1 (en) Technique to improve deep trench capacitance by increasing surface thereof
US7214981B2 (en) Semiconductor devices having double-sided hemispherical silicon grain electrodes
US6013937A (en) Buffer layer for improving control of layer thickness
WO2003036709A2 (en) A method of forming a silicon dioxide layer on a curved silicon surface
US6828191B1 (en) Trench capacitor with an insulation collar and method for producing a trench capacitor
US6406970B1 (en) Buried strap formation without TTO deposition
US6458647B1 (en) Process flow for sacrificial collar with poly mask
JP3229279B2 (ja) トレンチ埋込みストラップを形成する方法
US7157328B2 (en) Selective etching to increase trench surface area
US6346445B1 (en) Method for fabricating semiconductor devices with dual gate oxides
US7115934B2 (en) Method and structure for enhancing trench capacitance
US6242357B1 (en) Method for forming a deep trench capacitor of a DRAM cell
US20040259368A1 (en) Method for forming a bottle-shaped trench

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee