KR100537263B1 - 표면 실장형 패키지 - Google Patents

표면 실장형 패키지 Download PDF

Info

Publication number
KR100537263B1
KR100537263B1 KR10-2004-7003103A KR20047003103A KR100537263B1 KR 100537263 B1 KR100537263 B1 KR 100537263B1 KR 20047003103 A KR20047003103 A KR 20047003103A KR 100537263 B1 KR100537263 B1 KR 100537263B1
Authority
KR
South Korea
Prior art keywords
metal
mount package
package
base
metal base
Prior art date
Application number
KR10-2004-7003103A
Other languages
English (en)
Other versions
KR20040036926A (ko
Inventor
후쿠시마다이스케
Original Assignee
엔이씨 쇼트 컴포넌츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 쇼트 컴포넌츠 가부시키가이샤 filed Critical 엔이씨 쇼트 컴포넌츠 가부시키가이샤
Publication of KR20040036926A publication Critical patent/KR20040036926A/ko
Application granted granted Critical
Publication of KR100537263B1 publication Critical patent/KR100537263B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10068—Non-printed resonator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

표면 실장형 패키지는 스루홀을 갖는 하부면을 구비하는 금속 베이스(1), 스루홀에 삽입되도록 배치된 금속 리드(2), 금속 베이스(1)에 의해 정의되는 내부 스페이스에 채워지는 절연재(3), 뚜껑으로서 금속 베이스(1)를 피복하는 캡(30), 및 금속 리드(2)의 내부 스페이스측 상의 표면(2i)에 배치된 전자 부품 소자를 포함한다. 내부 스페이스는 기밀 분위기에서 지지된다. 금속 베이스(1)는 금속 리드(2) 또는 절연재(3)의 하부면과 동일한 평면상에 위치하는 하부면을 가지며, 동일한 평면(P)은 장착 보드에 부착되는 평면을 형성한다.

Description

표면 실장형 패키지{SURFACE MOUNTING PACKAGE}
본 발명은 전자 부품 소자의 표면 실장형 패키지에 관한 것으로서, 특히, 금속 리드가 절연재에 의해 금속 베이스에 부착되고, 외부로 노출된 구조에 관한 것이다.
표면 장착용 전자 부품으로서, 수정 공진기, 필터, 또는 오실레이터와 같은 장치에서, 하우징이 되는 표면 실장형 패키지는 수정편, 압전 장치 등과 같은 전자 부품 소자를 포함한다. 이러한 표면 실장형 패키지의 예는, 이하의 1 내지 4의 종래예에 기재된 바와 같이, 각각 베이스와 캡을 갖는 4가지 형태의 구조를 전형적으로 포함한다.
제 1의 종래예
도 10 및 12에 도시된 바와 같이 제 1의 종래예의 표면 실장형 패키지는, 원형상 금속 베이스(5)에 리드아웃용 금속 리드(6)를 절연성 접착제(예, 붕규산염(borosilicate))인 고융점 유리(7)에 의해 먼저 접속하고, 밀봉을 위해 개구 단부(8e)가 금속 베이스(5)의 주위에 결합되도록 도 11에 도시된 실린더형 캡(8)이 조합되어 이루어진다. 도 13에 도시된 바와 같이, 실린더형 캡(8)은 위치를 유지하기 위해 용접등에 의해 실린더부 외주에 접속된 다리(9)를 갖는다. 이러한 패키지에서 실린더형 캡(8)은 수정 공진기등의 기능을 간섭하는 외부 전자기파의 침입을 방지하기 위한 금속으로 이루어진다.
제 2의 종래예
제 2의 종래예의 표면 실장형 패키지가 도 14에 도시되어 있다. 패키지는 상자 개구부(9a)를 덮기 위한 판상의 세라믹 캡(10)과 상자형 세라믹 베이스(9)를 조합하여 이루어진다. 패키지를 위한 금속으로서 절연체만이 사용된다. 전자파의 침입을 고려하지 않는 경우에는, 패키지는 제 1의 종례예와 같은 금속 재료를 사용하지 않고 제 2의 종래예에서와 같이 절연체만으로 이루어질 수 있다.
제 3의 종래예
제 3의 종래예의 표면 실장형 패키지가 도 15에 도시되어 있다. 패키지는 세라믹 베이스(9)와 세라믹 베이스 개구(9a)를 덮기 위해 탑 플레이트로서 기능하는 반투명 유리캡(11)을 조합하고, 저융점 유리(31)로 패키지를 밀봉하여 이루어진다. 패키지는 유리 캡을 사용하므로 레이저 트리밍에 의해 밀봉후의 진동 주파수를 쉽게 조절할 수 있다.
제 4의 종래예
제 4의 종래예의 표면 실장형 패키지가 도 16에 도시되어 있다. 패키지는 세라믹 베이스(9)와 금속 캡(12)을 조합하여 이루어진다. 금속 박막(14; 은합금 용접재)은 세라믹 베이스(9)의 측벽을 형성하는 스페이서(13)의 개구측 상부면에 형성된다. 금속 박막(14)과 금속 캡(12)은 심용접(seam welding) 또는 전자빔 용접에 의해 서로 접속된다.
그러나, 제 1의 종래예에 따른 표면 실장형 패키지는 금속 리드(6) 주위에 절연재를 구비함으로써 금속 리드(6)와 금속 베이스(5) 사이의 절연성을 확보해야하므로 절연을 위해 필요한 거리만큼 패키지의 외경이 증가하여 패키지의 박형화가 어려워진다. 다른 종래예에 관해서도, 제 2 내지 제 4의 종래예에 따른 표면 실장형 패키지 각각은 베이스 재료로서 사용되는 세라믹 베이스(9)의 특성 및 구성 성분의 제약으로 인해 베이스의 하부판 두께(15)를 감소시키는 것이 어렵기 때문에, 패키지의 박형화에 한계가 있다. 치수를 무리하게 감소시키는 것은 기밀성, 내습성, 패키지의 강도에 약영향을 미친다.
도 1은 본 발명의 제 1의 실시예에서 표면 실장형 패키지로서 박형 금속 패키지의 평면도.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취해지는 단면도.
도 3은 도 1의 Ⅲ-Ⅲ선을 따라 취해지는 단면도.
도 4는 본 발명의 제 2의 실시예에서 표면 실장형 패키지로서 박형 금속 패키지의 평면도.
도 5는 도 4의 V-V선을 따라 취해지는 단면도.
도 6은 도 4의 Ⅵ-Ⅵ선을 따라 취해지는 단면도.
도 7은 본 발명의 제 3의 실시예에서 표면 실장형 패키지로서 박형 금속 패키지의 평면도.
도 8은 도 7의 Ⅷ-Ⅷ선을 따라 취해지는 단면도.
도 9는 도 7의 Ⅸ-Ⅸ선을 따라 취해지는 단면도.
도 10은 표면 실장형 패키지의 제 1의 종래예에서 금속 패키지를 도시하는 단면도.
도 11은 표면 실장형 패키지의 제 1의 종래예에서 금속 패키지용 실린더형 캡의 축 방향을 따라 취해지는 단면도.
도 12는 도 10에서 XⅡ-XⅡ선을 따라 취해지는 단면도.
도 13은 도 11에서 XⅢ-XⅢ선을 따라 취해지는 단면도.
도 14는 표면 실장형 패키지의 제 2의 종래예에서 세라믹 패키지의 단면도.
도 15는 표면 실장형 패키지의 제 3의 종래예에서 세라믹 패키지의 단면도.
도 16은 금속 캡과 세라믹 베이스가 조합되어 형성된 제 4의 종래예에서의 패키지를 도시하는 단면도.
상술한 종래예의 관점에서, 본 발명의 목적은 두께를 더욱 감소시킬 수 있는 표면 실장형 패키지를 제공하는 것이다.
상기 목적을 이루기 위해, 본 발명에 따른 표면 실장형 패키지는 절연성 세라믹 베이스와 캡의 조합대신 금속 베이스를 사용한다. 리드 아웃용 금속 리드가 장착 보드에 부착되는 표면을 갖는 금속 베이스의 하부에 마련된다. 금속 리드는 금속 베이스의 하부면과 동일 평면상의 하부면을 갖도록 구성된다. 베이스 재료로 금속을 사용함으로써, 세라믹 베이스가 사용될 때 특정 두께로 이루어져야 하는 베이스의 하부가 더 얇아질 수 있다. 또한, 패키지의 강도를 확보하는 것도 가능하게 된다.
본 발명은 다음에 기술된 실시예의 설명을 통해 명확해질 것이다.
제 1의 실시예
본 발명에 따른 수정 공진기용 표면 실장형 패키지의 제 1의 실시예가 도 1을 참조하여 설명된다. 본 실시예에서, 표면 실장형 패키지는 금속 베이스(1)와 금속 리드(2)가 절연재(3)에 의해 서로 부착된 조합 베이스(4)와 이중 점선에 의해 도시된 금속 캡(30)을 포함한다. 조합 베이스(4)를 구성하는 금속 베이스(1)는 도 1에 도시된 바와 같이 금속 공동 구조(예를 들어, 금속 상자의 일부가 도려내진 구조)를 형성하고, 스루홀(160)을 구비하는 베이스 저부(16)를 갖는다. 금속 리드(2)는 내부 전극과 외부 전극으로서 각각 기능하는 6면의 내부면(2i)과 외부면(2o)을 갖는 4각 기둥이다. 금속 리드(2)는 금속 베이스(1)에 수납되도록 형성되고 스루홀(160)에 대응하는 위치에 삽입된다. 금속 베이스(1)에서 스루홀(160)의 크기 및 형태는 금속 리드(2)에 대응하여 형성된다. 도 2 및 3은 각각 도 1에서 Ⅱ-Ⅱ선 및 Ⅲ-Ⅲ선을 따라 취해지는 단면도이다.
금속 리드(2)의 하부면이 되는 표면(2o)과 베이스 저부(16)의 하부면은 패키지가 장착 보드에 부착되었을 때 사용되는 평판(P)을 형성한다. 평판(P)은 플랫 인쇄 기판 등에 납땜에 의해 고착될 때 편평해질 수 있지만, 실린더형 표면에 부착될 때는 이에 적합한 만곡면을 형성한다.
또한, 금속 리드(2)가 금속 베이스(1)에 삽입될 때 생성되는 갭 스페이스는 절연재(3)로서, 예를 들어 고융점 유리인 붕규산염 유리로 채워진다. 절연재를 용접하기 위한 열의 인가로 인해 금속 리드(2)를 금속 베이스(1)에 부착한다. 저융점 유리인 Ag계 유리가 고온 부착되기 쉬운 전자 부품 소자용 절연재(3)로서 사용될 수 있다.
상기 구성과 같이 조합 베이스(4) 상의 한쌍의 리드 전극(2)에 수정편이 고착된다. 금속 베이스(1)는 도 2 및 3의 체인 이중선에 의해 도시된 금속 캡(30)으로 피복 및 결합된다. 표면 실장형 패키지가 완성된 후 전자 부품 소자에 자외선광을 인가함으로써 진동 주파수를 조정하기 위해서, 반투명성을 고려하여, 금속 캡(30) 대신 붕규산염 유리가 사용될 수 있다.
제 2의 실시예
본 발명에 따른 수정 공진기용 표면 실장형 패키지의 제 2의 실시예가 도 4를 참조하여 설명된다. 표면 실장형 패키지는 금속 베이스(1)와 금속 리드(2)가 절연재(3)에 의해 서로 부착된 조합 베이스(4)와 금속 캡(도시되지 않음)을 포함한다. 조합 베이스(4)를 구성하는 금속 베이스(1)는 도 1에 도시된 바와 같이 금속 공동 구조(예를 들어, 금속 상자의 일부가 도려내진 구조)를 형성하고, 도 5에 도시된 바와 같이 두개의 스루홀(161 및 162)을 구비하는 베이스 저부(16)를 갖는다. 금속 리드(2)는 내부 전극과 외부 전극으로서 기능하는 두개의 6면을 갖는 4각 기둥이다. 금속 리드(2)는 금속 베이스(1)에 수납되도록 형성되고, 스루홀(161 및 162) 각각에 대응하는 위치에 삽입된다. 금속 베이스(1)에서 각 스루홀(161 및 162)의 크기 및 형태는 금속 리드(2)에 대응된다. 도 5 및 6은 도 4의 V-V선 및 Ⅵ-Ⅵ선을 따라 취해지는 단면도이다.
또한, 금속 리드(2)가 금속 베이스(1)에 삽입될 때 생성되는 갭 스페이스는 고융점 유리인 절연재(3)로 채워진다. 절연재를 용접하기 위해 열이 인가되고, 금속 리드(2)가 금속 베이스(1)에 부착된다. 여기에서, 절연재(3)가 유리계 물질로 이루어질 필요는 없다. 예를 들어, 전자 부품 소자의 사양으로 인해 유리계 부재가 허용되지 않을 때 폴리이미드계 수지등이 사용될 수 있다.
예를 들어, 전자 부품 소자로서, 압전 장치가 조합 베이스(4) 상의 한쌍의 리드 전극(2)에 고착된다. 금속 베이스(1)는 금속 캡(30; 도시되지 않음)으로 피복 및 결합된다. 필터와 반도체 장치를 포함하는 오실레이터가 전자 부품 소자로서 사용될 수도 있다. 금속 리드(2)는 직사각 단면을 갖는 바-형태에 제한되는 것이 아니라, 전자 부품 소자가 저 전력으로 사용되고 낮은 정격 전류가 채용될 때는 원형상을 이룰 수도 있다. 또한, 표면 실장형 패키지가 전자기파로부터 완전히 차단되기를 바란다면, 금속 캡(30)을 예를 들어, Fe-Co-Ni 합금으로 형성한다.
제 3의 실시예
본 발명에 따른 수정 공진기용 표면 실장형 패키지의 제 3의 실시예를 도 7을 참조하여 설명한다. 표면 실장형 패키지는 절연재(3)에 의해 금속 베이스(1)와 금속 리드(2)가 서로 부착된 조합 베이스(4)와 금속 캡(도시되지 않음)을 포함한다. 조합 베이스(4)를 구성하는 금속 베이스(1)는 도 1에 도시된 바와 같이 금속 공동 구조(예를 들어, 금속 상자의 일부가 도려내진 구조)를 형성하고, 하나의 스루홀(160)을 구비하는 베이스 저부(16)을 갖는다. 금속 리드(2)는 만곡면을 갖고 내부 전극과 외부 전극으로서 기능하는 두개의 6면을 갖는 4각 기둥 형상이다. 금속 리드(2)는 금속 베이스(1)에 수납되도록 형성되고 스루홀(160)에 대응하는 위치에 삽입된다. 금속 베이스(1)에서 스루홀(160)의 크기 및 형태는 금속 리드(2)에 대응한다. 도 8 및 9는 도 7의 Ⅷ-Ⅷ선 및 Ⅸ-Ⅸ선을 따라 취해지는 단면도이다.
또한, 금속 리드(2)가 금속 베이스(1)에 삽입될 때 생성되는 갭 스페이스는 절연재(3)로서 고융점 유리인 붕규산염 유리로 채워진다. 절연재를 용접하기 위해 열이 인가되고, 금속 리드(2)가 금속 베이스(1)에 부착된다.
압전 장치는 조합 베이스(4)상에서 한 쌍의 리드 전극(2)에 고착된다. 금속 베이스(1)는 금속 캡(도시되지 않음)으로 피복 및 결합된다. 여기에서, 예를 들어, 전자 부품 소자가 절연재로서 고융점 유리를 바라지 않을 때 Ag계 유리가 절연재로서 사용될 수 있다.
상기 실시예에서 금속 리드(2)의 하면은 금속 베이스(1)의 하면과 동일한 면이지만, 금속 리드(2) 대신 절연재(3)의 하면이 금속 베이스(1)의 하면으로서 동일 면을 가질 수도 있다. 예로서, 금속 리드(2), 절연재(3) 및 금속 베이스(1)의 하면이 모두 동일 면 상에 있을 수 있다.
상기로부터 알 수 있는 바와 같이, 본 발명에 따른 표면 실장형 패키지는 종래의 패키지(제 1의 종래예)에서와 같이 금속 리드 주위의 절연재를 구비할 필요가 없으므로, 패키지를 박형 및 소형화 할 수 있다. 세라믹에서 금속으로 베이스 부재를 변경함으로써, 베이스 하부 플레이트부가 작은 강도를 갖더라도, 기밀성, 내습성, 및 패키지의 강도를 확보할 수 있다.
수정 공진기, 필터, 오실레이터 등과 같은 본 발명은 전자 부품 소자의 표면 장착에 사용되는 표면 실장형 패키지에 적용 가능한 것으로서, 표면 실장형 패키지를 더욱 박형화하는데 유용하다.

Claims (12)

  1. 스루홀을 갖는 하부면을 구비하는 금속 베이스(1);
    상기 스루홀에 배치된 금속 리드(2);
    상기 금속 베이스(1)에 의해 정의된 내부 스페이스에 채워지는 절연재(3);
    뚜껑으로서 상기 금속 베이스(1)를 피복하는 캡; 및
    상기 금속 리드(2)의 상기 내부 스페이스측 상의 표면(2i)에 배치된 전자 부품 소자를 포함하고,
    상기 내부 스페이스는 기밀 분위기에서 지지되고, 상기 금속 베이스(1)는 상기 금속 리드(2)의 하부면과 동일면 상에 위치한 하부면을 가지며, 상기 동일면(P)은 장착 보드에 부착되는 면을 형성하는 것을 특징으로 하는 표면 실장형 패키지.
  2. 제 1항에 있어서,
    부착되는 상기 면은 평면인 것을 특징으로 하는 표면 실장형 패키지.
  3. 제 1항에 있어서,
    부착되는 상기 면은 만곡면인 것을 특징으로 하는 표면 실장형 패키지.
  4. 제 1항에 있어서,
    상기 전자 부품 소자는 고융점 솔도에 의해 부착되는 것을 특징으로 하는 표면 실장형 패키지.
  5. 제 1항에 있어서,
    상기 금속 리드(2)는 직사각 단면을 갖는 바인 것을 특징으로 하는 표면 실장형 패키지.
  6. 제 1항에 있어서,
    상기 금속 리드(2)는 원형상 단면을 갖는 바인 것을 특징으로 하는 표면 실장형 패키지.
  7. 제 1항에 있어서,
    상기 절연재(3)는 고융점 유리인 것을 특징으로 하는 표면 실장형 패키지.
  8. 제 1항에 있어서,
    상기 절연재(3)는 저융점 유리인 것을 특징으로 하는 표면 실장형 패키지.
  9. 제 1항에 있어서,
    상기 절연재(3)는 폴리이미드계 수지재인 것을 특징으로 하는 표면 실장형 패키지.
  10. 제 1항에 있어서,
    상기 캡은 금속 Fe-Ni-Co 합금으로 이루어진 것을 특징으로 하는 표면 실장형 패키지.
  11. 제 1항에 있어서,
    상기 캡은 붕규산염 유리(borosilicate glass)인 것을 특징으로 하는 표면 실장형 패키지.
  12. 스루홀을 갖는 하부면을 구비하는 금속 베이스(1);
    상기 스루홀에 삽입되도록 배치된 금속 리드(2);
    상기 금속 베이스(1)에 의해 정의된 내부 스페이스에 채워지는 절연재(3);
    뚜껑으로서 상기 금속 베이스(1)를 피복하는 캡; 및
    상기 금속 리드(2)의 상기 내부 스페이스측 상의 표면(2i)에 배치된 전자 부품 소자를 포함하고,
    상기 내부 스페이스는 기밀 분위기에서 지지되고, 상기 금속 베이스(1)는 상기 절연재(3)의 하부면과 동일면 상에 위치하는 하부면을 가지며, 상기 동일면(P)은 장착 보드에 부착되는 면을 형성하는 것을 특징으로 하는 표면 실장형 패키지.
KR10-2004-7003103A 2001-09-14 2002-09-12 표면 실장형 패키지 KR100537263B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00280654 2001-09-14
JP2001280654A JP2003086723A (ja) 2001-09-14 2001-09-14 薄型金属パッケージ
PCT/JP2002/009389 WO2003026370A1 (en) 2001-09-14 2002-09-12 Surface mounting package

Publications (2)

Publication Number Publication Date
KR20040036926A KR20040036926A (ko) 2004-05-03
KR100537263B1 true KR100537263B1 (ko) 2005-12-19

Family

ID=19104609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003103A KR100537263B1 (ko) 2001-09-14 2002-09-12 표면 실장형 패키지

Country Status (6)

Country Link
US (1) US6977339B2 (ko)
EP (1) EP1428418A1 (ko)
JP (1) JP2003086723A (ko)
KR (1) KR100537263B1 (ko)
CN (1) CN1555667A (ko)
WO (1) WO2003026370A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620752B2 (ja) * 2008-04-16 2011-01-26 日本電波工業株式会社 表面実装用の水晶デバイス
JP4668291B2 (ja) * 2008-04-16 2011-04-13 日本電波工業株式会社 表面実装用の水晶デバイス
JP2009278612A (ja) * 2008-04-18 2009-11-26 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶デバイス
CN101777883A (zh) * 2010-01-11 2010-07-14 三河奥斯特电子有限公司 全金属材料封装型石英晶体谐振器及其制备工艺
US9306491B2 (en) * 2011-05-16 2016-04-05 First Solar, Inc. Electrical test apparatus for a photovoltaic component
CN103875070B (zh) * 2011-09-30 2017-05-24 株式会社大真空 电子部件封装体、电子部件封装体用密封构件、及上述电子部件封装体用密封构件的制造方法
JP6056259B2 (ja) * 2012-08-18 2017-01-11 セイコーエプソン株式会社 電子部品の製造方法、電子デバイスの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210853A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd 半導体装置
US4614836A (en) * 1984-03-19 1986-09-30 Axia Incorporated Ground connector for microelectronic circuit case
US4649229A (en) * 1985-08-12 1987-03-10 Aegis, Inc. All metal flat package for microcircuitry
US4766479A (en) * 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5223672A (en) * 1990-06-11 1993-06-29 Trw Inc. Hermetically sealed aluminum package for hybrid microcircuits
US5138114A (en) * 1990-09-27 1992-08-11 Texas Instruments Incorporated Hybrid/microwave enclosures and method of making same
FR2669254B1 (fr) * 1990-11-16 1995-01-06 Egide Sa Procede de brasure d'un element transversalement a une paroi, ensemble de jonction permettant sa mise en óoeuvre boitier pour composant electronique.
US5235135A (en) * 1992-02-14 1993-08-10 Motorola, Inc. Sealed electronic package providing in-situ metallization
JP2855940B2 (ja) * 1992-02-27 1999-02-10 日本電気株式会社 半導体装置
JPH066101A (ja) 1992-06-18 1994-01-14 Nec Corp 通過帯域ろ波器取付基板
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
US5365108A (en) * 1992-11-19 1994-11-15 Sundstrand Corporation Metal matrix composite semiconductor power switch assembly
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
WO1995028740A1 (en) * 1994-04-14 1995-10-26 Olin Corporation Electronic package having improved wire bonding capability
JP4058172B2 (ja) * 1997-12-02 2008-03-05 株式会社住友金属エレクトロデバイス 光半導体素子収納用パッケージ
US6400015B1 (en) * 2000-03-31 2002-06-04 Intel Corporation Method of creating shielded structures to protect semiconductor devices
JP4494587B2 (ja) * 2000-05-11 2010-06-30 古河電気工業株式会社 光半導体素子用パッケージおよび前記パッケージを用いた光半導体素子モジュール

Also Published As

Publication number Publication date
US20040173371A1 (en) 2004-09-09
JP2003086723A (ja) 2003-03-20
CN1555667A (zh) 2004-12-15
KR20040036926A (ko) 2004-05-03
US6977339B2 (en) 2005-12-20
EP1428418A1 (en) 2004-06-16
WO2003026370A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
JP3965070B2 (ja) 表面実装用の水晶振動子
US11165390B2 (en) Piezoelectric resonator device
JP2010135890A (ja) 水晶デバイス
JP2013058864A (ja) 圧電デバイス
JP2008109538A (ja) 水晶振動子
KR100537263B1 (ko) 표면 실장형 패키지
JP4665861B2 (ja) 表面実装型電子デバイス
JP4122512B2 (ja) 圧電振動デバイス
JP2010136174A (ja) 表面実装用の水晶振動子
JP2006033413A (ja) 圧電振動デバイス
KR20040052237A (ko) 박형 금속 패키지 및 그 제조 방법
JP2001308214A (ja) セラミックパッケージの封止方法と封止構造
JP2007073652A (ja) 圧電振動デバイス
JP2003258588A (ja) 小型電子部品
JP4373309B2 (ja) 電子部品用パッケージ
JP2003133886A (ja) 水晶振動子
JP2003168949A (ja) 表面実装型の小型水晶振動子
JP2001352225A (ja) 水晶振動子の気密封止構造
JP2001144572A (ja) セラミック容器及びこれを用いた水晶振動子
JPH03274817A (ja) ３次高調波利用発振子およびその製造方法
JP2009278612A (ja) 表面実装用の水晶デバイス
JPH03171915A (ja) 表面実装用振動子装置
JP2007180885A (ja) 圧電デバイス
JPH02257704A (ja) 圧電発振器
JP2002151995A (ja) 小型電子部品及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee